TWI459506B - 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法 - Google Patents

形成半導體裝置的背部電極到頂邊接觸窗之結構及方法 Download PDF

Info

Publication number
TWI459506B
TWI459506B TW097137710A TW97137710A TWI459506B TW I459506 B TWI459506 B TW I459506B TW 097137710 A TW097137710 A TW 097137710A TW 97137710 A TW97137710 A TW 97137710A TW I459506 B TWI459506 B TW I459506B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
forming
epitaxial layer
layer
Prior art date
Application number
TW097137710A
Other languages
English (en)
Other versions
TW200919637A (en
Inventor
John T Andrews
Hamza Yilmaz
Bruce Marchant
Ihsiu Ho
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200919637A publication Critical patent/TW200919637A/zh
Application granted granted Critical
Publication of TWI459506B publication Critical patent/TWI459506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

形成半導體裝置的背部電極到頂邊接觸窗之結構及方法 相關申請案
本案要請求2007年10月2日申請之No.60/977,026美國專利臨時申請案的權益，其內容併此附送。
發明領域
本發明概有關於半導體裝置，且尤係關於一種用以製造一通至一半導體基材的頂側接點之方法和結構。
 發明背景
在某些半導體裝置(例如垂直傳導的功率裝置)中，其基材會形成該裝置之一底部端子，且已有各種不同的技術曾被用來形成一通至該底部端子的低電阻接點。第1A圖示出一具有一反側接點之傳統裝置結構的截面圖。如所示，一N－ 區101係形成於一N＋ 基材區102上。一形成在該基材底面的導電性互接層103會被用作一反側接點。針對某些用途可能需要由該裝置的頂側來接觸該基材。第1B~1C圖乃示出可由頂側接觸一裝置的底部端子之兩種傳統技術的截面圖。
在第1B圖中，一重度摻雜的擴散區105會延伸穿過N－ 區101而達到N＋ 基材區102。一導電性互接層107係被形成於擴散區105上，其會與該擴散區105一起來形成一通至N＋ 基材區102的頂側接點。在第1C圖中，一深溝108係被形成穿過N－ 區101達到N＋ 基材區102。嗣一導電材料109會被用來填滿該溝槽，而形成一通至N＋ 基材區102的頂側接點。
雖然該等傳統技術曾被用來製造通至底部端子的頂側接點，但有一些限制會與該等技術相關連。例如：在第1B圖中的擴散區105於一擴散或植入步驟之後需要一高溫驅入製程。此會導致較寬的側向外擴散和較高的熱預算。在第1C圖中，造成一深溝並嗣以一導電材料填滿它的製程通常會較複雜。若多晶矽被用來填滿該溝槽，通常會難以獲得高度摻雜的多晶矽來形成一低電阻率的頂側接點。
故，乃有需要一種技術用以製成一低電阻的頂側接點通至該基材，而保持一簡單的製造程序。
 發明概要
依據本發明之一實施例，一垂直傳導的半導體裝置包含一半導體基材具有一頂側表面與一反側表面。該半導體基材係作為該垂直傳導裝置之一端子，用以在操作時偏壓該垂直傳導裝置。一磊晶層延伸於該半導體基材的頂側表面上，但在達到該半導體基材的一邊緣之前會終止，而可沿該半導體基材的一周緣形成一凹陷區域。一互接層會延伸至該凹陷區域中，但在達到該半導體基材的邊緣之前會終止。該互接層會在該凹陷區域中電接觸該半導體基材的頂側表面，而未提供一頂側接點通至該半導體基材。
依據本發明之另一實施例，一用以形成一垂直傳導半導體裝置的製法包含以下步驟。一半導體基材會被提供，其具有一頂側表面與一反側表面，而該半導體基材係作為該垂直傳導裝置之一端子，用以在操作時偏壓該垂直傳導 裝置。一磊晶層會被形成延伸於該半導體基材的頂側表面上，但在達到該半導體基材的一邊緣之前將會終止，而可沿該半導體基材的一周緣形成一凹陷區域。一互接層會被形成延伸至該凹陷區域中，但在達到該半導體基材的一邊緣之前會終止，其中該互接層會在該凹陷區域中電接觸該半導體基材的頂側表面，而來提供一通至該半導體基材的頂側接點。
本發明的這些和其它實施例以及優點與特徵等將會利用第2~7圖更詳細描述於後。
圖式簡單說明
第1A~1C圖為各結構剖視圖乃示出用以提供一通至一基材的頂側接點之傳統技術；第2圖為依據本發明一實施例之具有一通至一基材之頂側接點的裝置之簡化佈局圖；第3圖為沿第2圖之截線A－A的簡化截面圖；第4圖為一圖表乃示出針對三種狀況：沒有反面金屬，反面金屬有0.5μm厚度，及反面金屬有5μm厚度時，該基材電阻與基材厚度的對應圖；第5A~5F圖係為簡化截面圖乃示出依據本發明一實施例之用以形成一通至一基材的頂側接點之各製程步驟；第6圖為沿第2圖之截線B－B的簡化截面圖；及第7A~7C圖為各簡化截面圖乃示出該通至基材的頂側接點在各類型裝置中的應用。
 較佳實施例之詳細說明
依據本發明的實施例，各種用以形成一頂側接點通至一半導體裝置之一底部端子的技術會被揭述。在一實施例中，一晶粒會容納一垂直傳導的半導體裝置。該垂直傳導半導體裝置包含一基材具有一矽層延伸在該基材上。該矽層包含該晶粒的主動區，且係沿該晶粒之一周緣凹陷，而可沿該晶粒之該周緣曝露該基材的表面區域。一頂側互接層會延伸於該凹陷區域中，並沿該基材的曝露表面區域電接觸該基材。在一實施例中，該等凹陷區域會延伸至該晶粒之該邊緣外，且該頂側互接層會部份地伸入該凹陷區域中，而使該凹陷區域的較外部份保留未被該互接層所覆蓋。在另一實施例中，該基材係被製成比傳統的基材更薄些，並有一互接層被形成於該基材的反側上。此有助於減少導通電阻並改良散熱。又，沿該晶粒周緣的薄結構(因為缺乏該矽層和該頂側互接層，且該基材較薄)有助於最小化該晶粒切鋸製程的潛在損害。本發明之這些和其它的實施例以及其它特徵和優點等將會更詳細描述於後。
第2圖為依據本發明一實施例之一具有一通至反側的頂側接點之簡化佈局圖。例如，第2圖係為一垂直裝置200的佈局圖，其被構製成可使該通至該基材的頂側接點之主動區功耗和電阻之間達到一最佳的平衡。該裝置200包含主動區202，閘極區204，和汲極區206、208等。汲極區206、208和閘極區204可有充分的尺寸來作為用於晶片級封裝的接觸墊。主動區202係被汲極凹陷區206、208的延伸部210、 212至少部份地包圍。延伸的汲極凹陷區210、212之寬度係可不同。例如，汲極凹陷區210可比汲極凹陷區212更窄以最大化該主動區。或者，凹陷的汲極區210~212可在最遠離汲極區206、208處最薄。或是，該等凹陷的汲極區210、212之厚度可由離汲極區206、208最遠之點朝汲極區206、208的方向來增加。
藉著令凹陷的汲極區206、208圍繞主動區202延伸，則該頂側汲極接點對Rdson (Drain-Source ON Resistance，汲極-源極導通電阻)的貢獻會減少高達約30%。邊緣區域214會界定用以分開一晶圓上之相鄰晶粒的刻劃線區，且亦可為凹陷的。但是，邊緣區域214並不含有伸入該等凹陷汲極區206、208、210、212中來接觸該基材的頂側互接層。令該刻劃線區域中的矽有減少的厚度(由於該汲極凹陷)，及該等刻劃線區域中沒有金屬互接物，則由該晶粒切鋸製程所造成的損害程度會實質地最小化。
在本發明之一特定實施例中，該裝置200可具有六個接墊位置用以承接呈一3×2構形的焊球(即2排的各3個焊球)：二個接墊位在汲極區206、208，一個接墊位在閘極區204，及三個接墊位在主動區202。此構形能使主動區202延伸於汲極墊區206、208之間(被示為凹缺的主動區216)，而得最大化該裝置的主動區域。依據本發明的實施例，該等不同區域和墊接點的配置、大小、數目和形狀可被選成會使通至該基材之頂側接點的最小電阻與最大主動區面積之間能達到一最佳的平衡。例如，該等凹陷區域並不限於延伸至該晶粒的周緣，而亦可伸入該晶粒的中間。其它的配置構 態亦能被精習於該技術者參閱本揭露而擬想得知。
第3圖係為該第2圖所示裝置沿截線A-A的簡化剖視圖。該裝置200可為一製設在一半導體晶粒上的垂直場效電晶體，其包含基材300及磊晶層302延伸於基材300上。在一實施例中，基材300係被製成比一傳統基材更薄甚多，並有一高傳導性的互接層320(例如包含一金屬譬如鋁或銅)會被形成於該基材300的反側表面上。藉著使用一較薄的基材300，則製程完整度乃可因減少晶粒切割時必須被切穿的基材300之量而提高。此外，熱消散亦會因使用一薄基材300以及該高傳導性的互接層320而大大地改善。且，一較薄基材與一高傳導性反側互接層320的組合將會實質地最小化該基材對Rdson 的貢獻。但是，該裝置200亦可被使用具有一較大厚度而沒有傳導層320的典型基材來形成，乃視所需的設計目標和裝置性能標準而定。在一實施例中，反側互接層320係藉進行一反側金屬沈積來形成。
磊晶層302會覆蓋一部份的基材300，並包含主動區202其中主動結構會被形成。在一實施例中，該磊晶層302的厚度係在3~12μm的範圍內，而基材300具有一在50~700μm範圍內的厚度。在一特定實施例中，該磊晶層302的厚度初始係約為7μm，但會在處理結束時由於該基材的向下擴散而減至5μm的厚度。該磊晶層302的厚度可比傳統的應用更薄至高達35%，此可減少製造該裝置的整體成本。又，如第1B圖中所示之傳統的下沈製法需要一添加的回火步驟來使摻雜物擴散於該基材內，其將不再需要。此會減少熱預 算和向上擴散的變異。
將主動區202與該裝置的其餘部份分開的是終結區310。例如，終結區310可使用一矽的局部氧化(LOCOS)製法來形成，其會造成場氧化區供作為該裝置的主動區與周緣之間的隔離結構。磊晶層302係以一斜傾的側壁306終結，在該處凹陷區210即會開始。在所示實施例中，凹陷區210會延伸穿過該刻劃線區214而至該晶粒的邊緣。該磊晶層302的傾斜側壁可具有一在45~90度範圍內的角度，乃視所用的特定製法而定。在該側壁上的斜坡能夠容許較佳的階部覆層，而得在微影製程中使一光阻層沈積和敷蓋。或者，側壁306可具有一等向性的側壁廓形。一高傳導性的頂側互接層304(例如包含一金屬)會伸入凹陷區210中來接觸該凹陷區中的基材300之一頂部表面。一與該基材300相同導電性類型的植入區312可被沿該磊晶層302的側壁，及沿該凹陷區210中之基材300的表面區域來被形成，以減少互接物304至基材300之間的接觸電阻。一傳統的最佳化植入製法可被用來達到所需的接觸電阻乃視用途而定。
在一實施例中，主動區202包含一功率MOSFET具有頂側互接物324作為源極互接物，及頂側互接物304作為接觸基材300的汲極互接物。汲極互接物304，源極互接物324，和閘極互接物(未示出)可被同時使用一罩蔽步驟來形成。若汲極凹陷區210沿該晶粒的周緣延伸，則汲極互接物304會有利地圍繞主動區324形成一相等電位環。於所示實施例中，汲極互接物304係在達到該刻劃線之後終止。此可作為 一緩衝來防止在晶粒切割製程中達到該主動區時的任何可能損壞。介電層326(例如包含氧化物)會在頂側互接層304和324之間的區域中延伸於磊晶層302上。一絕緣層318(例如含氮氧化物、聚醯亞胺、和BCB之一或多者)會延伸於該等頂側互接層上及其間，而功能如一鈍化層並可協助界定接墊區域(未示出)。
第4圖為一圖表乃示出在沒有反面金屬，反面金屬有0.5μm厚度，及反面金屬有5μm厚度的情況下，該基材電阻相對於基材厚度之各線圖。雖最小的電阻改善係可見於針對200~300μm之間的典型基材厚度來使用反側連接物的情況，但一反側互接層的效益在一基材厚度收縮時會變得更顯著。如所示，包含一反側互接物對在50~200μm範圍內的基材厚度會變得愈來愈重要。一典型的反面金屬厚度係約為7μm，但若為了該裝置的功能而需要一較低的電阻則可逐漸地增加。因技術上的趨勢係由目前的200μm基材厚度移向50~150μm之間的基材厚度。故因使用具有厚反面金屬之較薄的基材所得到之改良的電阻會變得愈來愈重要。
第5A~5F圖為依據本發明之一實施例來用以形成一第3圖的結構之一製法的各種不同步驟之簡化截面圖。在第5A圖中，一半導體基材500會被提供。在一實施例中，半導體基材500包含矽。視該裝置的類型而定，基材500可為N型成P型。在其它實施例中，基材500可包含SiC或GaN。在第5B圖中，一磊晶層502係被使用一傳統的沈積或選擇性磊晶生長(SEG)製法來形成於基材500上。磊晶層502可為摻雜 的N型或P型，乃視要被形成的裝置之特定限制而定。
在第5C圖中，一裝置結構會被形成於該晶粒的主動區504中。例如，一使用一溝槽閘極設計之垂直MOSFET的一部份可被製設在主動區504中。但是，其它的裝置結構亦能被製設在主動區504中，如精習於該技術者所瞭解。例如，該主動區504的佈局能被修整來適配如在第7A~7C圖中所述於後之特定裝置用途。在包圍該主動區的終結區506中的終止結構可在當該主動結構形成時來被製成。
在第5D圖中，該磊晶層502之一較外部份是凹陷的。此乃可藉首先使用一傳統的光微影製法，然後進行一溼或乾式矽蝕刻以除去該磊晶層502的較外部份而來完成。該蝕刻製程可被調整以獲得一傾斜側壁512。包含該傾斜側壁512乃可為後續的製程步驟提供較佳的階部覆蓋(例如，不論附加的廓形為何皆能使一光阻層被沈積)。若一乾式矽蝕刻被進行，則一70~90度的側壁角度將能被得到，而若一溼蝕刻製程被進行，則一在45度範圍內的側壁角度將能被獲得。不同的側壁角度可藉修正製程參數和條件來被形成，如精習於該技術者所瞭解。該磊晶層502的較外部份被除去會形成一凹陷區510，在該處會曝露基材500之一表面。
在一變化實施例中，取代形成及圖案化該磊晶層，一選擇性磊晶生長(SEG)製法可被用來形成該磊晶層。例如，一SEG製法可被用來選擇地形成該磊晶層，而不須要一後續的圖案化製程來除去該磊晶層的不要部份。
在第5E圖中，摻雜劑會被植入該凹陷區中而在該基材 500中形成植入區514。植入區514會沿該傾斜側壁512及曝露於該凹陷區510中之基材500的頂面區域延伸。植入區514會提供一高度摻雜區以供形成一至基材500的低電阻頂側接點。當在植入時，主動區504和終結區506會被罩蔽。該植入製程的參數和條件可被改變來達到所須的接觸電阻，乃如精習於該技術者所瞭解。
在第5F圖中，一頂側互接層516，譬如一金屬或其它高度導電性材料將會被形成，而使其伸入凹陷區510中來形成一通至基材500的頂側接點。當在同一製程時，使用習知的阻罩技術，則其它的頂側互接層例如在主動區504中的源極互接層518和閘極互接層(未示出)亦會被形成。一絕緣層520會被沈積延伸在頂側互接層516和518上方及其間。絕緣層520可被使用作為一鈍化層，且亦可用以在一垂直於第5F圖所示的平面中界定各種接墊區域，譬如閘極、源極和汲極接墊區域。
一反側互接層522(例如包含一金屬譬如鋁或銅)可被選擇地沈積在該基材500的反面上。該反側互接層522可容許一較薄的基材能被使用，而造成一較低的Rdson ，以及該晶粒切割製程之減少的損壞。此外，使用導電層522亦會改良其散熱，因為導電層522可作為一熱散佈層。
視其用途而定，上述製程的某些步驟乃可被結合或甚至分開，且某些步驟係能以其它次序或順序來被執行。其它步驟亦能被添加，或步驟可被省略，乃視該實施例而定。
第6圖係為一對應於沿第2圖之截線B-B的截面圖之簡 化示圖，而包含有焊球。裝置350可為一垂直MOSFET，乃包含基材300與一磊晶層302部份地延伸於基材300上。其中有許多細節肢為了清楚之故而未示出。有三個互接層332、324、304係沿該頂側被示出。互接層332代表閘極互接物，並示出概括的區域，其中會被設置一閘極接線或一焊球334。互接層324代表源極互接物，並示出概括的區域，其中會設置一源極接線或焊球336。互接層304會接觸基材300而代表汲極互接物。該汲極互接物304會承接一接線或焊球338的概括區域亦被示出。雖該汲極互接物304直接接觸基材300，但閘極互接物332和源極互接物324並不直接接觸磊晶層302。例如，若該裝置350係為一MOSFET，則源極互接物324會接觸源極，且本體區會形成於磊晶層302中。
如所示，焊球334和336分別會在一第一高度來與閘極互接物332和源極互接物324接觸，而與汲極互接物304接觸的汲極焊球338係在一較低的第二高度。在一實施例中，該第一和第二高度之間的差異可為5μm。在一變化實施例中，若其製法提供兩層的金屬，則二個焊球334、336、338會被形成於同一平面上，如後所述。互接層334、324、344係使用第一層金屬來形成。第二層金屬會接觸汲極互接物304，並延伸至磊晶層302之一未被該第一層金屬延伸的區域上。故，該第二層金屬延伸至該磊晶層上的部份會在與互接層332和324相同的平面中。該汲極焊球嗣可被置設在第二層金屬延伸至該磊晶層上的部份上。如此，依據本發明的實施例所形成的頂側接點將能有利地完成個別裝置等 例如垂向MOSFETs的晶片級封裝(CS)。許多其它用於焊球和接觸墊的構形能夠使用各種不同的封裝技術，乃為精習於該技術者所可推知。
雖本發明的實施例等在文中係被揭述為一MOSFET，但本發明的用途並非僅限於MOSFETs。本發明可被實施於任何裝置，尤其是垂直傳導裝置，而其中需要一通至該基材的頂側接點者。第7A~7C圖係被提供來示出本發明在許多舉例的垂直裝置中之應用。在第7A~7C圖中，於第3圖的截面圖會被重製，而將該主動區202的一部份放大來示出數個可能的垂直裝置之細節。第7A圖示出一傳統的垂直溝槽閘極FET之簡化截面圖。第7B圖示出傳統的垂直屏蔽閘極FET之簡化截面圖。第7C圖示出一垂直平面閘極FET的簡化截面圖。在第7A~7C圖各圖中，其底層皆對應於基材300，而標示為n－(p－)的疊覆區對應於磊晶層302。於所有的第7A~7C圖中，不在括弧內之各不同區域的導電性類型係對應於一n通道MOSFET，而被示於括弧內的區域之導電性類型係對應於一P通道MOSFET。該等MOSFETs的其它IGBT變化係可僅藉倒反被示於第7A~7C圖各圖中的基材之導電性類型而被獲得。
雖以上係為本發明的特定實施例之一完整的描述，但各種不同的修正、變化和選擇亦能被精習於該技術者參閱本揭露之後而擬想得知。例如，雖本發明係被示出使用FETs，但本發明亦能被容易地應用於其它類型的裝置，壁如垂直傳導的整流器(包括肖特基整流器和TMBS整流 器)，垂直傳導的二極體，和Synch FET’STM (具有一FET與肖特基材二極體整合在一晶粒上)。因此，本發明的範圍不應被限制於上述實施例中，而應由以下申請專利範圍來取代界定之。
101‧‧‧N－ 區
101‧‧‧N＋ 區
103，107，304，320，324，332‧‧‧互接層
105‧‧‧擴散區
108‧‧‧深溝
109‧‧‧導電材料
200‧‧‧垂直裝置
202，504‧‧‧主動區
204‧‧‧閘極區
206，208‧‧‧汲極區
210，212，510‧‧‧凹陷區
214‧‧‧邊緣區域
300‧‧‧基材
302，502‧‧‧磊晶層
306‧‧‧側壁
310，506‧‧‧終結區
312，514‧‧‧植入區
318，520‧‧‧絕緣層
326‧‧‧介電層
334，336，338‧‧‧焊球
350‧‧‧裝置
500‧‧‧半導體基材
512‧‧‧傾斜側壁
516‧‧‧頂側互接層
518‧‧‧源極互接層
522‧‧‧反側互接層
第1A~1C圖為各結構剖視圖乃示出用以提供一通至一基材的頂側接點之傳統技術；第2圖為依據本發明一實施例之具有一通至一基材之頂側接點的裝置之簡化佈局圖；第3圖為沿第2圖之截線A－A的簡化截面圖；第4圖為一圖表乃示出針對三種狀況：沒有反面金屬，反面金屬有0.5μm厚度，及反面金屬有5μm厚度時，該基材電阻與基材厚度的對應圖；第5A~5F圖係為簡化截面圖乃示出依據本發明一實施例之用以形成一通至一基材的頂側接點之各製程步驟；第6圖為沿第2圖之截線B－B的簡化截面圖；及第7A~7C圖為各簡化截面圖乃示出該通至基材的頂側接點在各類型裝置中的應用。
200‧‧‧垂直裝置
304，320，324‧‧‧互接層
202‧‧‧主動區
306‧‧‧側壁
210‧‧‧凹陷區
312‧‧‧植入區
214‧‧‧邊緣區域
318‧‧‧絕緣層
300‧‧‧基材
326‧‧‧介電層
302‧‧‧磊晶層
310‧‧‧終結區

Claims (44)

  1. 一種垂直傳導的半導體裝置，包含：一半導體基材，其為一第一導電性類型且具有一頂側表面與一反側表面，該半導體基材係作為該垂直傳導的半導體裝置之一端子；一磊晶層，其延伸於該半導體基材的頂側表面上，但在達到該半導體基材的一邊緣之前會終止，以便沿該半導體基材的一周緣形成一凹陷區，該凹陷區包括該第一導電性類型之該半導體基材之頂側表面中的一部份；及一互接層，其延伸至該凹陷區中，但在達到該半導體基材的一邊緣之前會終止，該互接層會直接地電接觸在該凹陷區中之該半導體基材的頂側表面，藉此提供一至該半導體基材的頂側接點，使得該半導體基材能被該互接層所偏壓。
  2. 如申請專利範圍第1項之半導體裝置，其中該半導體基材包含矽。
  3. 如申請專利範圍第1項之半導體裝置，其中該半導體基材的厚度是在50~100μm的範圍內。
  4. 如申請專利範圍第1項之半導體裝置，其中該磊晶層的厚度是在3~12μm的範圍內。
  5. 如申請專利範圍第1項之半導體裝置，其中該互接層包含金屬。
  6. 如申請專利範圍第1項之半導體裝置，其中該半導體裝 置係為一場效電晶體，且該互接層的功能如一頂側汲極互接物。
  7. 如申請專利範圍第1項之半導體裝置，其中該互接層會部份地充填該凹陷區，而使在該凹陷區中之該半導體基材的一部份頂側表面保留未被該互接層所覆蓋。
  8. 如申請專利範圍第1項之半導體裝置，其中該凹陷區會沿該半導體基材之一整個周緣延伸。
  9. 如申請專利範圍第1項之半導體裝置，其中該互接層在該凹陷區內之一區域係被預先設計為一用以承接一外部連接物的接墊區域。
  10. 如申請專利範圍第9項之半導體裝置，其中該互接層在較遠離該接墊區域的區域具有一較窄的寬度。
  11. 如申請專利範圍第9項之半導體裝置，其中該互接層沿由一最遠離該接墊區域之點朝該接墊區域的方向上其寬度會增加。
  12. 如申請專利範圍第9項之半導體裝置，其中該半導體裝置係為一FET且該接墊作為該FET之一汲極接墊，該半導體裝置更包含一源極接墊區域用以承接一外部連接物，該源極接墊區域係位在一與該汲極接墊不同的高度。
  13. 如申請專利範圍第1項之半導體裝置，其中該磊晶層在其終止處之一側壁是傾斜的。
  14. 如申請專利範圍第1項之半導體裝置，其中該磊晶層在其終止處之一側壁具有一各向相同的廓形。
  15. 如申請專利範圍第1項之半導體裝置，其中該半導體基 材延伸於該凹陷區中的部份包括一與該半導體基材相同導電性類型的植入區，該植入區直接延伸於該互接層底下並具有一摻雜濃度，以便最小化該互接層與半導體基材之間的接觸電阻。
  16. 如申請專利範圍第15項之半導體裝置，其中該植入區會沿著該磊晶層之一傾斜側壁延伸。
  17. 如申請專利範圍第1項之半導體裝置，更包含一鈍化層，該鈍化層具有數個接觸孔而其曝露該互接層的數個表面區域以供承接一外部連接物。
  18. 如申請專利範圍第1項之半導體裝置，更包含一添加的導電性互接層而其接觸該半導體基材的反側表面。
  19. 如申請專利範圍第18項之半導體裝置，其中該添加的導電性互接層包含金屬。
  20. 如申請專利範圍第1項之半導體裝置，其中該磊晶層包含一主動區及一終結區，該終結區使該主動區與該凹陷區分離開。
  21. 如申請專利範圍第1項之半導體裝置，更包含刻劃線區域，其中既無該磊晶層亦無該互接層伸入。
  22. 如申請專利範圍第1項之半導體裝置，更包含：一本體區，其在該磊晶層中，該本體區和該磊晶層係為相反的導電性類型；數個源極區，其在該本體區中，該等源極區和本體區係為相反的導電性類型；一閘極電極，其延伸鄰接於該本體區但係絕緣於該 本體區，該閘極電極會疊覆該等源極區。
  23. 如申請專利範圍第22項之半導體裝置，更包含：一重本體區，其在該本體區中；及一源極互接層，其電接觸該等源極區和該重本體區。
  24. 如申請專利範圍第22項之半導體裝置，其中該閘極電極會伸入一形成於該本體區中的溝槽內。
  25. 如申請專利範圍第24項之半導體裝置，其中該溝槽更包含一屏蔽電極而其在該閘極電極底下。
  26. 如申請專利範圍第22項之半導體裝置，其中該閘極電極係為一平面閘極。
  27. 一種形成半導體裝置的方法，包含：形成一磊晶層於一半導體基材之一頂側表面上，該磊晶層之一側壁界定出一沿著該半導體基材之一周緣的凹陷區；形成一高度摻雜植入區於該磊晶層之側壁及該凹陷區之一上部之中；形成一主動裝置結構於該磊晶層之一主動區中；形成一終結區於該磊晶層中，該終結區係設於該主動區及該凹陷區之間；以及形成一互接層，該互接層係設於該終結區的至少一部份、該磊晶層之側壁的至少一部份、及該凹陷區的至少一部份之上，該互接層係組配成一至該半導體基材的頂側接點。
  28. 如申請專利範圍第27項之方法，其中形成該磊晶層的步驟包括：進行一選擇性磊晶生長製法。
  29. 如申請專利範圍第27項之方法，其中形成該終結區的步驟包括：形成一或多個主動區終結結構。
  30. 如申請專利範圍第27項之方法，其中形成該終結區的步驟包括：形成一於該磊晶層中的場氧化區或一設於該磊晶層上的介電層中的至少一者。
  31. 如申請專利範圍第27項之方法，其中該凹陷區係組配為一該半導體裝置的汲極端子，且形成該主動裝置結構於該主動區中的步驟包括：形成該半導體裝置的一閘極；以及形成該半導體裝置的一源極端子。
  32. 如申請專利範圍第27項之方法，其中該終結區圍繞該主動區。
  33. 如申請專利範圍第27項之方法，其中該凹陷區係組配來提供一繞著該主動區的相等電位環。
  34. 如申請專利範圍第27項之方法，其中該磊晶層之側壁具有介於45度及90度之間的傾斜度。
  35. 如申請專利範圍第27項之方法，更包含以下步驟：形成一導電層於該半導體基材的反側表面上。
  36. 如申請專利範圍第27項之方法，其中該凹陷區係利用一蝕刻製程移除該磊晶層之一部份來界定，該蝕刻製程形成該磊晶層之側壁。
  37. 一種形成半導體裝置的方法，包含： 形成一磊晶層於一半導體基材之一頂側表面上，該磊晶層之一側壁界定出一沿著該半導體基材之一周緣的凹陷區，該磊晶層包括一凹缺主動區；形成一高度摻雜植入區於該磊晶層之側壁中及該凹陷區之一上部中；形成一終結區於該磊晶層中，該終結區係設成繞著該凹缺主動區之一周緣；以及形成一互接層，該互接層係設於該終結區的至少一部份、該磊晶層之側壁的至少一部份、及該凹陷區的至少一部份之上，該互接層係組配來作為一至該半導體基材的頂側接點之用。
  38. 如申請專利範圍第37項之方法，更包含以下步驟：形成一主動裝置結構於該凹缺主動區中，該主動裝置結構包括該半導體裝置的一閘極及該半導體裝置的一源極端子，該凹陷區係作為該半導體裝置的一汲極端子之用。
  39. 如申請專利範圍第37項之方法，其中該凹陷區形成一繞著該終結區的相等電位環。
  40. 如申請專利範圍第37項之方法，其中形成該終結區的步驟包括：形成一於該磊晶層中的場氧化區或一設於該磊晶層上的介電層中的至少一者。
  41. 如申請專利範圍第37項之方法，其中該磊晶層之側壁具有介於45度及90度之間的傾斜度。
  42. 一種形成半導體裝置的方法，包含： 形成一磊晶層於一半導體基材之一頂側表面上，該磊晶層之一側壁界定出一沿著該半導體基材之一周緣的凹陷區；形成一高度摻雜植入區於該磊晶層之側壁中及該凹陷區之一上部中；形成一主動裝置結構於該磊晶層之一主動區中；形成一終結區於該磊晶層中，該終結區係設於該主動區及該凹陷區之間並繞著該主動區之一周緣；以及形成一互接層，該互接層係設於該終結區的至少一部份、該磊晶層之側壁的至少一部份、及該凹陷區的至少一部份之上，該互接層係組配來作為一至該半導體基材的頂側接點之用。
  43. 如申請專利範圍第42項之方法，其中形成該終結區的步驟包括：形成一或多個終結結構。
  44. 如申請專利範圍第42項之方法，其中該凹陷區係組配為一該半導體裝置的汲極端子，且形成該主動裝置結構於該主動區中的步驟包括：形成該半導體裝置的一閘極；以及形成該半導體裝置的一源極端子。
TW097137710A 2007-10-02 2008-10-01 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法 TWI459506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97702607P 2007-10-02 2007-10-02
US12/168,348 US7884390B2 (en) 2007-10-02 2008-07-07 Structure and method of forming a topside contact to a backside terminal of a semiconductor device

Publications (2)

Publication Number Publication Date
TW200919637A TW200919637A (en) 2009-05-01
TWI459506B true TWI459506B (zh) 2014-11-01

Family

ID=40526618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097137710A TWI459506B (zh) 2007-10-02 2008-10-01 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法

Country Status (4)

Country Link
US (2) US7884390B2 (zh)
CN (1) CN101884097B (zh)
TW (1) TWI459506B (zh)
WO (1) WO2009045858A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884390B2 (en) * 2007-10-02 2011-02-08 Fairchild Semiconductor Corporation Structure and method of forming a topside contact to a backside terminal of a semiconductor device
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
TWI470798B (zh) * 2009-07-22 2015-01-21 Niko Semiconductor Co Ltd 金氧半導體晶片及其製作方法
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
US8441046B2 (en) * 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US10686062B2 (en) * 2010-10-31 2020-06-16 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US8802529B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Semiconductor device with field threshold MOSFET for high voltage termination
CN102956479B (zh) * 2011-08-24 2015-06-24 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
US8710615B2 (en) * 2011-08-31 2014-04-29 Infineon Technologies Ag Semiconductor device with an amorphous semi-insulating layer, temperature sensor, and method of manufacturing a semiconductor device
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
DE102012018611B3 (de) * 2012-09-20 2013-10-24 Infineon Technologies Ag Chiprandversiegelung
US8963235B1 (en) * 2013-10-25 2015-02-24 Sinopower Semiconductor, Inc. Trench power device and semiconductor structure thereof
US9123770B2 (en) 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
US9318587B2 (en) 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
KR102266736B1 (ko) * 2014-08-07 2021-06-17 엘지이노텍 주식회사 반도체 소자
JP6847887B2 (ja) * 2018-03-23 2021-03-24 株式会社東芝 半導体装置
US20230014046A1 (en) * 2021-07-13 2023-01-19 Mediatek Inc. Semiconductor devices with in-package PGS for coupling noise suppression

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127715A (en) * 1995-07-24 2000-10-03 Sharp Kabushiki Kaisha Photodetector element containing circuit element and manufacturing method thereof
US20010000068A1 (en) * 1997-09-02 2001-03-29 Tadao Isogai Photoelectric conversion devices and photoelectric conversion apparatus employing the same
US20020047175A1 (en) * 2000-06-07 2002-04-25 Yoshihiko Tani Circuit-containing photodetector, method of manufacturing the same, and optical device using circuit-containing photodetector
TW563171B (en) * 2001-05-31 2003-11-21 Fujitsu Quantum Devices Ltd Semiconductor device and manufacturing method thereof
TWI251987B (en) * 2004-12-08 2006-03-21 Z Com Inc Wireless LAN transceiver and receiver for audio equipments and method thereof for transmission
TW200633209A (en) * 2005-02-03 2006-09-16 Samsung Electronics Co Ltd Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
US20070145514A1 (en) * 2005-12-22 2007-06-28 Kocon Christopher B Trench field plate termination for power devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
US6373100B1 (en) * 1998-03-04 2002-04-16 Semiconductor Components Industries Llc Semiconductor device and method for fabricating the same
WO2001059842A1 (en) * 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20030015756A1 (en) * 2001-07-23 2003-01-23 Motorola, Inc. Semiconductor structure for integrated control of an active subcircuit and process for fabrication
US6897561B2 (en) * 2003-06-06 2005-05-24 Semiconductor Components Industries, Llc Semiconductor power device having a diamond shaped metal interconnect scheme
US20070075372A1 (en) * 2003-10-20 2007-04-05 Nec Corporation Semiconductor device and manufacturing process therefor
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7579650B2 (en) * 2006-08-09 2009-08-25 International Rectifier Corporation Termination design for deep source electrode MOSFET
JP2008251923A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd 半導体装置
US7884390B2 (en) 2007-10-02 2011-02-08 Fairchild Semiconductor Corporation Structure and method of forming a topside contact to a backside terminal of a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127715A (en) * 1995-07-24 2000-10-03 Sharp Kabushiki Kaisha Photodetector element containing circuit element and manufacturing method thereof
US20010000068A1 (en) * 1997-09-02 2001-03-29 Tadao Isogai Photoelectric conversion devices and photoelectric conversion apparatus employing the same
US20020047175A1 (en) * 2000-06-07 2002-04-25 Yoshihiko Tani Circuit-containing photodetector, method of manufacturing the same, and optical device using circuit-containing photodetector
TW563171B (en) * 2001-05-31 2003-11-21 Fujitsu Quantum Devices Ltd Semiconductor device and manufacturing method thereof
TWI251987B (en) * 2004-12-08 2006-03-21 Z Com Inc Wireless LAN transceiver and receiver for audio equipments and method thereof for transmission
TW200633209A (en) * 2005-02-03 2006-09-16 Samsung Electronics Co Ltd Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
US20070145514A1 (en) * 2005-12-22 2007-06-28 Kocon Christopher B Trench field plate termination for power devices

Also Published As

Publication number Publication date
WO2009045858A1 (en) 2009-04-09
US7884390B2 (en) 2011-02-08
US20090173993A1 (en) 2009-07-09
CN101884097B (zh) 2012-11-28
CN101884097A (zh) 2010-11-10
TW200919637A (en) 2009-05-01
US20110097894A1 (en) 2011-04-28
US8536042B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
TWI459506B (zh) 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法
US8889514B2 (en) Trench MOSFET having a top side drain
US8569780B2 (en) Semiconductor power device with embedded diodes and resistors using reduced mask processes
US8357973B2 (en) Inverted-trench grounded-source FET structure with trenched source body short electrode
TWI389309B (zh) 利用下沉溝槽之具有頂部汲極的半導體功率元件
US8723254B2 (en) Semiconductor device and manufacturing method thereof
US20050247974A1 (en) Semiconductor device
US7271068B2 (en) Method of manufacture of semiconductor device
US8044486B2 (en) Bottom anode Schottky diode structure
US7989884B2 (en) Structure for making a top-side contact to a substrate
US8564054B2 (en) Trench semiconductor power device having active cells under gate metal pad
JP2000196075A (ja) 半導体装置及びその製造方法
JP2002164541A (ja) 半導体装置およびその製造方法
US7071537B2 (en) Power device having electrodes on a top surface thereof
WO2017125827A1 (en) Quasi-lateral diffusion transistor with diagonal current flow direction
US20060286732A1 (en) Power semiconductor device
JP2000277531A (ja) 半導体装置及びその製造方法
US8405144B2 (en) Semiconductor device with vertical current flow and low substrate resistance and manufacturing process thereof
US20080173924A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2006173321A (ja) 半導体装置及びその製造方法