DE102012018611B3 - Chiprandversiegelung - Google Patents

Chiprandversiegelung Download PDF

Info

Publication number
DE102012018611B3
DE102012018611B3 DE201210018611 DE102012018611A DE102012018611B3 DE 102012018611 B3 DE102012018611 B3 DE 102012018611B3 DE 201210018611 DE201210018611 DE 201210018611 DE 102012018611 A DE102012018611 A DE 102012018611A DE 102012018611 B3 DE102012018611 B3 DE 102012018611B3
Authority
DE
Germany
Prior art keywords
semiconductor
diffusion barrier
isolation
semiconductor component
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201210018611
Other languages
English (en)
Inventor
Gabriela Brase
Peter Nelle
Guenther Schindler
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE201210018611 priority Critical patent/DE102012018611B3/de
Priority to CN201310536514.4A priority patent/CN103681787B/zh
Priority to US14/032,437 priority patent/US9054150B2/en
Priority to DE102013015724.2A priority patent/DE102013015724A1/de
Application granted granted Critical
Publication of DE102012018611B3 publication Critical patent/DE102012018611B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Beschreibung bezieht sich auf Halbleiterbauelement mit einem Halbleiterkörper, einer Isolation an dem Halbleiterkörper und einem Zellenfeld, welches zumindest teilweise in dem Halbeleiterkörper angeordnet ist. Das Zellenfeld weist zumindest einen p-n Übergang und zumindest eine Kontaktierung auf. Die Isolation ist in lateraler Richtung des Halbleiterkörpers von einer umlaufenden Diffusionsbarriere begrenzt. Die Diffusionsbarriere umfasst einen Graben, welcher die Isolation durchschneidet und in den Zellenbereich der Isolation und eine Randisolation teilt.

Description

  • Die vorliegende Beschreibung bezieht sich auf Halbleiterbauelemente. Die vorliegende Beschreibung bezieht sich insbesondere auf feldeffektgesteuerte Halbleiterbauelemente und eine Eindiffusion mobiler Ionen in elektrische Isolierungen der feldeffektgesteuerten Halbleiterbauelemente.
  • Einleitung
  • Feldeffektransistoren (FETs) und andere feldeffektgesteuerte Halbleiterbauelemente (IGBTs, gategesteuerte Dioden) weisen zwischen der Gateelektrode und dem Bodybereich, in dem ein elektrisch leitender Kanal ausgebildet wird, eine Isolation auf, welche die Gateelektrode von dem Bodybereich elektrisch trennt. Diese Isolation ist in vielen Fällen aus Siliziumdioxid und wird meist als Gateoxid (GOX) bezeichnet.
  • Neben dem Gateoxid können auf einem Halbleiterbauelement zur elektrischen Isolierung eine oder mehrere Isolationsschichten aufgebracht sein, um den Halbleiterkörper elektrisch von der Umgebung zur isolieren. Diese Isolationsschichten können ebenfalls aus Siliziumdioxid und von unterschiedlicher Qualität sein. Diese Isolationsschichten können Oxide wie Feldoxidschichten (FOX) oder Zwischenoxidschichten (ZOX) umfassen und in verschiedenen Konfigurationen mit, an oder in das Gateoxid integrierte ausgeführt sein. Die verschiedenen Oxidschichten grenzen dabei in vielen Fällen aneinander.
  • Die elektrische Isolierung des Halbleiters ist abhängig von der Qualität der verwendeten Oxide und ein relevanter Parameter für die Funktion des Halbleiterbauelements. Ionen wie Li+, Na+, K+ und andere können in das Oxid eindringen und innerhalb der verschiedenen Oxidschichten diffundieren. Diese Ionen werden daher auch als mobile Ionen bezeichnet. Dadurch werden die elektrischen Isoliereigenschaften feldeffektgesteuerter Halbleiterbauelemente beeinträchtigt und deren elektrische Eigenschaften beeinflusst, wie z. B. die Einsatzspannung (Vth) abgesenkt.
  • Ionen können während des Herstellungsprozesses, aber auch während der gesamten Lebensdauer des feldeffektgesteuerten Halbleiterbauelements in das Oxid eindringen und dabei die elektrischen Eigenschaften verändern.
  • Aus der DE 695 07 987 T2 ist eine MOS-Gatestruktur bekannt, bei welcher ein Oberflächenschutzfilm am Rand eines Bauelements ein Oxid und eine Passivierung bedeckt.
  • Die vorliegende Beschreibung hat zum Ziel feldeffektgesteuerte Halbleiterbauelemente zu verbessern.
  • Dazu schlägt die vorliegende Beschreibung ein Halbleiterbauelement gemäß den unabhängigen Ansprüchen vor. Die Beschreibung bezieht sich auf Halbleiterbauelemente mit einem Halbleiterkörper, einer Isolation an dem Halbleiterkörper und einem Zellenfeld, welches zumindest teilweise in dem Halbeleiterkörper angeordnet ist. Das Zellenfeld weist zumindest einen p-n Übergang und zumindest eine Kontaktierung auf.
  • Die Isolation ist in lateraler Richtung des Halbleiterkörpers von einer umlaufenden Diffusionsbarriere begrenzt.
  • Alternativ oder ergänzend kann die Diffusionsbarriere in lateraler Richtung des Halbleiterkörpers zwischen einem Gateabschnitt der Isolation und einem Randbereich des Halbleiterbauelements angeordnet sein.
  • Mit der Diffusionsbarriere kann eine Eindiffusion von mobilen Ionen in laterale Richtung verhindert werden.
  • Weitere optionale Merkmale sind in den abhängigen Ansprüchen genannt, welche jeweils mit allen unabhängigen Ansprüchen kombinierbar sind.
  • Kurze Beschreibung der Figuren
  • 1 zeigt schematisch eine Querschnittansicht eines Ausschnitts eines Randbereichs eines Halbleiterbauelements;
  • 2 zeigt die Querschnittansicht der 1 mit einem ersten Beispiel einer lateralen Diffusionsbarriere;
  • 3 zeigt die Querschnittansicht der 1 und 2 mit einem zweiten Beispiel einer lateralen Diffusionsbarriere;
  • 4 zeigt schematisch eine Draufsicht auf ein Halbleiterbauelement mit einer lateralen Diffusionsbarriere;
  • 5 zeigt ein weiteres Beispiel eines Ausschnitts eines Randbereichs eines Halbleiterbauelements mit einer lateralen Diffusionsbarriere;
  • 6 zeigt ein Beispiel eines Halbleiterbauelements mit einer lateralen Diffusionsbarriere.
  • Detaillierte Beschreibung
  • Ausführungsbeispiele der Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendiger Weise maßstabsgerecht. Der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • Angaben wie „vertikal” und „lateral” sind hierein auf die Bauweise des Halbleiterbauelements bezogen, wie sie auf dem Gebiet der Halbleiter gebräuchlich sind. Halbleiterbauelemente weisen meist eine Vorderseite und eine zu der Vorderseite parallele Rückseite auf, welche sich auf die beiden Seiten einer Waferscheibe beziehen, aus denen das Halbleiterbauelement hergestellt wird. Der Begriff „vertikal” bezeichnet eine Richtung von der Vorder- zur Rückseite und der Begriffe lateral bezeichnet eine Richtung parallel zu der Vorder- und/oder Rückseite. Ebenso beziehen sich die Begriffe „oben”, „unten” auf den Halbleiter selbst und nicht auf dessen Ausrichtung. Es versteht sich, dass das Halbleiterbauelement gedreht werden kann und in beliebigen Ausrichtungen positioniert werden kann.
  • 1 zeigt schematisch ein Beispiel eines Randbereichabschnitts eines Halbleiterbauelements 1 in einem Querschnitt. In der 1 ist zu Darstellungszwecken lediglich ein Randbereich zwischen einem Bauelementerand 60 des Halbleiterbauelements und einem Zellenfeld 20 und nicht das gesamte Halbleiterbauelement dargestellt. Das Halbleiterbauelement 1 umfasst einen Halbleiterkörper 10, der beispielsweise aus Silizium sein kann. An dem Halbleiterkörper 10 ist ein Zellenfeld 20 mit einem oder mehreren Kontakten und mindestens einem p-n Übergang 11 angeordnet. Das in der 1 dargestellte Zellenfeld 20 umfasst beispielhaft ein Sourcepad oder Sourceanschluss 26, welcher über eine oder mehrere Sourceelektroden 27 mit Bereichen des Halbleiterkörpers 10 verbunden sind. Feldeffektgesteuerte Halbleiterbauelemente umfassen zudem eine oder mehrere Gateelektroden 36, welche im dargestellten Beispiel in Trenchen oder Gräben 24, 25 angeordnet sind. Die Gateelektroden 36 sind von dem Halbleiterkörper 10 durch einen Gateabschnitt der Isolation 40, z. B. ein Gateoxid (GOX) 46 elektrisch isoliert. Das hier dargestellte Beispiel deutet eine mögliche Struktur an, es kann jedoch auch jede andere Struktur vorgesehen sein. Die Struktur wird an die gewünschte Funktion des Halbleiterbauelements angepasst sein. Dazu können in dem Halbleiterkörper 10 verschiedene Bereiche mit unterschiedlichen Dotierungen und unterschiedlichen Leitfähigkeiten vorgesehen sein, um die gewünschte Struktur zu erreichen.
  • Es ist auch möglich Trenche 24, 25 vorzusehen, welche neben der Gatelektrode 36, eine Feldelektrode beispielsweise auf Sourcepotential aufweisen, wobei beide Elektroden voneinander elektrisch isoliert sind. Es ist auch möglich Trenche vorzusehen, welche nur Feldelektroden aufweisen (nicht dargestellt) und welche zusätzlich zu den Trenchen 24, 25 mit Gateelektroden 36 vorgesehen werden. Es ist auch möglich auf Trenche zu verzichten und die Gateelektrode an der Vorderseite des Halbleiterbauelements 1 vorzusehen, also beispielsweise in planarer Ausführung ohne Trenche.
  • Das dargestellte Zellenfeld 20 deutet die möglichen Funktionsweisen lediglich an und es können eine Vielzahl von Merkmalen ergänzt werden. Je nach gewünschter Funktion kann das Zellenfeld angepasst werden um das Halbleiterbauelement 1 als Feldeffekttransistor, IGBT, Diode oder dergleichen auszulegen. Es können auch mehrere dieser Elemente in einem Halbleiterbauelement implementiert und kombiniert sein.
  • Bei vertikalen Bauelementen befindet sich zumindest ein Kontakt, meist der Drainanschluss, auf der Rückseite des Halbleiterkörpers (nicht dargestellt). Die anderen Anschlüsse, z. B. ein Sourceanschluss 26 und ein Gateanschluss (nicht dargestellt) befinden sich auf der Vorderseite des Halbleiterkörpers, welche in den Figuren als obere Seite dargestellt ist.
  • Der Gateanschluss kann über eine Gateverbindung (Gaterunner) 32 elektrisch verbunden sein. Im darstellten Beispiel ist der Gaterunner 32 in einem Bereich zwischen dem Zellenfeld 20 und dem Seitenrand 60 des Halbeiterbauelement angeordnet. Unterhalb des Gaterunnners befindet sich im dargestellen Beispiel noch eine Gateplatte 34, welche aus polykristallinem Silizium oder aus einem anderen leitenden Material hergestellt sein kann. Die Gateplatte 34 ist von dem Halbleiterkörper 10 über ein Feldoxid 42 (FOX) elektrisch isoliert. Das Feldoxid 42 kann im dargestellten Beispiel aus Siliziumdioxid hergestellt sein und mit dem Gateoxid 46 verbunden sein. Das Feldoxid 42 kann als Schicht ausgeführt sein und kann sich im Wesentlichen über die gesamte Vorderseite des Halbleiterbauelements 1 erstrecken, wobei z. B. im Bereich der Sourceelektroden 27 Aussparungen in dem Feldoxid 42 zur Durchkontaktierung vorgesehen sein können. Weitere Aussparungen können vorgesehen sein.
  • Zusätzlich zu dem Feldoxid 42 und dem Gateoxid können weitere Oxidbereiche oder andere Isolationsbereiche vorgesehen sein, beispielsweise ein Zwischenoxid 44. Das Zwischenoxid 44 kann als dickere Schicht aufgebracht sein und beispielsweise ein größere Dicke aufweisen, als das Feldoxid 42. Das Zwischenoxid 44 kann ebenfalls als Schicht ausgeführt sein und kann sich im Wesentlichen über die gesamte Vorderseite des Halbleiterbauelements 1 erstrecken, wobei z. B. im Bereich der Sourceelektroden 27 und im Bereich der Gatekontaktierung Aussparungen dem Zwischenoxid 44 zur Durchkontaktierung vorgesehen sein können. Weitere Aussparungen können vorgesehen sein.
  • Durch das Zwischenoxid 44 wird der Halbleiterkörper 10 und gegebenenfalls darauf angeordnete Leiter, Elektroden usw. gegenüber der Umgebung des Halbleiterbauelementes elektrisch isoliert.
  • Das Gateoxid 46, das Feldoxid 42 und das Zwischenoxid 44 bilden zusammen ein Beispiel für eine Isolierung 40 aus. Zusätzlich oder alternative zu dem Feldoxid 42 und dem Zwischenoxid 44, und dem Gateoxid 46 kann die Isolation 40 weitere Oxidschichten oder Oxidbereiche umfassen.
  • Für die Isoliereigenschaften der Isolation 40 ist die Dicke und die Qualität des Zwischenoxids 44, des Feldoxids 42 und insbesondere des Gateoxids 46 verantwortlich. Die Qualität von Oxiden hängt zu einem wesentlichen Teil von der Anzahl mobiler Ionen ab, welche innerhalb des Oxids diffundieren können. Mobile Ionen umfassen dabei typischerweise Lithiumionen (Li+), Natriumionen (Na+), Kaliumionen (K+), ggf. auch Chlorionen (Cl–) und im geringeren Maße Magnesiumionen (Mg++) oder Kalziumionen (Ca++).
  • Die mobilen Ionen können bei direktem Kontakt mit dem Bauelement oder aus der Umgebung in das Halbleiterbauelement aufgenommen werden. Nachteilig sind die mobilen Ionen dabei insbesondere in Isolationen 40, da mobile Ionen hier die Isoliereigenschaften beeinträchtigen können. Mobile Ionen können während des Herstellungsprozesses und während der gesamten Lebensdauer des Halbleiterbauelements in die Isolation eindringen, so dass sich die elektrischen Eigenschaften des Halbleiterbauelements über die Lebensdauer ändern können.
  • Zum Schutz der Isolation 40 vor mobilen Ionen kann auf der Isolation 40 eine Versiegelung oder Diffusionsstop 50 aufgebracht sein. Der Diffusionsstop 50 kann eine Siliziumnitridschicht 52 umfassen, welche zumindest abschnittsweise auf dem Zwischenoxid 44 angeordnet sein kann. Die Siliziumnitridschicht 52 kann die gesamte Vorderseite des Halbleiterbauelements 1 bedecken, mit der Ausnahme von Kontaktbereichen, wie dem Sourcepad 26. Siliziumnitrid hat sich als guter Diffusionstop bzw. als Diffusionsbarriere erwiesen, wodurch ein Eindringen mobiler Ionen in vertikaler Richtung verhindert werden kann. Neben Siliziumnitrid sind kristallines Silizium, polykristallines Silizium, Imide und verschieden Metalle (z. B. AlSiCu) wirkungsvolle Barrieren gegen die Diffusion mobiler Ionen.
  • Der Diffusionsstop 50 kann z. B. auch eine Imidschicht 54 umfassen. Die Imidschicht 54 kann auf der Siliziumnitridschicht 52 aufgebracht sein.
  • Wird ein Wafer mit einer Vielzahl von Halbleiterbauelementen, welche in vertikaler Richtung über dem Halbleiterkörper eine Isolation 40 und einen Diffusionstop 50 umfassen, in einzelne Halbleiterbauelement vereinzelt, können bei der Vereinzelung an den Kerfs, also an den Seitenrändern 60 der einzelnen Halbleierbauelemente 1 Bereiche entstehen, an welchen ein Teil der Isolation 40 gegenüber der Umgebung offen ist. Es hat sich gezeigt, dass an diesen Stellen mobile Ionen entlang lateraler Diffusionspfade 420, 440 in lateraler Richtung in das Feldoxid 42 und/oder in das Zwischenoxid 44 eindringen können.
  • Die 2 zeigt ein Beispiel einer Diffusionsbarriere 70 zur Verhinderung der Diffusion in lateraler Richtung (laterale Diffusionsbarriere 70). Das Halbleiterbauelement 11 der 2 entspricht weitgehend dem Halbleiterbauelement 1 der 1, wobei ähnliche oder identische Merkmale mit den denselben Bezugszeichen versehen sind.
  • Gegenüber dem Halbleiterbauelement 1 der 1 weist das Halbleiterbauelement 2 der 2 zusätzlich eine laterale Diffusionsbarriere 70 auf. Die laterale Diffusionsbarriere 70 ist zwischen dem Seitenrand 60 und dem Zellenfeld 20 in der Isolation 40 angeordnet und trennt die Isolation in eine Zellenisolation 402 und eine Randisolation 406 und verhindert eine laterale Diffusion mobiler Ionen von der Randisolation 406 in die Zellenisolation 402. Damit kann verhindert werden, dass mobile Ionen, welche an dem Seitenrand 60 in die Isolation 40 eindringen können, bis in den Bereich des Zellenfelds 20 oder bis in das Gateoxid 46 gelangen können. Im dargestellten Beispiel ist die Diffusionsbarriere in lateraler Richtung zwischen dem Seitenrand 60 und dem Gaterunner 32 bzw. der Gateplatte 34 angeordnet, so dass auch dieser Bereich vor der Eindiffusion mobiler Ionen geschützt ist.
  • Die laterale Diffusionsbarriere 70 kann aus einem Graben 71 in der Isolation 40 bestehen. Im Beispiel der 2 reicht der Graben 71 durch das Zwischenoxid 44 und durch das Feldoxid 42. Das Zwischenoxid 44 und das Feldoxid 42 werden durch den Graben 71 jeweils in einen äußeren Randbereich, einen Feldoxidrandbereich 426 und einen Zwischenoxidrandbereich 446, und einen inneren Zellenbereich, einen Feldoxidzellenbereich 422 und einen Zwischenoxidzellenbereich 442 getrennt. Das Nitrid 52, 57 steht in direktem Kontakt zum darunterliegenden Silizium 10 und somit schnüren zwei versiegelnde Materialien hier die Diffusion mobiler Ionen ab. Der Feldoxidrandbereich 426 und der Zwischenoxidrandbereich 446 haben somit also keine oxidische Verbindung zu dem Feldoxidzellenbereich 422 und dem Zwischenoxidzellenbereich 442. Damit wird eine Diffusion mobiler Ionen, die bevorzugt innerhalb von Oxiden stattfindet, von dem Seitenrand 60 zu dem Zellenfeld 20 in der Isolation 40 verhindert.
  • Im Beispiel der 2 grenzt ein Boden 73 des Diffusiosbarrierengrabens 71 an den Halbleiterkörper 10 an. Der Boden 73 und Seitenwände 75 des Diffusiosbarrierengrabens 71 weisen eine Barrierensiliziumnitridschicht 57 auf, welche mit der Siliziumnitridschicht 52 des vertikalen Diffusionsstops 50 verbunden sein kann. Im Beispiel der 2 liegt die Barrierensiliziumnitridschicht 57 im Bereich des Bodens 73 in direktem Kontakt auf der oberen Seite des Halbleiterkörpers 10, reicht jedoch nicht in den Halbleiterkörper 10 hinein.
  • Der Graben kann ferner mit Imid, bezeichnet als Grabenimid 74, gefüllt sein. Das Grabenimid 74 kann mit dem Imid 54 des Diffusionsstops verbunden sein und mit diesem zusammen ausgeführt werden.
  • 3 zeigt ein weiteres Beispiel einer Diffusionsbarriere 700 zur Verhinderung der Diffusion in lateraler Richtung (laterale Diffusionsbarriere 700). Das Halbleiterbauelement 3 der 3 entspricht weitgehend dem Halbleiterbauelement 2 der 2, wobei ähnliche oder identische Merkmale mit den denselben Bezugszeichen versehen sind. Gegenüber dem Halbleiterbauelement 2 der 2 weist das Halbleiterbauelement 3 der 3 eine tiefere laterale Diffusionsbarriere 700 in Form eines tieferen Grabens 710 auf, welcher bis in den Halbleiterkörper 13 hineinragt. Der Boden 730 des tiefen Grabens 710 liegt somit unterhalb der vorderen Seite des Halbleiterkörpers 13. Durch die tiefere Ausführung des Grabens 710 und die Überlappung des Grabens mit dem Silizium des Halbleiterkörpers 13, kann das Feldoxid 42 besser in den Feldoxidrandbereich 426 und Feldoxidzellenbereich 422 getrennt werden. Eine laterale Diffusion mobiler Ionen kann damit noch besser verhindert werden.
  • Bei den Halbleiterbauelementen 2, 3 der 2 und 3 sind die Zellenisolation 402, und insbesondere der Zwischenoxidzellenbereich 442, der Feldoxidzellenbereich 422 und das Gateoxid 46 lückenlos versiegelt, d. h. durchgehend von einem diffusionsstoppenden oder hemmenden Material umgeben, so dass keine mobilen Ionen eindringen können. Neben der Bedeckung mit Siliziumnitrid 52, 57 ist die Zellenisolation 402 von dem Metall des Sourcepads 26, und von dem Halbleiterkörper 10, 13 umgeben, welche allesamt Diffusionsbarrieren oder einen Diffusionsstop darstellen. Damit ergibt sich eine lückenlose durchgängig geschlossene Versiegelung der Zellenisolation 402 vom Randbereich bis zum Chipinneren bzw. zum Zellenfeld 20, so dass keine mobilen Ionen eindringen können.
  • Ferner kann vorgesehen sein, dass sich die verschiedenen Elemente der Versiegelung bzw. des Diffusionsstops überlagern um eine sichere Abdichtung gegen mobile Ionen zu erreichen. So weist, wie in den 1 bis 3 dargestellt, das Siliumnitrid 52 und das Imid 54 an dem Sourceanschluss 26 jeweils eine Überlappung 526, 546 auf, an welcher das Siliumnitrid 52 und das Imid 54 ein Stück weit über das Metall 26 gezogen sind. Diese Überlappung kann durch den tiefen Graben 710, wie er in der 3 dargestellt ist, ergänzt werden, so dass an jeder Stelle des Halbleiterbauelements die Zellenisolation 402 optimal versiegelt ist.
  • 4 zeigt das Halbleiterbauelement 2, 3 der 2 und 3 in der Draufsicht. Die Halbleiterbauelemente 2, 3 unterscheiden sich in der Tiefe der Graben und 71, 710, welche in der Draufsicht nicht sichtbar ist, so dass sich die Draufsicht nicht unterscheidet. Die laterale Diffusionsbarriere 70, 700 ist umlaufend um das Zellenfeld 20 bzw. um die Gatebereiche 30 angeordnet. Die Gräben 71, 710 sind vorzugsweise als geschlossene Ringe umlaufend ausgebildet, so dass an keiner Stelle eine Verbindung zwischen dem Randfeldoxid 426 im Randbereich und dem Zellenfeldoxid 422 im Zellenbereich besteht. Beide Bereiche sind durch den Graben 71, 710 voneinander getrennt und haben keine Verbindung zueinander. Ebenso ist das Zwischenoxid 44 in einen Zwischenoxidrandbereich 446 und eine Zwischenoxidzellenbereich 442 geteilt. Eine Diffusion mobiler Ionen vom Rand 60 des Bauelements zu dem Zellenfeld 20 kann damit verhindert werden. Anstatt eines vollständig umlaufenden Rings ist auch ein geöffneter oder unterbrochener Ring mit Unterbrechung an geeigneten Stellen möglich.
  • Während die Diffusionsbarriere, 70, 700 hier entlang des Seitenrandes 60 des Halbleiterbauelement 2, 3 gezeigt ist, kann die Anordnung der Diffusionsbarriere, 70, 700 auch anders erfolgen. Es ist denkbar, die Diffusionsbarriere 70, 700 nur um Gatebereiche herum anzuordnen. Es können auch mehrere Diffusionsbarrieren 70, 700 an einem Halbleiterbauelement angeordnet sein. Es können auch mehrere Diffusionsbarrieren 70, 700 miteinander verbunden, gekreuzt oder überlappend zueinander angeordnet werden.
  • Es ist vorteilhaft, wenn die Diffusionsbarriere 70, 700 einen geschlossenen Ring bildet, so dass der zu schützende Bereich von dem Bereich, in den mobile Ionen eindringen können gänzlich getrennt ist.
  • 5 und 6 zeigen weitere Beispiele eines Halbleiterbauelements 5, 6, welche ein Fachmann ohne weiteres mit den Beispielen der 2, bis 4 kombinieren wird. Wie in den 5 und 6 dargestellt, können im Randbereich des Halbleiterbauelements auch ein oder mehrere Randtrenche 261, 263 vorgesehen sein. Diese Randtrenche 261, 263 können beispielsweise als Chippingstopper ausgelegt sein. Die Diffusionsbarriere 701, 702 kann zwischen zwei oder mehreren Trenchen 261 und 263 angeordnet sein.
  • Die Beispiele der 5 und 6 unterscheiden sich im Wesentlichen durch die Tiefe des Grabens 711, 712. Im Beispiel der 5 liegt der Grabenboden 731 aus Siliziumnitrid auf dem Halbleiterkörper 15 an. Im Beispiel der 6 reicht Graben 712 in den Halbleiterkörper 16 hinein und der Grabenboden 732 aus Siliziumnitrid liegt unterhalb der Oberfläche des Halbleiterkörpers 15, so dass in diesem Beispiel eine Überlappung des diffusionstoppenden Grabens 712 mit dem Halbeiterkörper 16 entsteht, wie mit Bezug auf 3 beschrieben.
  • Die Diffusionsbarriere 70, 700, 701, 702 wurde in der oben ausgeführten Beschreibung als Graben 71, 710, 711, 712 beschrieben, welche mit einer Siliziumnitridschicht 52, 57, 520 und Imid 54, 540 gefüllt ist. Diese Ausführungsform lässt sich leicht in bestehende Prozesse integrieren. Die Imidfüllung 74, 740 kann auch weggelassen sein oder der Graben 71, 710, 711, 712 kann vollständig mit Siliziumnitrid 52, 57, 520 gefüllt sein. Auch kann eine dünnere Barriere verwendet werden beispielsweise in Form einer vertikalen Siliziumnitridwand, welche den Zellenbereich 20 von dem Randbereich 60 und damit die Isolation 40 in eine Zellenisolation 402 und eine Randisolation 406 trennt.

Claims (13)

  1. Halbleiterbauelement (2, 3, 5, 6) umfassend: – einen Halbleiterkörper (10, 13, 15, 16), – eine Isolation (40) an dem Halbleiterkörper, – ein Zellenfeld (20) zumindest teilweise in dem Halbleiterkörper, welches zumindest einen p-n Übergang und zumindest eine Kontaktierung umfasst; wobei ein Zellenbereich (402, 422, 442) der Isolation (40) in lateraler Richtung des Halbleiterkörpers von einer umlaufenden Diffusionsbarriere (70, 700, 701, 702) begrenzt ist, wobei die Diffusionsbarriere einen Graben (71, 710, 711, 712) umfasst, welcher die Isolation (40) durchschneidet und in den Zellenbereich (402, 422, 442, 462) der Isolation (40) und eine Randisolation (406, 426, 446, 466) teilt.
  2. Halbleiterbauelement nach Anspruch 1, wobei die umlaufende Diffusionsbarriere (70, 700, 701, 702) das Zellenfeld (20) geschlossen umläuft.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die umlaufende Diffusionsbarriere (70, 700, 701, 702) zwischen dem Zellenfeld (20) und einem Bauelementerand (60) des Halbleiterbauelements angeordnet ist.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei die umlaufende Diffusionsbarriere (70, 700, 701, 702) Siliziumnitrid umfasst.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei die Diffusionsbarriere (70, 700, 701, 702) ein Imid umfasst.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei der Graben (710, 712) in den Halbleiterkörper (13) hineinragt.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei der Graben (71, 710, 711, 712) zumindest einen Grabenrand (75, 750, 751, 752) aus Siliziumnitrid umfasst.
  8. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei der Graben (71, 710, 711, 712) mit einem Imid (74, 740, 741, 742) gefüllt ist.
  9. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei die Isolation (40) ein Siliziumdioxid umfasst.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei die umlaufende Diffusionsbarriere (70, 700, 701, 702) den Zellenabschnitt (402, 422, 442) der Isolation (40) in vertikaler Richtung des Halbleiterkörpers bedeckt.
  11. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei der Zellenabschnitt (402, 422, 442) der Isolation (40) vollständig von diffusionsstoppenden Elementen umschlossen ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei mehrere diffusionsstoppende Elemente überlappend zueinander angeordnet sind.
  13. Feldeffektgesteuertes Halbleiterbauelement (2, 3, 5, 6) umfassend: – einen Halbleiterkörper (10, 13, 15, 16), – eine Isolation (40, 42, 44) an zumindest einer Seite des Halbleiterkörpers; – ein Zellenfeld zumindest teilweise in dem Halbleiterkörper, welches zumindest einen p-n Übergang und zumindest eine Kontaktierung umfasst und wobei das Zellenfeld zumindest eine Elektrode auf Gatepotential umfasst, welche durch zumindest einen Gateabschnitt (46) der Isolation (40) von dem Halbleiterkörper elektrisch isoliert ist, wobei ein Graben 71, 710, 711, 712) einer Diffusionsbarriere (70, 700, 701, 702) die Isolation (40) zwischen dem Gateabschnitt (46) der Isolation (40) und einem Bauelementerand (60) des feldeffektgesteuerten Halbleiterbauelements (2, 3, 5, 6) in lateraler Richtung des Halbleiterkörpers trennt.
DE201210018611 2012-09-20 2012-09-20 Chiprandversiegelung Active DE102012018611B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE201210018611 DE102012018611B3 (de) 2012-09-20 2012-09-20 Chiprandversiegelung
CN201310536514.4A CN103681787B (zh) 2012-09-20 2013-09-18 具有芯片边缘密封的半导体器件
US14/032,437 US9054150B2 (en) 2012-09-20 2013-09-20 Chip edge sealing
DE102013015724.2A DE102013015724A1 (de) 2012-09-20 2013-09-20 Chiprandversiegelung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210018611 DE102012018611B3 (de) 2012-09-20 2012-09-20 Chiprandversiegelung

Publications (1)

Publication Number Publication Date
DE102012018611B3 true DE102012018611B3 (de) 2013-10-24

Family

ID=49290386

Family Applications (2)

Application Number Title Priority Date Filing Date
DE201210018611 Active DE102012018611B3 (de) 2012-09-20 2012-09-20 Chiprandversiegelung
DE102013015724.2A Pending DE102013015724A1 (de) 2012-09-20 2013-09-20 Chiprandversiegelung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102013015724.2A Pending DE102013015724A1 (de) 2012-09-20 2013-09-20 Chiprandversiegelung

Country Status (3)

Country Link
US (1) US9054150B2 (de)
CN (1) CN103681787B (de)
DE (2) DE102012018611B3 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
EP3863065A1 (de) * 2020-02-04 2021-08-11 Infineon Technologies Austria AG Halbleiterchip und verfahren zur herstellung davon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69507987T2 (de) * 1994-05-31 1999-07-29 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiteranordnung mit einer MOS-Gate-Struktur und einem Oberflächenschutzfilm und Verfahren zur Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
US4161744A (en) * 1977-05-23 1979-07-17 Varo Semiconductor, Inc. Passivated semiconductor device and method of making same
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
DE59914922D1 (de) * 1998-12-18 2009-01-15 Infineon Technologies Ag Leistungshalbleiterbauelement
CN100454583C (zh) * 2005-03-30 2009-01-21 三洋电机株式会社 半导体装置
DE102005041838B3 (de) * 2005-09-02 2007-02-01 Infineon Technologies Ag Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
US7884390B2 (en) * 2007-10-02 2011-02-08 Fairchild Semiconductor Corporation Structure and method of forming a topside contact to a backside terminal of a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69507987T2 (de) * 1994-05-31 1999-07-29 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiteranordnung mit einer MOS-Gate-Struktur und einem Oberflächenschutzfilm und Verfahren zur Herstellung

Also Published As

Publication number Publication date
DE102013015724A1 (de) 2014-03-20
US9054150B2 (en) 2015-06-09
US20140077262A1 (en) 2014-03-20
CN103681787B (zh) 2016-08-17
CN103681787A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102010061189B4 (de) Halbleiterbauelemente
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE212019000104U1 (de) SiC-Halbleitervorrichtung
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102007017002A1 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE102005041793A1 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10312911B4 (de) Halbleiterbauelement mit platzsparendem Randabschluss

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140125