CN102751266B - 芯片封装体及其形成方法 - Google Patents

芯片封装体及其形成方法 Download PDF

Info

Publication number
CN102751266B
CN102751266B CN201110102543.0A CN201110102543A CN102751266B CN 102751266 B CN102751266 B CN 102751266B CN 201110102543 A CN201110102543 A CN 201110102543A CN 102751266 B CN102751266 B CN 102751266B
Authority
CN
China
Prior art keywords
chip
substrate
packing
protective layer
chip packing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110102543.0A
Other languages
English (en)
Other versions
CN102751266A (zh
Inventor
陈秉翔
陈键辉
张恕铭
刘沧宇
何彦仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Priority to CN201110102543.0A priority Critical patent/CN102751266B/zh
Priority to TW100139291A priority patent/TWI450378B/zh
Priority to US13/452,595 priority patent/US20120267780A1/en
Publication of CN102751266A publication Critical patent/CN102751266A/zh
Priority to US14/596,185 priority patent/US9305843B2/en
Application granted granted Critical
Publication of CN102751266B publication Critical patent/CN102751266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种芯片封装体及其形成方法，该芯片封装体包括：一第一芯片；一第二芯片，设置于该第一芯片之上，其中该第二芯片的一侧面为一化学蚀刻表面；以及一连结块体，设置于该第一芯片与该第二芯片之间而使该第一芯片与该第二芯片彼此连结。本发明可使芯片封装体具有较佳的可靠度，并可减轻封装制程中对芯片的损坏风险。

Description

芯片封装体及其形成方法
技术领域
本发明有关于芯片封装体及其形成方法，特别是有关于堆叠有至少两芯片的芯片封装体及其形成方法。
背景技术
芯片封装制程是形成电子产品过程中的一重要步骤。芯片封装体除了将芯片保护于其中以免受外界环境污染外，还提供芯片内部电子元件与外界的电性连接通路。
由于芯片尺寸与厚度的持续缩小化，芯片封装体的制程难度随之提升。避免芯片于封装制程中受到损坏并提高芯片封装体的可靠度与结构稳定性已成为重要课题。
发明内容
本发明提供一种芯片封装体，包括：一第一芯片；一第二芯片，设置于该第一芯片之上，其中该第二芯片的一侧面为一化学蚀刻表面；以及一连结块体，设置于该第一芯片与该第二芯片之间而使该第一芯片与该第二芯片彼此连结。
本发明所述的芯片封装体，该第一芯片的厚度大于该第二芯片的厚度。
本发明所述的芯片封装体，该第一芯片的一侧面为一切割表面。
本发明所述的芯片封装体，该第二芯片的该侧面的粗糙度小于该第一芯片的一侧面的粗糙度。
本发明所述的芯片封装体，该第二芯片的该侧面的粗糙度大于该第一芯片的一侧面的粗糙度。
本发明所述的芯片封装体，该第一芯片的一侧面为一化学蚀刻表面。
本发明所述的芯片封装体，该连结块体的最靠近该第二芯片的该侧面的一侧面与该第二芯片的该侧面共平面。
本发明所述的芯片封装体，该连结块体的最靠近该第二芯片的该侧面的一侧面不与该第二芯片的该侧面共平面。
本发明所述的芯片封装体，该第一芯片的宽度大于该第二芯片的宽度。
本发明所述的芯片封装体，还包括：一保护层，设置于该第二芯片之上；以及一导电凸块，设置于该第二芯片之上，且穿过该保护层而与该第二芯片上的一导电区电性连接。
本发明提供一种芯片封装体的形成方法，包括：提供一第一基底；提供一第二基底；于该第一基底的一上表面及/或该第二基底的一下表面上形成至少一连结块体；通过该连结块体而将该第二基底接合于该第一基底之上；于该第二基底的一上表面上形成一保护层，该保护层具有一开口，该开口露出该第二基底的一预定切割区；以该保护层为掩膜，蚀刻移除该第二基底位于该预定切割区之中的部分以形成露出该第一基底的一穿孔；以及部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体。
本发明所述的芯片封装体的形成方法，部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体的步骤包括使用一切割刀片将该第一基底切穿。
本发明所述的芯片封装体的形成方法，该切割刀片的宽度小于该预定切割区的宽度。
本发明所述的芯片封装体的形成方法，部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体的步骤包括以蚀刻制程移除该第一基底而使该第一基底分离为多个部分。
本发明所述的芯片封装体的形成方法，该连结块体延伸进入该预定切割区之中。
本发明所述的芯片封装体的形成方法，该连结块体不延伸进入该预定切割区。
本发明所述的芯片封装体的形成方法，该连结块体的一侧面与该预定切割区的一边界共平面。
本发明所述的芯片封装体的形成方法，还包括：于该第二基底之上形成一第二保护层，该第二保护层具有一开口，该开口露出该第二基底上的一导电区；以及于露出的该导电区上形成一导电凸块。
本发明所述的芯片封装体的形成方法，该第二保护层及该导电凸块的形成步骤进行于蚀刻移除该第二基底的步骤之后，且进行于部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体的步骤之前。
本发明所述的芯片封装体的形成方法，还包括在形成该穿孔之后，移除该第一保护层。
本发明可使芯片封装体具有较佳的可靠度，并可减轻封装制程中对芯片的损坏风险。
附图说明
图1A-1F显示根据本发明一实施例的芯片封装体制程的剖面图。
图2A-2F显示根据本发明一实施例的芯片封装体制程的剖面图。
图3显示根据本发明一实施例的芯片封装体制程的剖面图。
附图中符号的简单说明如下：
100：基底(芯片)；100a、100b：表面；100E：侧面；102：连结块体；102a：侧面；104：导电区；106：保护层；108：穿孔；110：保护层；112：导电凸块；130：基底(芯片)；130D：侧面；140：切割刀片；R：预定切割区。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的芯片封装体可用以封装各种堆叠芯片。例如，在本发明的芯片封装体的实施例中，其可应用于下述芯片的堆叠封装结构，例如包括各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem；MEMS)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶片晶片级封装(waferscalepackage；WSP)制程对影像感测元件、发光二极管(light-emittingdiodes；LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)喷墨头(inkprinterheads)、或功率芯片模组(powerICmodule)等半导体芯片进行封装。
其中，上述晶片级封装制程主要指在晶片阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体芯片重新分布在一承载晶片上，再进行封装制程，亦可称的为晶片级封装制程。另外，上述晶片级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶片，以形成多层集成电路(multi-layerintegratedcircuitdevices)的芯片封装体。
图1A-1F显示根据本发明一实施例的芯片封装体制程的剖面图。如图1A所示，提供基底100及基底130。基底100及基底130可为两半导体晶片。例如，基底100可为(但不限于)一包含有多个控制集成电路(controlIC)的晶片，其上定义有多个预定切割道或预定切割区而将基底100划分成多个区域。这些区域中可分别形成有控制集成电路，其可包含CMOS元件。如图1A所示，基底100定义有预定切割区R，其将基底100划分成多个区域。这些区域中可分别形成有电子元件，例如是(但不限于)控制集成电路。
基底130可为(但不限于)一包含有多个MEMS元件的晶片，其上定义有多个预定切割道而将基底130划分成多个区域。这些区域中可分别形成有MEMS元件。在基底130中，可形成有多个MEMS元件操作所需的孔洞或凹槽。
如图1A所示，接着将基底100接合于基底130之上。在一实施例中，可于基底130的表面上形成连结块体102。在图1A的实施例中，连结块体102不延伸进入预定切割区R之中。接着，通过连结块体102而将基底100接合于基底130之上。在另一实施例中，可于基底100的表面100b上形成连结块体102。接着，通过连结块体102而将基底100接合于基底130之上。在又一实施例中，可于基底100与基底130的表面上接分别形成连接层。接着，通过两连接层的接合而将基底100接合于基底130之上，其中两连接层共同形成了两基底间的连结块体102。在一实施例中，连结块体102与基底100及/或基底130的接合可包括金属对金属的接合(例如，共晶接合，eutecticbond)、金属对半导体的接合、金属对绝缘层的接合、半导体对绝缘层的接合、半导体对半导体的接合、绝缘层对绝缘层的接合或前述的组合。在一实施例中，连结块体102为两连接层的接合，两连接层的接合可例如包括金属对金属的接合(例如，共晶接合)、金属对半导体的接合、金属对绝缘层的接合、半导体对绝缘层的接合、半导体对半导体的接合、绝缘层对绝缘层的接合或前述的组合。
在一实施例中，连接块体102的材质可为金属材料，例如金、铜、铝或其相似物。或者，连接块体102的材质可为半导体材料，例如硅、锗或其相似物。或者，连接块体102的材质可为氧化物、氮化物或高分子材料。在一实施例中，由于连结块体102设置于基底100与基底130之间，因此基底100与基底130彼此不直接接触而隔有一距离。在一实施例中，连接块体102为导电块体。在此情形下，基底100与基底130中的电子元件可通过连接块体102而彼此传递信号。此外，在一实施例中，基底100的表面100a上可形成有一导电区104。导电区104可电性连接基底100中的电子元件。
接着，如图1B所示，于基底100的表面100a上形成保护层106。保护层106可覆盖表面100a而仅使预定切割区R露出。如图1B所示，保护层106可保护其下的导电区104，且具有露出预定切割区R的开口。在一实施例中，保护层106可为图案化光阻层或其他适合的保护材料。
如图1C所示，接着以保护层106为掩膜，对露出的基底100进行蚀刻制程以移除基底100位于预定切割区R中的部分以形成露出基底130的穿孔108。在一实施例中，穿孔108实质上为一沟槽，其例如沿着晶片上的预定切割道延伸。上述蚀刻制程亦可称为预切割制程。适合的蚀刻制程包括湿式蚀刻、干式蚀刻或前述的组合。由于预先于基底100的表面100a上形成保护层106，因此蚀刻制程大抵不对基底100上的非预定切割区造成伤害。例如，导电区104可受保护层106的保护而不被蚀刻。在蚀刻制程之后，可形成基底100的侧面100E。基底100的侧面100E为一化学蚀刻表面。在一实施例中，可通过表面检测技术观察基底100的侧面100E的微结构或键结而确认基底100的侧面100E为化学蚀刻表面。
在一实施例中，基底100的厚度较薄，且于预定切割区R处悬空。例如，在图1C中，基底100的厚度小于基底130的厚度，且两基底间隔有空腔(cavity)。在此情形下，采用蚀刻制程形成穿孔108可避免基底100破裂。在本发明的发明人所知的另一方法中，是采用切割刀延着晶片的预定切割道而切割基底100。在此情形下，基底100容易因切割制程而造成破裂，影响后续切割所得的芯片的可靠度。
如图1D所示，在一实施例中，在形成穿孔108之后，可选择性移除保护层106。基底100在上述蚀刻制程(或称预切割制程)之后，可被分成多个彼此分离的独立区域，这些区域中可分别形成有电子元件，其例如包括控制集成电路。这些分离的独立区域即为多个芯片。因此，附图标记100亦可用以表示芯片。
接着，如图1E所示，可选择性地于基底100(或芯片100)的表面100a上形成保护层110。保护层110可具有露出导电区104的开口。保护层110的材质例如为防焊材料或绝缘材料等。接着，可于露出的导电区104之上形成导电凸块112。导电凸块112可通过导电区104而与芯片100中的电子元件电性连接。应注意的是，保护层110及导电凸块112的形成步骤不限定于此阶段进行。在其他实施例中，保护层110及导电凸块112亦可于其他制程阶段进行。例如，在其他实施例中，保护层110及导电凸块112可于形成穿孔108之前形成。
如图1F所示，接着完成后续的切割制程以形成多个彼此分离的芯片封装体。在一实施例中，部分移除穿孔108所露出的基底130以将基底130分成多个彼此分离的独立区域，这些区域中可分别形成有电子元件，其例如包括微积电系统元件(MEMS)。这些分离的独立区域即为多个芯片。因此，附图标记130亦可用以表示芯片。
在一实施例中，可以蚀刻制程完成基底130的切割。在此情形下，基底130(或芯片130)的侧面130D为一化学蚀刻表面。在另一实施例中，如图1F所示，可使用切割刀片140将基底130切穿。在此情形下，基底130(或芯片130)的侧面130D为一切割表面。在一实施例中，可通过表面检测技术观察基底130(或芯片130)的侧面130D的微结构或键结而确认基底130(或芯片130)的侧面130D为切割表面。在一实施例中，基底100(或芯片100)的侧面100E的粗糙度小于基底130(或芯片130)的侧面130D的粗糙度。在另一实施例中，基底100(或芯片100)的侧面100E的粗糙度大于基底130(或芯片130)的侧面130D的粗糙度。依据不同的蚀刻方式、被蚀刻材质、尺寸大小及/或切割条件，侧面100E及侧面130D可具有不同的粗糙度。然应注意的是，在又一实施例中，基底100(或芯片100)的侧面100E的粗糙度可能大抵等于基底130(或芯片130)的侧面130D的粗糙度。
在一实施例中，在对原本堆叠的晶片进行后续切割制程之后，便可形成出至少一芯片封装体。如图1F所示，在此实施例中，连接块体102的最靠近芯片100的侧面100E的侧面102a不与芯片100的侧面100E共平面。在此实施例中，连接块体102的侧面102a内缩于芯片封装体的内部。此外，在一实施例中，切割刀片140的宽度(或厚度)可小于预定切割区R的宽度。因此，在所得的芯片封装体中，芯片130的宽度大于芯片100的宽度。
本发明实施例还可有许多其他变化。图2A-2F显示根据本发明一实施例的芯片封装体制程的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图2A所示，类似于图1A，提供两堆叠的基底100及130，其中连结块体102设置于两基底之间。在图2A的实施例中，连结块体102的一侧面与预定切割区R的一边界大抵共平面。
接着，如图2B所示，于基底100的表面100a上形成保护层106以覆盖其下的导电区104，并露出预定切割区R中的基底100。
如图2C所示，接着以保护层106为掩膜，对露出的基底100进行蚀刻制程以移除基底100位于预定切割区R中的部分以形成露出基底130的穿孔108。在一实施例中，穿孔108实质上为一沟槽，其例如是沿着晶片上的预定切割道延伸。上述蚀刻制程亦可称为预切割制程。适合的蚀刻制程包括湿式蚀刻、干式蚀刻或前述的组合。基底100的侧面100E为一化学蚀刻表面。在一实施例中，由于连结块体102可大抵包围预定切割区R。因此，在蚀刻移除预定切割区R中的基底100以形成穿孔108的制程步骤中，基底130上所形成的结构可获连结块体102的保护而免于被蚀刻移除。
如图2D所示，在一实施例中，在形成穿孔108之后，可选择性地移除保护层106。基底100在上述蚀刻制程(或称预切割制程)之后，可被分成多个彼此分离的独立区域，这些区域中可分别形成有电子元件，其例如包括控制集成电路。这些分离的独立区域即为多个芯片。因此，附图标记100亦可用以表示芯片。
接着，如图2E所示，可选择性地于基底100(或芯片100)的表面100a上形成保护层110及与芯片100中的电子元件电性连接的导电凸块112。
如图2F所示，接着完成后续的切割制程以形成多个彼此分离的芯片封装体。在一实施例中，部分移除穿孔108所露出的基底130以将基底130分成多个彼此分离的独立区域，这些区域中可分别形成有电子元件，其例如包括微积电系统元件(MEMS)。这些分离的独立区域即为多个芯片。因此，附图标记130亦可用以表示芯片。
在一实施例中，可以蚀刻制程完成基底130的切割。在此情形下，基底130(或芯片130)的侧面130D为一化学蚀刻表面。在另一实施例中，如图2F所示，可使用切割刀片140将基底130切穿。在此情形下，基底130(或芯片130)的侧面130D为一切割表面。
在一实施例中，在对原本堆叠的晶片进行后续切割制程之后，便可形成出至少一芯片封装体。如图2F所示，在此实施例中，连接块体102的最靠近芯片100的侧面100E的侧面102a大抵与芯片100的侧面100E共平面。在此实施例中，连接块体102的侧面102a与芯片100的侧面100E大抵切齐。
本发明实施例还可有许多其他变化。例如，图3显示根据本发明一实施例的芯片封装体制程的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图3所示，此实施例类似于图2的实施例，区别主要在于连结块体102延伸进入预定切割区R之中。因此，在所形成的芯片封装体中，连结块体102的侧面102a将凸出于芯片100的侧面100E。
本发明实施例的芯片封装体可具有较佳的可靠度，可减轻封装制程中对芯片的损坏风险。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (18)

1.一种芯片封装体，其特征在于，包括：
一第一芯片；
一第二芯片，设置于该第一芯片之上，其中该第二芯片的一侧面为一化学蚀刻表面，该化学蚀刻表面是通过一蚀刻制程移除该第二芯片位于一预定切割区中的部分而形成；以及
一连结块体，设置于该第一芯片与该第二芯片之间而使该第一芯片与该第二芯片彼此连结，其中该连结块体的最靠近该第二芯片的该侧面的一侧面与该第二芯片的该侧面共平面，或突出于该第二芯片的该侧面。
2.根据权利要求1所述的芯片封装体，其特征在于，该第一芯片的厚度大于该第二芯片的厚度。
3.根据权利要求1所述的芯片封装体，其特征在于，该第一芯片的一侧面为一切割表面。
4.根据权利要求1所述的芯片封装体，其特征在于，该第二芯片的该侧面的粗糙度小于该第一芯片的一侧面的粗糙度。
5.根据权利要求1所述的芯片封装体，其特征在于，该第二芯片的该侧面的粗糙度大于该第一芯片的一侧面的粗糙度。
6.根据权利要求1所述的芯片封装体，其特征在于，该第一芯片的一侧面为一化学蚀刻表面。
7.根据权利要求1所述的芯片封装体，其特征在于，该第一芯片的宽度大于该第二芯片的宽度。
8.根据权利要求1所述的芯片封装体，其特征在于，还包括：
一保护层，设置于该第二芯片之上；以及
一导电凸块，设置于该第二芯片之上，且穿过该保护层而与该第二芯片上的一导电区电性连接。
9.一种芯片封装体的形成方法，其特征在于，包括：
提供一第一基底；
提供一第二基底；
于该第一基底的一上表面及/或该第二基底的一下表面上形成至少一连结块体；
通过该连结块体而将该第二基底接合于该第一基底之上；
于该第二基底的一上表面上形成一第一保护层，该第一保护层具有一开口，该开口露出该第二基底的一预定切割区；
以该第一保护层为掩膜，蚀刻移除该第二基底位于该预定切割区之中的部分以形成露出该第一基底的一穿孔；以及
部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体。
10.根据权利要求9所述的芯片封装体的形成方法，其特征在于，部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体的步骤包括使用一切割刀片将该第一基底切穿。
11.根据权利要求10所述的芯片封装体的形成方法，其特征在于，该切割刀片的宽度小于该预定切割区的宽度。
12.根据权利要求9所述的芯片封装体的形成方法，其特征在于，部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体的步骤包括以蚀刻制程移除该第一基底而使该第一基底分离为多个部分。
13.根据权利要求9所述的芯片封装体的形成方法，其特征在于，该连结块体延伸进入该预定切割区之中。
14.根据权利要求9所述的芯片封装体的形成方法，其特征在于，该连结块体不延伸进入该预定切割区。
15.根据权利要求9所述的芯片封装体的形成方法，其特征在于，该连结块体的一侧面与该预定切割区的一边界共平面。
16.根据权利要求9所述的芯片封装体的形成方法，其特征在于，还包括：
于该第二基底之上形成一第二保护层，该第二保护层具有一开口，该第二保护层的该开口露出该第二基底上的一导电区；以及
于露出的该导电区上形成一导电凸块。
17.根据权利要求16所述的芯片封装体的形成方法，其特征在于，该第二保护层及该导电凸块的形成步骤进行于蚀刻移除该第二基底的步骤之后，且进行于部分移除该穿孔所露出的该第一基底以形成至少一芯片封装体的步骤之前。
18.根据权利要求9所述的芯片封装体的形成方法，其特征在于，还包括在形成该穿孔之后，移除该第一保护层。
CN201110102543.0A 2011-04-21 2011-04-21 芯片封装体及其形成方法 Active CN102751266B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110102543.0A CN102751266B (zh) 2011-04-21 2011-04-21 芯片封装体及其形成方法
TW100139291A TWI450378B (zh) 2011-04-21 2011-10-28 晶片封裝體及其形成方法
US13/452,595 US20120267780A1 (en) 2011-04-21 2012-04-20 Chip package and method for forming the same
US14/596,185 US9305843B2 (en) 2011-04-21 2015-01-13 Chip package and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110102543.0A CN102751266B (zh) 2011-04-21 2011-04-21 芯片封装体及其形成方法

Publications (2)

Publication Number Publication Date
CN102751266A CN102751266A (zh) 2012-10-24
CN102751266B true CN102751266B (zh) 2016-02-03

Family

ID=47020663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110102543.0A Active CN102751266B (zh) 2011-04-21 2011-04-21 芯片封装体及其形成方法

Country Status (3)

Country Link
US (2) US20120267780A1 (zh)
CN (1) CN102751266B (zh)
TW (1) TWI450378B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
TWI576972B (zh) * 2013-01-18 2017-04-01 精材科技股份有限公司 半導體晶片封裝體及其製造方法
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
CN104124313B (zh) * 2013-04-27 2017-12-26 新世纪光电股份有限公司 发光二极管结构
JP6250429B2 (ja) * 2014-02-13 2017-12-20 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN104966708B (zh) * 2015-07-01 2018-06-12 英特尔公司 半导体封装结构
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
US10077187B2 (en) * 2016-02-03 2018-09-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10017377B2 (en) * 2016-06-29 2018-07-10 Robert Bosch Gmbh Protective coating on trench features of a wafer and method of fabrication thereof
CN111696969A (zh) * 2019-03-14 2020-09-22 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518072A (zh) * 2003-01-20 2004-08-04 新光电气工业株式会社 切割晶片的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975016B2 (en) * 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
DE112006003839T5 (de) * 2006-04-21 2009-02-26 Infineon Technologies Ag Verfahren zur Herstellung eines dünnen Halbleiter-Chips
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8445325B2 (en) * 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7569421B2 (en) * 2007-05-04 2009-08-04 Stats Chippac, Ltd. Through-hole via on saw streets
WO2008137511A1 (en) * 2007-05-04 2008-11-13 Crossfire Technologies, Inc. Accessing or interconnecting integrated circuits
CN101226887B (zh) * 2008-02-15 2012-08-29 日月光半导体制造股份有限公司 晶片切割方法
US7666711B2 (en) * 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
US7993976B2 (en) * 2009-06-12 2011-08-09 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias with trench in saw street
JP5378078B2 (ja) * 2009-06-19 2013-12-25 株式会社東芝 半導体装置の製造方法
US8072044B2 (en) * 2009-09-17 2011-12-06 Fairchild Semiconductor Corporation Semiconductor die containing lateral edge shapes and textures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518072A (zh) * 2003-01-20 2004-08-04 新光电气工业株式会社 切割晶片的方法

Also Published As

Publication number Publication date
CN102751266A (zh) 2012-10-24
US20150162245A1 (en) 2015-06-11
TW201244053A (en) 2012-11-01
US20120267780A1 (en) 2012-10-25
TWI450378B (zh) 2014-08-21
US9305843B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
CN102751266B (zh) 芯片封装体及其形成方法
CN102194777B (zh) 晶片封装体及其形成方法
CN103489846A (zh) 晶片封装体及其形成方法
CN102593094B (zh) 晶片封装体及其形成方法
US9006896B2 (en) Chip package and method for forming the same
TWI575779B (zh) 晶片封裝體及其製造方法
CN102543971B (zh) 芯片封装体及其形成方法
CN102543922B (zh) 晶片封装体及其形成方法
CN102592982A (zh) 晶片封装体的形成方法
US9799588B2 (en) Chip package and manufacturing method thereof
CN104900607A (zh) 晶片封装体及其制造方法
CN102832180B (zh) 晶片封装体及其形成方法
CN103985683A (zh) 晶片封装体
CN104979426A (zh) 晶片封装体的制造方法
CN102656673B (zh) 晶片结构的电耦合
CN102623424B (zh) 晶片封装体及其形成方法
CN104900616A (zh) 晶片封装体及其制造方法
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
US9034681B2 (en) Chip package and method for forming the same
CN104377184A (zh) 晶片封装体
TWI418002B (zh) 晶片封裝體及其製造方法
US8129805B2 (en) Microelectromechanical system (MEMS) device and methods for fabricating the same
CN104347560A (zh) 晶片封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant