CN107564963A - 倒置栅极结构的功率mosfet及制作方法 - Google Patents
倒置栅极结构的功率mosfet及制作方法 Download PDFInfo
- Publication number
- CN107564963A CN107564963A CN201710690333.5A CN201710690333A CN107564963A CN 107564963 A CN107564963 A CN 107564963A CN 201710690333 A CN201710690333 A CN 201710690333A CN 107564963 A CN107564963 A CN 107564963A
- Authority
- CN
- China
- Prior art keywords
- wafer
- power mosfet
- inverted
- grid
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000002184 metal Substances 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 229920001721 polyimide Polymers 0.000 claims description 13
- 238000004806 packaging method and process Methods 0.000 claims description 11
- 239000004033 plastic Substances 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004952 Polyamide Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 229920002647 polyamide Polymers 0.000 claims description 2
- 150000002466 imines Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 9
- 238000003466 welding Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种倒置栅极结构的功率MOSFET及制作方法，倒置栅极结构的功率MOSFET它包括其上设有源极、栅极和漏极的晶圆；本设计中，源极设置在所述晶圆的正面，漏极和栅极设置于晶圆的背面；本方法它包括a.晶圆正面源极的处理；b.晶圆背面栅极和漏极的处理两大步骤。
Description
技术领域
本发明涉及功率半导体技术领域，尤其涉及一种倒置栅极结构的功率MOSFET及制作方法。
背景技术
对于普通的功率MOSFET而言，其晶圆的正面是器件的源极和栅极，晶圆的背面是器件的漏极；而对于某些特殊的应用是，希望将器件的栅极倒置到晶圆的背面；这样在晶圆的正面是器件的源极，晶圆的背面是器件的漏极和栅极；但现有技术中并无这样的的功率MOSFET。
发明内容
本发明的目的在于克服现有技术的不足，适应现实需要，提供一种倒置栅极结构的功率MOSFET及制作方法。
为了实现本发明的目的，本发明所采用的技术方案为：
本发明公开了一种倒置栅极结构的功率MOSFET，包括其上设有源极、栅极和漏极的晶圆；源极设置在所述晶圆的正面，漏极和栅极设置于晶圆的背面。
所述源极上设有一电镀层或印刷有锡膏层。
所述电镀层或印刷有锡膏层侧部的晶圆正面设有塑封层，与源极连接的电镀层或锡膏层裸露于塑封层外部。
所述漏极和栅极穿过衬底裸露于晶圆的背面。
所述漏极和栅极上设有金属层，漏极上的金属层和栅极上的金属层通过凹槽隔离。
所述凹槽内设有聚酰亚胺绝缘体，漏极上的金属层和栅极上的金属层通过聚酰亚胺绝缘体隔离。
本发明还公开了一种制作如上任一所述倒置栅极结构的功率MOSFET的方法，本方法在具有源极、栅极和漏极的晶圆上实施，源极、栅极和漏极的压焊点均位于晶圆的正面，其特征在于：它包括如下步骤：
a.晶圆正面源极的处理:
（1）晶圆正面源极的压焊点处做电镀层或印刷锡膏层；
（2）晶圆正面塑封形成塑封层；
（3）晶圆正面研磨将源极裸露；
b.晶圆背面栅极和漏极的处理：
（1）在栅极和漏极的压焊点处向衬底方向刻蚀深槽，深槽的下端止于衬底的内部；深槽内用掺杂多晶硅填充；
（2）将晶圆的背面厚度减薄并将深槽内的多晶硅漏出；
（3）晶圆背面金属化形成金属层；
（4）晶圆背面光刻做出所述凹槽，将漏极和栅极隔离；
（5）晶圆背面做聚酰亚胺涂覆并进行光刻，光刻时对凹槽以外的聚酰亚胺进行光刻，保留凹槽内的聚酰亚胺形成聚酰亚胺绝缘体。
步骤a与步骤b顺序互换。
本发明的有益效果在于：
本发明一改传统的功率MOSFET设计，将其漏极和栅极设置于晶圆的背面，使本功率MOSFET可以使用于某些特殊的用于中。
附图说明
图1为本发明中的晶圆背面处理步骤（1）结构示意图；
图2为本发明中的晶圆证明处理步骤（1）结构示意图；
图3为本发明中的晶圆背面处理步骤（2）结构示意图；
图4为本发明中的晶圆背面处理步骤（3）结构示意图；
图5为本发明中的晶圆背面处理步骤（4）结构示意图；
图6为本发明中的晶圆背面处理步骤（5）结构示意图；
图7为本发明中的晶圆正面处理步骤（2）结构示意图；
图中：
1.晶圆;2.衬底;3.栅极压焊点处;4.源极压焊点处;5.漏极压焊点处;7.多晶硅;8.电镀层或印刷锡膏层;9.塑封层;10.源极;11.金属层;12.凹槽;13.聚酰亚胺绝缘体。
具体实施方式
下面结合附图和实施例对本发明进一步说明：
实施例1：一种倒置栅极结构的功率MOSFET，参见图7；功率MOSFET包括其上设有源极、栅极和漏极的晶圆1(现有技术)；本设计中，本功率MOSFET的源极10设置在所述晶圆1的正面，漏极和栅极设置于晶圆的背面。
进一步的，本设计的所述源极上设有一电镀层或印刷有锡膏层8，同时，所述电镀层或印刷有锡膏层8侧部的晶圆1正面设有塑封层9，与源极10连接的电镀层或锡膏层8裸露于塑封层9外部。
而所述的漏极和栅极穿过衬底2裸露于晶圆1的背面，同时，在晶圆1背面上的所述漏极和栅极上设有金属层11，漏极上的金属层11和栅极上的金属层通过凹槽12隔离，所述凹槽12内设有聚酰亚胺绝缘体13，漏极上的金属层和栅极上的金属层11通过聚酰亚胺绝缘体13隔离。
实施例2，参见图1至图7，一种制作如实施例1所述倒置栅极结构的功率MOSFET的方法，本方法在实施中是在具有源极、栅极和漏极的晶圆上实施，源极、栅极和漏极的压焊点均位于晶圆的正面，本方法它包括如下步骤：
a.对晶圆正面源极的处理:
（1）晶圆正面源极的压焊点处做电镀层或印刷锡膏层，参见图2；
（2）晶圆正面塑封形成塑封层，参见图3；
（3）晶圆正面研磨将源极裸露，参见图7；
b.对晶圆背面栅极和漏极的处理：
（1）在栅极和漏极的压焊点处向衬底方向刻蚀深槽，深槽的下端止于衬底的内部；深槽内用掺杂多晶硅填充，参见图1；
（2）将晶圆的背面厚度减薄并将深槽内的多晶硅漏出，参见图3；
（3）晶圆背面金属化形成金属层，参见图4；
（4）晶圆背面光刻做出所述凹槽，将漏极和栅极隔离，参见图5；
（5）晶圆背面做聚酰亚胺涂覆并进行光刻，光刻时对凹槽以外的聚酰亚胺进行光刻，保留凹槽内的聚酰亚胺形成聚酰亚胺绝缘体，参见图6。
实施中，上述步骤a与步骤b顺序互换。
如此通过本方法可以制作出如实施例1所述的倒置栅极结构的功率MOSFET，通过本方法制作出的倒置栅极结构的功率MOSFET在应用中可以用于需要将栅极倒置到晶圆的背面的情况下使用，能够使用在某些特殊的应用中。
本发明的实施例公布的是较佳的实施例，但并不局限于此，本领域的普通技术人员，极易根据上述实施例，领会本发明的精神，并做出不同的引申和变化，但只要不脱离本发明的精神，都在本发明的保护范围内。
Claims (6)
1.一种倒置栅极结构的功率MOSFET，包括其上设有源极、栅极和漏极的晶圆；其特征在于：源极设置在所述晶圆的正面，漏极和栅极设置于晶圆的背面。
2.如权利要求1所述的倒置栅极结构的功率MOSFET，其特征在于：所述源极上设有一电镀层或印刷有锡膏层。
3.如权利要求2所述的倒置栅极结构的功率MOSFET，其特征在于：所述电镀层或印刷有锡膏层侧部的晶圆正面设有塑封层，与源极连接的电镀层或锡膏层裸露于塑封层外部。
4.如权利要求1所述的倒置栅极结构的功率MOSFET，其特征在于：所述漏极和栅极穿过衬底裸露于晶圆的背面。
5.如权利要求4所述的倒置栅极结构的功率MOSFET，其特征在于：所述漏极和栅极上设有金属层，漏极上的金属层和栅极上的金属层通过凹槽隔离。
6.如权利要求5所述的倒置栅极结构的功率MOSFET，其特征在于：所述凹槽内设有聚酰亚胺绝缘体，漏极上的金属层和栅极上的金属层通过聚酰亚胺绝缘体隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710690333.5A CN107564963A (zh) | 2017-08-14 | 2017-08-14 | 倒置栅极结构的功率mosfet及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710690333.5A CN107564963A (zh) | 2017-08-14 | 2017-08-14 | 倒置栅极结构的功率mosfet及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107564963A true CN107564963A (zh) | 2018-01-09 |
Family
ID=60975471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710690333.5A Pending CN107564963A (zh) | 2017-08-14 | 2017-08-14 | 倒置栅极结构的功率mosfet及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564963A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771049A (zh) * | 2008-12-29 | 2010-07-07 | 万国半导体有限公司 | 基于底部源极金属氧化物半导体场效应管的真实芯片级封装功率金属氧化物半导体场效应管 |
| CN102543922A (zh) * | 2010-12-08 | 2012-07-04 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
| US20140264567A1 (en) * | 2013-03-14 | 2014-09-18 | Fairchild Semiconductor Corporation | Direct-drain trench fet with source and drain isolation |
| CN207381409U (zh) * | 2017-08-14 | 2018-05-18 | 深圳市芯电元科技有限公司 | 倒置栅极结构的功率mosfet |
-
2017
- 2017-08-14 CN CN201710690333.5A patent/CN107564963A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771049A (zh) * | 2008-12-29 | 2010-07-07 | 万国半导体有限公司 | 基于底部源极金属氧化物半导体场效应管的真实芯片级封装功率金属氧化物半导体场效应管 |
| CN102543922A (zh) * | 2010-12-08 | 2012-07-04 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
| US20140264567A1 (en) * | 2013-03-14 | 2014-09-18 | Fairchild Semiconductor Corporation | Direct-drain trench fet with source and drain isolation |
| CN207381409U (zh) * | 2017-08-14 | 2018-05-18 | 深圳市芯电元科技有限公司 | 倒置栅极结构的功率mosfet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1939942A3 (en) | Semiconductor device and method of fabricating the same | |
| EP2654090A3 (en) | Solar cell method for manufacturing the same | |
| JP2012089724A5 (ja) | 半導体装置の製造方法 | |
| EP2093811A3 (en) | Package structure of compound semiconductor device and fabricating method thereof | |
| EP2669938A3 (en) | Semiconductor device with an oxide solder flow prevention area on a substrate and corresponding manufacturing method | |
| CN207381409U (zh) | 倒置栅极结构的功率mosfet | |
| JP2010287710A5 (ja) | 半導体装置の製造方法 | |
| CN107093587A (zh) | 半导体装置及其制造方法 | |
| WO2009009694A3 (en) | Solder cap application process on copper bump using solder powder film | |
| CN105938820B (zh) | 电子装置及其电子封装 | |
| CN102593006B (zh) | 一种减小金属与碳基材料的接触电阻的方法 | |
| TW200735737A (en) | Electronic component mounting method | |
| CN110993490A (zh) | 一种不同尺寸芯片实现异质键合的方法 | |
| EP2757596A3 (en) | Solar cell and method for manufacturing the same | |
| CN107564963A (zh) | 倒置栅极结构的功率mosfet及制作方法 | |
| CN205845937U (zh) | 一种压接式igbt/frd芯片的正面电极 | |
| WO2017024685A1 (zh) | 一种面接触型整流二极管 | |
| WO2010077139A3 (en) | Electro-optic device and method for manufacturing the same | |
| JP2010258366A5 (zh) | ||
| CN104465569B (zh) | 降低mos芯片内阻的封装结构及封装方法 | |
| TW201130096A (en) | Chip scale semiconductor device package and manufacturing method thereof | |
| CN106935643A (zh) | 高电子迁移率晶体管和存储器芯片 | |
| CN205508812U (zh) | 用于射频电器的fpbga封装基板 | |
| CN204927299U (zh) | 一种面接触型整流二极管 | |
| CN203674217U (zh) | 一种晶闸管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180109 |