JP2012089724A5 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012089724A5 JP2012089724A5 JP2010236213A JP2010236213A JP2012089724A5 JP 2012089724 A5 JP2012089724 A5 JP 2012089724A5 JP 2010236213 A JP2010236213 A JP 2010236213A JP 2010236213 A JP2010236213 A JP 2010236213A JP 2012089724 A5 JP2012089724 A5 JP 2012089724A5
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring substrate
- solder
- semiconductor device
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (3)
- 以下の工程を含む、半導体装置の製造方法。
（ａ）上面、前記上面に形成されたフリップチップ接続用電極、および前記上面とは反対側の下面を有する配線基板を準備する工程；
（ｂ）前記（ａ）工程の後、前記フリップチップ接続用電極にはんだを形成する工程；
（ｃ）前記（ｂ）工程の後、前記はんだにフラックスを塗布する工程；
（ｄ）前記（ｃ）工程の後、前記配線基板をリフローする工程；
（ｅ）前記（ｄ）工程の後、前記配線基板を洗浄し、前記フラックスを除去する工程；
（ｆ）前記（ｅ）工程の後、主面、前記主面上に形成された電極、および前記主面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記主面が前記配線基板の前記上面と対向するように前記電極を介して前記配線基板の前記上面上に搭載し、前記半導体チップの前記電極と前記配線基板の前記フリップチップ接続用電極を電気的に接続する工程。 - 前記（ｆ）工程では、前記半導体チップの前記電極を前記配線基板の前記はんだに接触させた後、水平方向または鉛直方向のいずれかの方向へ前記半導体チップをスクラブさせる、請求項１に記載の半導体装置の製造方法。
- 前記（ｂ）工程では、前記配線基板の前記フリップチップ接続用電極にはんだペーストを塗布した後、前記配線基板をリフローおよび洗浄することで、前記フリップチップ接続用電極に前記はんだを形成する、請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010236213A JP5645592B2 (ja) | 2010-10-21 | 2010-10-21 | 半導体装置の製造方法 |
| US13/274,296 US20120098126A1 (en) | 2010-10-21 | 2011-10-14 | Semiconductor device and manufacturing method therefor |
| US15/375,072 US10037966B2 (en) | 2010-10-21 | 2016-12-09 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010236213A JP5645592B2 (ja) | 2010-10-21 | 2010-10-21 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012089724A JP2012089724A (ja) | 2012-05-10 |
| JP2012089724A5 true JP2012089724A5 (ja) | 2013-09-19 |
| JP5645592B2 JP5645592B2 (ja) | 2014-12-24 |
Family
ID=45972313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010236213A Expired - Fee Related JP5645592B2 (ja) | 2010-10-21 | 2010-10-21 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20120098126A1 (ja) |
| JP (1) | JP5645592B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101881063B1 (ko) * | 2011-12-12 | 2018-07-25 | 삼성전자주식회사 | 범프의 제조 방법 |
| JP5874683B2 (ja) * | 2013-05-16 | 2016-03-02 | ソニー株式会社 | 実装基板の製造方法、および電子機器の製造方法 |
| CN104425287A (zh) * | 2013-08-19 | 2015-03-18 | 讯芯电子科技（中山）有限公司 | 封装结构及制造方法 |
| US9642259B2 (en) * | 2013-10-30 | 2017-05-02 | Qualcomm Incorporated | Embedded bridge structure in a substrate |
| US9355927B2 (en) * | 2013-11-25 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packaging and manufacturing method thereof |
| JP6123738B2 (ja) * | 2014-06-06 | 2017-05-10 | 富士電機株式会社 | 半導体装置 |
| US9847313B2 (en) * | 2015-04-24 | 2017-12-19 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding |
| US9875986B2 (en) * | 2015-10-09 | 2018-01-23 | International Business Machines Corporation | Micro-scrub process for fluxless micro-bump bonding |
| EP3352204A4 (en) * | 2015-11-04 | 2019-03-20 | Lintec Corporation | HARDENABLE RESIN FOIL AND FIRST PROTECTIVE FOIL WRAP |
| TWI607587B (zh) * | 2016-09-13 | 2017-12-01 | 台灣琭旦股份有限公司 | 固晶穩固製程 |
| TWI737312B (zh) * | 2019-04-18 | 2021-08-21 | 台灣積體電路製造股份有限公司 | 回焊裝置以及接合方法 |
| US11404365B2 (en) * | 2019-05-07 | 2022-08-02 | International Business Machines Corporation | Direct attachment of capacitors to flip chip dies |
| US11735575B2 (en) | 2021-05-27 | 2023-08-22 | International Business Machines Corporation | Bonding of bridge to multiple semiconductor chips |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5483374A (en) * | 1977-12-16 | 1979-07-03 | Hitachi Ltd | Chip bonding process |
| JP2555811B2 (ja) * | 1991-09-10 | 1996-11-20 | 富士通株式会社 | 半導体チップのフリップチップ接合方法 |
| JP3194553B2 (ja) * | 1993-08-13 | 2001-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
| US5668058A (en) * | 1995-12-28 | 1997-09-16 | Nec Corporation | Method of producing a flip chip |
| EP0790003B1 (en) * | 1996-02-15 | 2003-01-15 | Puratos N.V. | Process for obtaining improved structure build-up of baked products |
| JP4275806B2 (ja) * | 1999-06-01 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体素子の実装方法 |
| JP2001332575A (ja) * | 2000-05-19 | 2001-11-30 | Sony Corp | フラックス洗浄方法及び半導体装置の製造方法 |
| JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
| TWI228132B (en) * | 2001-09-26 | 2005-02-21 | Nof Corp | Soldering flux composition and solder paste |
| US6838316B2 (en) * | 2002-03-06 | 2005-01-04 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method using ultrasonic flip chip bonding technique |
| DE10348620A1 (de) * | 2003-10-15 | 2005-06-02 | Infineon Technologies Ag | Halbleitermodul mit Gehäusedurchkontakten |
| JP4768343B2 (ja) * | 2005-07-27 | 2011-09-07 | 株式会社デンソー | 半導体素子の実装方法 |
| JP2007227555A (ja) * | 2006-02-22 | 2007-09-06 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8072059B2 (en) * | 2006-04-19 | 2011-12-06 | Stats Chippac, Ltd. | Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die |
| JP4361572B2 (ja) * | 2007-02-28 | 2009-11-11 | 株式会社新川 | ボンディング装置及び方法 |
| JP2008288523A (ja) * | 2007-05-21 | 2008-11-27 | Fujitsu Media Device Kk | 電子部品，及びその製造方法 |
| JP5378078B2 (ja) * | 2009-06-19 | 2013-12-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4901933B2 (ja) * | 2009-09-29 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2011077307A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP5625340B2 (ja) * | 2009-12-07 | 2014-11-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US8288201B2 (en) * | 2010-08-25 | 2012-10-16 | Stats Chippac, Ltd. | Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die |
-
2010
- 2010-10-21 JP JP2010236213A patent/JP5645592B2/ja not_active Expired - Fee Related
-
2011
- 2011-10-14 US US13/274,296 patent/US20120098126A1/en not_active Abandoned
-
2016
- 2016-12-09 US US15/375,072 patent/US10037966B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012089724A5 (ja) | 半導体装置の製造方法 | |
| JP2011009514A5 (ja) | ||
| TWI529883B (zh) | 封裝堆疊結構及其製法暨無核心層式封裝基板及其製法 | |
| JP2011023574A5 (ja) | ||
| JP2012039090A5 (ja) | ||
| JP2010147153A5 (ja) | ||
| TWI456811B (zh) | 在一互連結構中具有僅上側連接之封裝光子建置組塊 | |
| EP2461361A3 (en) | Package substrate unit and method for manufacturing package substrate unit | |
| JP2011114259A5 (ja) | 半導体装置の製造方法 | |
| JP2013526066A5 (ja) | ||
| SG165242A1 (en) | Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure | |
| JP2010147281A5 (ja) | 半導体装置 | |
| JP2009110983A5 (ja) | ||
| JP2011142264A5 (ja) | ||
| JP2013131669A5 (ja) | ||
| EP2866257A3 (en) | Printed circuit board and manufacturing method thereof and semiconductor pacakge using the same | |
| JP2012160500A5 (ja) | ||
| JP2007267113A5 (ja) | ||
| TWI446508B (zh) | 無核心式封裝基板及其製法 | |
| JP2014127706A5 (ja) | 半導体装置の製造方法 | |
| JP2010287710A5 (ja) | 半導体装置の製造方法 | |
| JP2008124077A5 (ja) | ||
| JP2009194189A5 (ja) | ||
| JP2014179569A5 (ja) | ||
| JP2008235555A5 (ja) |