CN102376563A - 平坦化凹槽和形成半导体结构的方法 - Google Patents

平坦化凹槽和形成半导体结构的方法 Download PDF

Info

Publication number
CN102376563A
CN102376563A CN2011102045215A CN201110204521A CN102376563A CN 102376563 A CN102376563 A CN 102376563A CN 2011102045215 A CN2011102045215 A CN 2011102045215A CN 201110204521 A CN201110204521 A CN 201110204521A CN 102376563 A CN102376563 A CN 102376563A
Authority
CN
China
Prior art keywords
mentioned
oxidation rate
groove part
flat
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102045215A
Other languages
English (en)
Other versions
CN102376563B (zh
Inventor
赖朝文
林靖凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102376563A publication Critical patent/CN102376563A/zh
Application granted granted Critical
Publication of CN102376563B publication Critical patent/CN102376563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种平坦化凹槽的方法，首先，提供一基底包括一凹槽部分和一平坦部分，然后，进行一氧化速率改变步骤用来改变凹槽部分的氧化速率，使得凹槽部分的氧化速率与平坦部分的氧化速率不相同，然后，形成两层氧化层分别位于凹槽部分和平坦部分，上述的两层氧化层的厚度不相同，最后，移除氧化层并且于基底上形成一平坦表面。

Description

平坦化凹槽和形成半导体结构的方法
技术领域
本發明涉及一種平坦化凹槽的方法，特别是涉及一種平坦化溝渠側壁上的凹槽的方法。
背景技术
为了要在有限的芯片面积上设置最多的半导体装置，使得生产制造成本能够降低，本领域中的技術人員不断提出多种方法，使得装置的尺寸越来越小且芯片上的装置密度越来越大。一方面，当装置的尺寸缩小时可以得到更快的操作速度，另一方面，当装置的尺寸缩小时还可以降低装置的操作电能消耗。于是，缩小集成电路的布局结构成为本领域技術人員研究的重要课题。
对DRAM來説，为了追求面积更小，将造成电容变小，为了保持讯号正确，在制作技术上，产生两大种类，分别是堆叠式(Stack)及沟槽式(Trench)两种，堆叠式电容的制作方式包括在一牺牲层中形成一沟渠，然后，于沟渠中依序形成一下电极、一介电层和一上电极。然后，移除上述的一牺牲层以形成一堆叠式电容。而沟槽式电容则是将一电容形成在一位于基底中的沟渠内。
不管是堆叠式或是沟槽式电容，其电容值的增加必需要靠增加电容的宽度或高度，因为芯片面积有限，所以电容的宽度无法增加，所以，只能靠增加电容高度来提升电容值。要增加堆叠式或是沟槽式电容的高度，就需增加形成电容的沟渠的深度，当沟渠深度增加的时候，其长宽比(aspect ratio)也会变大。
此外，除了用来制作电容时所用到的沟渠，在半导体装置中，也有其它装置也具有沟渠的形状，为了提升集成程度，这些沟渠的长宽比也需要提升。
但是，长宽比大的沟渠，其侧壁表面在制作过程中容易出现缺陷，例如在侧壁表面上产生凹槽，进而造成装置的性能不佳。
发明内容
因此，本发明提供一平坦化凹槽的方法，其适用于半导体工艺，可将已经形成在表面上的凹槽去除，特别是可以利用在沟渠的侧壁上。
本发明提供一种平坦化凹槽的方法，首先，提供一基底包括一凹槽部分和一平坦部分，然后，进行一氧化速率改变步骤以改变凹槽部分的氧化速率，使凹槽部分的氧化速率与平坦部分的氧化速率不相同，然后，形成两层氧化层分别位于凹槽部分和平坦部分，其中上述的氧化层的厚度不相同以及移除氧化层并且于基底上形成一平坦表面。
本发明提供一种形成半导体结构的方法，首先，提供一基底包括一沟渠，其中沟渠包括一侧壁包括一凹槽部分和一平坦部分，进行一氧化速率改变步骤以改变凹槽部分的氧化速率，使凹槽部分的氧化速率与平坦部分的氧化速率不相同，形成两层氧化层分别位于凹槽部分和平坦部分，其中氧化层的厚度不相同以及移除氧化层并且形成一平坦化的侧壁。
本发明的方法特别适用于在基底上形成有许多沟渠的情况，并且每个沟渠都至少具有一个凹槽部分，这些凹槽部分会使得沟渠和沟渠间的距离很难控制，而本发明的方法可以去除这些凹槽部分，使得沟渠间的距离相同。
附图说明
图1至图5是一种平坦化凹槽的方法的示意图。
图6至图8是一种形成半导体结构的方法。
其中，附图标记说明如下：
10    基底        12    图案化掩模
14    沟渠        16    垂直侧壁
18    凹槽部分    19    弧形表面
20    平坦部分    22    犠牲层
24    主表面      26、  第一氧化层
                       126
28、128  第二氧化层    50    基底
56       水平表面      58    凹槽部分
60       平坦部分      200   平坦化表面
具体实施方式
在集成电路的制作中，常常使用沟渠将装置或电路埋入于半导体基底中，举例来说，堆叠式或是沟槽式电容皆要利用沟渠制作。另外，浅沟渠隔离或是凹入式晶体管的制作过程也是由形成沟渠开始的。在沟渠的形成过程中，在沟渠的侧壁上会形成不被需要的凹槽，而本发明提供了平坦化凹槽的方法。但本发明的方法不限于使用在平坦化沟渠侧壁上的凹槽，也可以使用在任何需要平坦化的半导体基底表面。
图1至图5是一种平坦化凹槽的方法的示意图。首先，提供一基底10其表面覆盖一图案化掩模12，基底10可能是一半导体基底，如硅基底。如图2所示，利用图案化掩模12为掩模，进行一干式蚀刻，蚀刻基底10并且在基底10中形成一沟渠14。然后，去除图案化掩模12。
沟渠14具有一垂直侧壁16，垂直侧壁16可包括一凹槽部分18和一平坦部分20，由于干式蚀刻的特性，会在凹槽部分18内造成一凹槽位于基底10中，因此凹槽本质上具有弧形表面19。如图3所示，形成一犠牲层22填满沟渠14后，进行一氧化速率改变步骤，例如一离子注入工艺，用来改变凹槽部分18内的基底10的氧化速率，并且使得凹槽部分18内的基底10的氧化速率与平坦部分20内的基底10的氧化速率不相同。上述的离子注入工艺是将掺质注入基底10中，而掺质和基底10的一主表面24间具有一预定深度。在凹槽部分18的掺质浓度会高于在平坦部分20的掺质浓度，通常在平坦部分20的掺质浓度是零，也就是只在凹槽部分18注入掺质，但根据不同作法，平坦部分20也可以适量注入掺質。掺质可以是P型掺质或是N型掺质，在本发明中，掺质可以是N型掺质。
根据本发明的优选实施例，位于凹槽部分18内的掺质浓度可以和凹槽部分18的深度相关，上述的深度是指凹槽部分18和主表面24间的距离。举例来说，请参考图3，位在深度D1的凹槽部分18其掺质浓度较位在深度D2的凹槽部分18来得高，而深度D2大于深度D1。在离子注入工艺时，犠牲层22用于防止掺质注入平坦部分20内的基底10，犠牲层22可以是光致抗蚀剂、碳化硅或是其它适合的材料。
在氧化速率改变步骤完成后，如图4所示，利用反应气体(forming gas)，氧化基底10并且用反应气体同时去除犠牲层22，值得注意的是：基底10的氧化速率和其中所含的掺质浓度有关，掺质浓度越高基底10的氧化速率越低，由于凹槽部分18内注入较多掺质，而平坦部分20内注入较少掺质或是甚至没有注入，因此凹槽部分18内的基底10的氧化速率会较平坦部分20的基底10的氧化速率慢。在基底10氧化后，会形成两层氧化层于基底10上，例如一第一氧化层26和一第二氧化层28，分别形成在凹槽部分18和平坦部分20内的基底10上，其中第一氧化层26和一第二氧化层28的厚度不相同，如同上述，因为凹槽部分18的氧化速率较平坦部分20慢，所以造成第一氧化层26的厚度小于第二氧化层28的厚度。第一氧化层26和第二氧化层28可以是氧化硅。根据本发明的优选实施例，当凹槽部分18内的基底10中的掺质浓度，随着凹槽部分18的深度变化时，第一氧化层26则会有不均匀的厚度。
如图5所示，去除第一氧化层26和一第二氧化层28，去除方式可以利用湿蚀刻，此时，沟渠14的垂直侧壁16已经被平坦化，原来的凹槽部分18被移除，并且垂直侧壁16形成一平坦表面。
在平坦化沟渠的垂直侧壁后，一半导体装置例如一电容、一浅沟渠隔离或是一凹入式晶体管可以接续形成在沟渠中，以形成电容作为例子，首先可以形成一下电极于沟渠的垂直侧壁和底部，然后，形成一电容介质层覆盖下电极，再形成一上电极覆盖于电容介质层，然后进行平坦化工藝，使上电极、电容介质层和下电极的上表面与基底的主表面切齐。最后，移除基底，此时一堆叠式电容已经完成。
本发明的另一优选实施例提供了一种形成半导体结构的方法，其可以应用在去除基底的水平表面上的凹槽。图6至图8是一种形成半导体结构的方法。如图6所示，一基底50包括一水平表面56，水平表面56可以包括一凹槽部分58和一平坦部分60，凹槽部分58内有凹槽位于基底50中，此凹槽具有弧形表面，而凹槽部分58可以经由上述的平坦化凹槽的方法来移除，举例来说，可以先利用上述的氧化速率改变步骤，以一图案化的掩模52作是掩模，将掺质注入凹槽部分58，然后进行氧化制程，氧化基底50以形成一第一氧化层126和一第二氧化层128分别位于凹槽部分58和平坦部分60，最后移除第一氧化层126和第两层氧化层128，因此在基底50上形成一平坦化表面200。
本发明利用在基底的部分区域注入掺质，用来改变基底的氧化速率，在凹槽部分注入掺质的掺质浓度比平坦部分注入掺质的掺质浓度高，使得凹槽部分的氧化速率变慢。因此在氧化制程后，位在凹槽部分的氧化层厚度会和位在平坦部分的氧化层厚度不相同。然后，当氧化层皆移除后，基底表面则变得平坦。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种平坦化凹槽的方法，其特征在于包括：
提供一基底包括一凹槽部分和一平坦部分；
进行一氧化速率改变步骤以改变上述的凹槽部分的氧化速率，使得上述凹槽部分的氧化速率与上述平坦部分的氧化速率不相同；
形成两层氧化层分别位于上述凹槽部分和上述平坦部分，其中上述的些氧化层的厚度不相同；以及
去除上述的两层氧化层并且于上述的基底上形成一平坦表面。
2.根据权利要求1所述的平坦化凹槽的方法，其特征在于，上述的凹槽部分包括一弧形表面。
3.根据权利要求1所述的平坦化凹槽的方法，其特征在于，上述的氧化速率改变步骤包括一离子注入工艺。
4.根据权利要求3所述的平坦化凹槽的方法，其特征在于，上述的离子注入工艺包括将离子注入上述的凹槽部分。
5.根据权利要求4所述的平坦化凹槽的方法，其特征在于，在上述的凹槽部分的一离子浓度与上述的凹槽部分的深度有关。
6.根据权利要求1所述的平坦化凹槽的方法，其特征在于，进行上述的氧化速率改变步骤后，上述的凹槽部分的氧化速率小于上述的平坦部分的氧化速率。
7.一种形成半导体结构的方法，其特征在于包括：
提供一基底包括一沟渠，其中上述的沟渠包括一侧壁包括一凹槽部分和一平坦部分；
进行一氧化速率改变步骤以改变上述的凹槽部分的氧化速率，使得上述的凹槽部分的氧化速率与上述的平坦部分的氧化速率不相同；
形成两层氧化层分别位在上述的凹槽部分和上述的平坦部分，其中上述两层氧化层的厚度不相同；以及
移除上述两层氧化层并且形成一平坦化的上述侧壁。
8.根据权利要求7所述的形成半导体结构的方法，其特征在于，另外包括在氧化速率改变步骤前形成一牺牲层填满上述的沟渠。
9.根据权利要求8所述的形成半导体结构的方法，其特征在于，上述的牺牲层包括光致抗蝕劑或碳化硅。
10.根据权利要求8所述的形成半导体结构的方法，其特征在于，在形成上述两层氧化层前，移除上述牺牲层。
CN201110204521.5A 2010-08-06 2011-07-20 平坦化凹槽和形成半导体结构的方法 Active CN102376563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/851,561 US8222163B2 (en) 2010-08-06 2010-08-06 Method of flattening a recess in a substrate and fabricating a semiconductor structure
US12/851,561 2010-08-06

Publications (2)

Publication Number Publication Date
CN102376563A true CN102376563A (zh) 2012-03-14
CN102376563B CN102376563B (zh) 2013-05-08

Family

ID=45556460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110204521.5A Active CN102376563B (zh) 2010-08-06 2011-07-20 平坦化凹槽和形成半导体结构的方法

Country Status (3)

Country Link
US (1) US8222163B2 (zh)
CN (1) CN102376563B (zh)
TW (1) TWI419256B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114465091A (zh) * 2022-01-26 2022-05-10 浙江睿熙科技有限公司 Vcsel芯片的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140099743A (ko) 2013-02-04 2014-08-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111863987A (zh) * 2019-04-28 2020-10-30 东泰高科装备科技有限公司 一种高效剥离的太阳能电池牺牲层及其剥离方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
US6081662A (en) * 1996-05-27 2000-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including trench isolation structure and a method of manufacturing thereof
CN1913120A (zh) * 2005-07-26 2007-02-14 尔必达存储器株式会社 半导体装置的制造方法及半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5942780A (en) * 1996-08-09 1999-08-24 Advanced Micro Devices, Inc. Integrated circuit having, and process providing, different oxide layer thicknesses on a substrate
US6555484B1 (en) * 1997-06-19 2003-04-29 Cypress Semiconductor Corp. Method for controlling the oxidation of implanted silicon
US6074931A (en) * 1998-11-05 2000-06-13 Vanguard International Semiconductor Corporation Process for recess-free planarization of shallow trench isolation
KR20080114358A (ko) * 2007-06-27 2008-12-31 삼성전자주식회사 잉크젯 프린트헤드의 제조방법
TWI413893B (zh) * 2010-06-23 2013-11-01 Anpec Electronics Corp 決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
US6081662A (en) * 1996-05-27 2000-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including trench isolation structure and a method of manufacturing thereof
CN1913120A (zh) * 2005-07-26 2007-02-14 尔必达存储器株式会社 半导体装置的制造方法及半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114465091A (zh) * 2022-01-26 2022-05-10 浙江睿熙科技有限公司 Vcsel芯片的制备方法
CN114465091B (zh) * 2022-01-26 2024-01-23 浙江睿熙科技有限公司 Vcsel芯片的制备方法

Also Published As

Publication number Publication date
US20120034791A1 (en) 2012-02-09
US8222163B2 (en) 2012-07-17
CN102376563B (zh) 2013-05-08
TW201237998A (en) 2012-09-16
TWI419256B (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
KR100983693B1 (ko) 고집적 반도체 장치 내 수직형 트랜지스터의 제조 방법
KR20190122797A (ko) 3차원 메모리 디바이스의 개구 레이아웃
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
JP4567530B2 (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
TWI506768B (zh) 非揮發性記憶體及其製造方法
CN111223811A (zh) 浅沟槽隔离结构及其制作方法
US20150214234A1 (en) Semiconductor device and method for fabricating the same
CN102034755B (zh) 半导体器件及其制造方法
JP4290983B2 (ja) 半導体タイリング構造体及びその製造方法
CN102376563B (zh) 平坦化凹槽和形成半导体结构的方法
KR101035393B1 (ko) 반도체 소자 및 그의 제조 방법
CN103022036A (zh) 单边存取器件及其制造方法
WO2023028825A1 (zh) 一种半导体器件及其制备方法
US8187935B2 (en) Method of forming active region structure
KR101120184B1 (ko) 반도체 소자의 패턴 형성 방법
US20100055865A1 (en) Method of fabricating semiconductor device
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
KR100552845B1 (ko) 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법
CN102222617B (zh) 高密度沟槽式功率半导体结构的制造方法
JP2010272703A (ja) 不揮発性メモリの構造および製造プロセス
KR20040065975A (ko) 반도체장치의 제조방법
CN115116852A (zh) 一种mosfet器件及其制作方法
CN103378009B (zh) 制造金属氧化物半导体存储器的方法
KR100265564B1 (ko) 콘택홀 형성방법
KR100960445B1 (ko) 수직형 반도체 소자 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant