CN115116852A - 一种mosfet器件及其制作方法 - Google Patents
一种mosfet器件及其制作方法 Download PDFInfo
- Publication number
- CN115116852A CN115116852A CN202210772081.1A CN202210772081A CN115116852A CN 115116852 A CN115116852 A CN 115116852A CN 202210772081 A CN202210772081 A CN 202210772081A CN 115116852 A CN115116852 A CN 115116852A
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- silicon substrate
- hard mask
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 142
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 102
- 239000010703 silicon Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000002955 isolation Methods 0.000 claims abstract description 55
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000006227 byproduct Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 24
- 230000000694 effects Effects 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种MOSFET器件及其制作方法，该方法先采用第一刻蚀条件刻蚀硅衬底以得到第一沟槽，然后采用第二刻蚀条件刻蚀硅衬底以得到第二沟槽，第一沟槽的侧壁与硅衬底的法线之间的角度小于第二沟槽的侧壁与硅衬底的法线之间的角度，再采用第三刻蚀条件刻蚀硅衬底以得到隔离沟槽，隔离沟槽在硅衬底中划分得到位于硬掩膜层下方的有源区，有源区包括主体部及上方的帽层，帽层的宽度小于主体部的宽度，主体部的顶部拐角呈圆化拐角，后续栅介质层是通过氧化帽层得到，且在该过程中，有源区主体部的顶部拐角被隔离介质层所保护而不会被消耗，有利于减轻MOSFET器件上的寄生效应，避免出现双峰效应，最终提高MOSFET器件的电性能表现。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及一种MOSFET器件及其制作方法。
背景技术
有源区拐角(AA corner)处的形貌对金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)的电性能十分重要，由于多晶硅紧贴于有源区拐角之上，过为尖锐的拐角会使栅极端提前开启，对应Id-Vg曲线(漏极电流-栅极电压曲线)产生双峰(double-hump)现象，器件的电性能变差。为了提高器件的电性能，在工艺开发中追求更加圆润的拐角，即有源区拐角圆化(AA corner rounding)技术
现有的技术在有源区刻蚀步骤完成有源区拐角圆化的效果，忽略了后续工艺对硅的消耗，未对有源区拐角进行保护，这使得有源区拐角圆化的效果在栅氧化层形成后大打折扣，甚至完全失效。
因此，如何改进有源区拐角圆化工艺，以使后续工艺中有源区拐角能够保持圆角状态，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOSFET器件及其制作方法，用于解决现有技术中因有源区顶部拐角不够圆润导致栅极端提前开启，对应Id-Vg曲线产生双峰现象的问题。
为实现上述目的及其他相关目的，本发明提供一种MOSFET器件的制作方法，包括以下步骤：
提供一硅衬底，依次形成衬垫氧化层、硬掩膜层及光阻层于所述硅衬底上，并图形化所述光阻层；
基于图形化的所述光阻层刻蚀所述硬掩膜层及所述衬垫氧化层以显露所述硅衬底；
以所述硬掩膜层为掩膜并采用第一刻蚀条件刻蚀所述硅衬底以得到第一沟槽，所述第一沟槽自所述硅衬底的顶面往下延伸至第一深度；
以所述硬掩膜层为掩膜并采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底以得到第二沟槽，所述第二沟槽自所述第一沟槽的底面往下延伸至第二深度，所述第一沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度小于所述第二沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度；
以所述硬掩膜层为掩膜并采用第三刻蚀条件刻蚀所述硅衬底以得到隔离沟槽，所述隔离沟槽在所述硅衬底中划分得到位于所述硬掩膜层下方的有源区，所述有源区包括主体部及位于所述主体部上方的帽层，所述帽层的宽度小于所述主体部的宽度，所述主体部的顶部拐角呈圆化拐角；
形成隔离介质层以填充所述隔离沟槽，并减薄所述隔离介质层以显露所述硬掩膜层；
去除所述硬掩膜层及所述衬垫氧化层以显露所述帽层，所述主体部的顶部拐角仍被所述隔离介质层所覆盖；
氧化所述帽层以得到栅介质层。
可选地，所述第一沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度范围是0-10度。
可选地，所述采用第一刻蚀条件刻蚀所述硅衬底以得到第一沟槽的方法包括干法刻蚀，所述采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底以得到第二沟槽的方法包括干法刻蚀。
可选地，所述第一刻蚀条件下的干法刻蚀副产物产生速率小于所述第二刻蚀条件下的干法刻蚀副产物产生速率。
可选地，所述第一刻蚀条件采用的干法刻蚀气体与所述第二刻蚀条件采用的干法刻蚀气体均包括Cl2及O2，且所述第一刻蚀条件中的Cl2占比高于第二刻蚀条件中的Cl2占比。
可选地，所述硬掩膜层包括氮化硅层。
可选地，所述基于图形化的所述光阻层刻蚀所述硬掩膜层包括主刻蚀阶段与过刻蚀阶段；所述主刻蚀阶段采用的刻蚀方法包括干法刻蚀，刻蚀气体包括He、O2、HBr及CF4；所述过刻蚀阶段采用的刻蚀方法包括干法刻蚀，刻蚀气体包括CF4及CH2F2。
可选地，所述栅介质层的厚度范围是110埃-120埃。
可选地，所述隔离介质层包括热氧化法形成的衬垫氧化层与高密度等离子体增强化学气相沉积法形成的主体氧化层。
本发明还提供一种MOSFET器件，所述MOSFET器件是采用如上任意一项所述的MOSFET器件的制作方法制作得到。
如上所述，本发明的MOSFET器件的制作方法先采用第一刻蚀条件刻蚀所述硅衬底以得到第一沟槽，然后采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底以得到第二沟槽，所述第一沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度小于所述第二沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度，再采用第三刻蚀条件刻蚀所述硅衬底以得到隔离沟槽，所述隔离沟槽在所述硅衬底中划分得到位于所述硬掩膜层下方的有源区，所述有源区包括主体部及位于所述主体部上方的帽层，所述帽层的宽度小于所述主体部的宽度，所述主体部的顶部拐角呈圆化拐角，在后续工艺过程中，栅介质层是基于有源区主体部上方的帽层氧化得到，在形成栅介质层的过程中，有源区主体部的顶部拐角被隔离介质层所保护而不会被消耗，有利于减轻MOSFET器件上的寄生效应，避免出现双峰效应，最终提高MOSFET器件的电性能表现。
附图说明
图1显示为一种MOSFET器件的制作过程中依次形成衬垫氧化层、氮化硅硬掩膜层及光阻层于硅衬底上，并图形化光阻层的示意图。
图2显示为一种MOSFET器件的制作过程中基于图形化的光阻层刻蚀氮化硅硬掩膜层及衬垫氧化层以显露硅衬底，并在有源区顶部形成梯形硅肩膀的示意图。
图3显示为一种MOSFET器件的制作过程中刻蚀硅衬底以在硅衬底中形成隔离沟槽的示意图。
图4显示为一种MOSFET器件的制作过程中沉积隔离介质层以填充隔离沟槽，并平坦化隔离介质层的示意图。
图5显示为一种MOSFET器件的制作过程中去除氮化硅硬掩膜层及多余的氧化层直至显露有源区上表面的示意图。
图6显示为一种MOSFET器件的制作过程中在有源区表面氧化生成栅氧化层的示意图。
图7显示为本发明的MOSFET器件的制作方法依次形成衬垫氧化层、硬掩膜层及光阻层于硅衬底上，并图形化光阻层的示意图。
图8显示为本发明的MOSFET器件的制作方法刻蚀硬掩膜层及衬垫氧化层以显露硅衬底的示意图。
图9显示为本发明的MOSFET器件的制作方法采用第一刻蚀条件刻蚀硅衬底以得到第一沟槽的示意图。
图10显示为本发明的MOSFET器件的制作方法采用第二刻蚀条件刻蚀硅衬底以得到第二沟槽的示意图。
图11显示为本发明的MOSFET器件的制作方法采用第三刻蚀条件刻蚀硅衬底以得到隔离沟槽的示意图。
图12显示为本发明的MOSFET器件的制作方法形成隔离介质层以填充隔离沟槽的示意图。
图13显示为本发明的MOSFET器件的制作方法去除硬掩膜层及衬垫氧化层以显露帽层的示意图。
图14显示为本发明的MOSFET器件的制作方法氧化帽层以得到栅介质层的示意图。
元件标号说明
101 硅衬底
102 衬垫氧化层
103 氮化硅硬掩膜层
104 光阻层
105 梯形硅肩膀
106 隔离沟槽
107 隔离介质层
108 栅氧化层
201 硅衬底
202 衬垫氧化层
203 硬掩膜层
204 光阻层
205 第一沟槽
206 第二沟槽
207 隔离沟槽
208 主体部
209 帽层
210 隔离介质层
211 栅介质层
A 第一深度
B 第二深度
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在一种MOSFET器件的制作过程中，包括以下步骤：
如图1所示，提供一硅衬底101，依次形成衬垫氧化层102、氮化硅硬掩膜层103及光阻层104于所述硅衬底101上，并通过曝光、显影等光刻工艺图形化所述光阻层104，图形化后的所述光阻层104遮盖有源区。
如图2所示，基于图形化的所述光阻层104刻蚀所述氮化硅硬掩膜层103及所述衬垫氧化层102以显露所述硅衬底101，并在有源区顶部形成梯形硅肩膀105。
如图3所示，基于刻蚀后的所述氮化硅硬掩膜层103刻蚀所述硅衬底101以在所述硅衬底101中形成隔离沟槽106，其中，所述梯形硅肩膀105在刻蚀过程中转变为倒圆梯形硅肩膀106。
如图4所示，沉积隔离介质层107以填充所述隔离沟槽106，并通过化学机械抛光平坦化所述隔离介质层107。所述隔离介质层107可包括热氧化法形成的衬垫氧化层与高密度等离子体增强化学气相沉积法(HDP-CVD)沉积的主体氧化层。
如图5所示，去除所述氮化硅硬掩膜层103及多余的氧化层直至显露有源区上表面，并进行预清洁，其中，有源区被暴露的硅作为栅氧化层的前体。
如图6所示，在有源区表面氧化生成栅氧化层108。
在上述过程中，当有源区的硅暴露出来后，后续工艺将会消耗硅，主要消耗为栅氧化层的生长，因为硅的消耗，有源区拐角圆化效果变差，有源区拐角逐渐向直角靠拢，容易导致器件失效。本发明对MOSFET器件的制作方法进行改进，补偿有源区刻蚀之后的工艺对硅的消耗，完全保留有源区刻蚀步骤形成的有源区拐角圆化效果。下面通过具体的实施例来说明本发明的改进方案。
实施例一
本实施例提供一种MOSFET器件的制作方法，包括以下步骤：
S1：提供一硅衬底，依次形成衬垫氧化层、硬掩膜层及光阻层于所述硅衬底上，并图形化所述光阻层；
S2：基于图形化的所述光阻层刻蚀所述硬掩膜层及所述衬垫氧化层以显露所述硅衬底；
S3：以所述硬掩膜层为掩膜并采用第一刻蚀条件刻蚀所述硅衬底以得到第一沟槽，所述第一沟槽自所述硅衬底的顶面往下延伸至第一深度；
S4：以所述硬掩膜层为掩膜并采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底以得到第二沟槽，所述第二沟槽自所述第一沟槽的底面往下延伸至第二深度，所述第一沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度小于所述第二沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度；
S5：以所述硬掩膜层为掩膜并采用第三刻蚀条件刻蚀所述硅衬底以得到隔离沟槽，所述隔离沟槽在所述硅衬底中划分得到位于所述硬掩膜层下方的有源区，所述有源区包括主体部及位于所述主体部上方的帽层，所述帽层的宽度小于所述主体部的宽度，所述主体部的顶部拐角呈圆化拐角；
S6：形成隔离介质层以填充所述隔离沟槽，并减薄所述隔离介质层以显露所述硬掩膜层；
S7：去除所述硬掩膜层及所述衬垫氧化层以显露所述帽层，所述主体部的顶部拐角仍被所述隔离介质层所覆盖；
S8：氧化所述帽层以得到栅介质层。
首先请参阅图7，执行所述步骤S1：提供一硅衬底201，依次形成衬垫氧化层202、硬掩膜层203及光阻层204于所述硅衬底201上，并图形化所述光阻层204。
作为示例，所述衬垫氧化层202可通过热氧化或其它合适的方法形成于所述硅衬底201表面。所述硬掩膜层203可包括氮化硅层或其它合适的材料层，可选用化学气相沉积法或其它合适的方法沉积得到。图形化所述光阻层204的方法包括光刻、显影等光刻工艺。
再请参阅图8，执行所述步骤S2：基于图形化的所述光阻层204刻蚀所述硬掩膜层203及所述衬垫氧化层202以显露所述硅衬底201。
作为示例，所述基于图形化的所述光阻层204刻蚀所述硬掩膜层203包括主刻蚀阶段与过刻蚀阶段，所述主刻蚀阶段采用的刻蚀方法包括干法刻蚀，所述过刻蚀阶段采用的刻蚀方法包括干法刻蚀，所述主刻蚀阶段用于刻蚀所述硬掩膜层203直至侦测到刻蚀终点信号，所述过刻蚀阶段用于确保未被所述光阻层204遮挡的所述硬掩膜层203被刻蚀完。
作为示例，对于所述硬掩膜层203选用氮化硅层时，所述主刻蚀阶段采用的刻蚀气体包括He、O2、HBr及CF4，所述过刻蚀阶段采用的刻蚀气体包括CF4及CH2F2。
再请参阅图9，执行所述步骤S3：以所述硬掩膜层203为掩膜并采用第一刻蚀条件刻蚀所述硅衬底201以得到第一沟槽205，所述第一沟槽205自所述硅衬底201的顶面往下延伸至第一深度A。
作为示例，所述第一沟槽205靠近所述硬掩膜层203的一侧的侧壁与所述硅衬底201的法线之间的角度范围是0-10度，即所述第一沟槽205靠近所述硬掩膜层203的一侧的侧壁与所述硅衬底201所在平面垂直或基本垂直。
作为示例，采用第一刻蚀条件刻蚀所述硅衬底201以得到第一沟槽205的方法包括干法刻蚀，干法刻蚀气体包括Cl2及O2。
需要指出的是，第一沟槽205的侧壁的倾斜度可通过调整刻蚀气体比例实现，原理如下：
(1)干法刻蚀过程中会产生大量的副产物(有机物聚合体)，需要边刻蚀边抽离副产物，副产物在有源区边缘处的净沉积速率大于开阔区域(净沉积速率大于0时，净沉积速率＝沉积速率-抽离速率；
(2)在干法刻蚀的过程中可通过调整气体比例增加副产物的产生量来降低刻蚀速率，也可通过调整气体比例降低副产物的产生量来提高刻蚀速率。
(3)当需要形成相对于硅衬底所在平面倾斜的侧壁时(有源区剖面呈梯形形貌)，可控制副产物的产生速度达到一定范围，使得有源区边缘处副产物的沉积速率高于开阔区域副产物的沉积速率，从而导致AA边角处刻蚀速率慢于开阔区域；当需要形成相对于硅衬底所在平面垂直的侧壁时(有源区剖面呈矩形形貌)，需要降低副产物的产生速度，且将有源区边缘的副产物及时被抽离。
本步骤中，通过调整刻蚀气体比例降低副产物的产生速度，且将有源区边缘的副产物及时被抽离，可以使被所述第一沟槽限定的有源区部分的剖面呈矩形形貌，即侧壁垂直或接近垂直。
再请参阅图10，执行所述步骤S4：以所述硬掩膜层203为掩膜并采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底201以得到第二沟槽206，所述第二沟槽206自所述第一沟槽205的底面往下延伸至第二深度B。
具体的，所述第二沟槽206靠近所述硬掩膜层203的一侧的侧壁与所述硅衬底201的法线之间的角度大于所述第一沟槽205靠近所述硬掩膜层203的一侧的侧壁与所述硅衬底201的法线之间的角度，即当由所述第一沟槽205限定的有源区部分的剖面呈矩形形貌或类矩形形貌时，由所述第二沟槽206限定的有源区部分的剖面呈梯形形貌。
作为示例，采用第二刻蚀条件刻蚀所述硅衬底201以得到第二沟槽206的方法包括干法刻蚀，且所述第二刻蚀条件下的干法刻蚀副产物产生速率大于所述第一刻蚀条件下的干法刻蚀副产物产生速率。
作为示例，所述第二刻蚀条件采用的干法刻蚀气体也包括Cl2及O2，且所述第二刻蚀条件中的Cl2占比低于第一刻蚀条件中的Cl2占比。
再请参阅图11，执行所述步骤S5：以所述硬掩膜层为掩膜并采用第三刻蚀条件刻蚀所述硅衬底201以得到隔离沟槽207，所述隔离沟槽207在所述硅衬底201中划分得到位于所述硬掩膜层203下方的有源区，所述有源区包括主体部208及位于所述主体部208上方的帽层209，所述帽层209的宽度小于所述主体部208的宽度，所述主体部208的顶部拐角呈圆化拐角。
具体的，前述步骤中采用第一刻蚀条件刻蚀所述硅衬底201以得到第一沟槽205及采用第二刻蚀条件刻蚀所述硅衬底201以得到第二沟槽206为预刻蚀阶段，本步骤采用第三刻蚀条件刻蚀所述硅衬底201以得到隔离沟槽207为主刻蚀阶段，所述主刻蚀阶段可采用常规形成浅沟槽隔离沟槽的工艺，在该过程中，由所述第二沟槽206限定的剖面呈梯形的有源区部分的侧面被倒圆，最终使得所述主体部208的顶部拐角呈圆化拐角。
再请参阅图12，执行所述步骤S6：形成隔离介质层210以填充所述隔离沟槽207，并减薄所述隔离介质层210以显露所述硬掩膜层203。
作为示例，所述隔离介质层210包括热氧化法形成的衬垫氧化层与高密度等离子体增强化学气相沉积法形成的主体氧化层。
作为示例，减薄所述隔离介质层210的方法包括化学机械抛光。
再请参阅图13，执行所述步骤S7：去除所述硬掩膜层203及所述衬垫氧化层202以显露所述帽层209，所述主体部208的顶部拐角仍被所述隔离介质层210所覆盖。
再请参阅图14，执行所述步骤S8：氧化所述帽层209以得到栅介质层211。
作为示例，所述栅介质层的厚度范围是110埃-120埃或其它所需的厚度。
本实施例的MOSFET器件的制作方法在刻蚀完硬掩膜层后形成隔离沟槽时，对于硅衬底的刻蚀分为预刻蚀阶段与主刻蚀阶段，其中，预刻蚀阶段依次采用了第一刻蚀条件与第二刻蚀条件，在第一刻蚀条件下使用低副产物产生量的气体组合刻蚀一段时间以得到矩形形貌或类矩形形貌的有源区部分，在第二刻蚀条件下使用高副产物产生量的气体组合刻蚀一定时间以得到梯形形貌的有源区部分，最终可以实现在后续工艺过程中对有源区拐角圆化效果的保护，减轻MOSFET器件上寄生效应，从而解决MOSFET电性能的双峰效应，提高MOSFET器件的电性能表现。
实施例二
本实施例提供一种MOSFET器件，该MOSFET器件的有源区顶部拐角呈圆化拐角，且该MOSFET器件是采用实施例一中所述的MOSFET器件的制作方法制作得到。
综上所述，本发明的MOSFET器件的制作方法先采用第一刻蚀条件刻蚀所述硅衬底以得到第一沟槽，然后采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底以得到第二沟槽，所述第一沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度小于所述第二沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度，再采用第三刻蚀条件刻蚀所述硅衬底以得到隔离沟槽，所述隔离沟槽在所述硅衬底中划分得到位于所述硬掩膜层下方的有源区，所述有源区包括主体部及位于所述主体部上方的帽层，所述帽层的宽度小于所述主体部的宽度，所述主体部的顶部拐角呈圆化拐角，在后续工艺过程中，栅介质层是基于有源区主体部上方的帽层氧化得到，在形成栅介质层的过程中，有源区主体部的顶部拐角被隔离介质层所保护而不会被消耗，有利于减轻MOSFET器件上的寄生效应，避免出现双峰效应，最终提高MOSFET器件的电性能表现。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种MOSFET器件的制作方法，其特征在于，包括以下步骤：
提供一硅衬底，依次形成衬垫氧化层、硬掩膜层及光阻层于所述硅衬底上，并图形化所述光阻层；
基于图形化的所述光阻层刻蚀所述硬掩膜层及所述衬垫氧化层以显露所述硅衬底；
以所述硬掩膜层为掩膜并采用第一刻蚀条件刻蚀所述硅衬底以得到第一沟槽，所述第一沟槽自所述硅衬底的顶面往下延伸至第一深度；
以所述硬掩膜层为掩膜并采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底以得到第二沟槽，所述第二沟槽自所述第一沟槽的底面往下延伸至第二深度，所述第一沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度小于所述第二沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度；
以所述硬掩膜层为掩膜并采用第三刻蚀条件刻蚀所述硅衬底以得到隔离沟槽，所述隔离沟槽在所述硅衬底中划分得到位于所述硬掩膜层下方的有源区，所述有源区包括主体部及位于所述主体部上方的帽层，所述帽层的宽度小于所述主体部的宽度，所述主体部的顶部拐角呈圆化拐角；
形成隔离介质层以填充所述隔离沟槽，并减薄所述隔离介质层以显露所述硬掩膜层；
去除所述硬掩膜层及所述衬垫氧化层以显露所述帽层，所述主体部的顶部拐角仍被所述隔离介质层所覆盖；
氧化所述帽层以得到栅介质层。
2.根据权利要求1所述的MOSFET器件的制作方法，其特征在于：所述第一沟槽靠近所述硬掩膜层的一侧的侧壁与所述硅衬底的法线之间的角度范围是0-10度。
3.根据权利要求1所述的MOSFET器件的制作方法，其特征在于：所述采用第一刻蚀条件刻蚀所述硅衬底以得到第一沟槽的方法包括干法刻蚀，所述采用与所述第一刻蚀条件不同的第二刻蚀条件刻蚀所述硅衬底以得到第二沟槽的方法包括干法刻蚀。
4.根据权利要求3所述的MOSFET器件的制作方法，其特征在于：所述第一刻蚀条件下的干法刻蚀副产物产生速率小于所述第二刻蚀条件下的干法刻蚀副产物产生速率。
5.根据权利要求4所述的MOSFET器件的制作方法，其特征在于：所述第一刻蚀条件采用的干法刻蚀气体与所述第二刻蚀条件采用的干法刻蚀气体均包括Cl2及O2，且所述第一刻蚀条件中的Cl2占比高于第二刻蚀条件中的Cl2占比。
6.根据权利要求1所述的MOSFET器件的制作方法，其特征在于：所述硬掩膜层包括氮化硅层。
7.根据权利要求6所述的MOSFET器件的制作方法，其特征在于：所述基于图形化的所述光阻层刻蚀所述硬掩膜层包括主刻蚀阶段与过刻蚀阶段；所述主刻蚀阶段采用的刻蚀方法包括干法刻蚀，刻蚀气体包括He、O2、HBr及CF4；所述过刻蚀阶段采用的刻蚀方法包括干法刻蚀，刻蚀气体包括CF4及CH2F2。
8.根据权利要求1所述的MOSFET器件的制作方法，其特征在于：所述栅介质层的厚度范围是110埃-120埃。
9.根据权利要求1所述的MOSFET器件的制作方法，其特征在于：所述隔离介质层包括热氧化法形成的衬垫氧化层与高密度等离子体增强化学气相沉积法形成的主体氧化层。
10.一种MOSFET器件，其特征在于：所述MOSFET器件是采用如权利要求1-9任意一项所述的MOSFET器件的制作方法制作得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210772081.1A CN115116852A (zh) | 2022-06-30 | 2022-06-30 | 一种mosfet器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210772081.1A CN115116852A (zh) | 2022-06-30 | 2022-06-30 | 一种mosfet器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115116852A true CN115116852A (zh) | 2022-09-27 |
Family
ID=83329499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210772081.1A Pending CN115116852A (zh) | 2022-06-30 | 2022-06-30 | 一种mosfet器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115116852A (zh) |
-
2022
- 2022-06-30 CN CN202210772081.1A patent/CN115116852A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772114B1 (ko) | 반도체 소자의 제조방법 | |
| US8487399B2 (en) | Semiconductor device and method of fabricating the same | |
| CN104008994B (zh) | 半导体装置的制造方法 | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| CN110707040B (zh) | 半导体器件及其形成方法 | |
| CN111370299A (zh) | 半导体结构及其形成方法 | |
| TWI506768B (zh) | 非揮發性記憶體及其製造方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| US7858476B2 (en) | Method for fabricating semiconductor device with recess gate | |
| CN110349852B (zh) | 用于改善finfet效能的栅极裙氧化及其制造方法 | |
| CN114334661B (zh) | 一种沟槽型双层栅功率mosfet及其制造方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN113675143B (zh) | 埋入式字线结构制备方法 | |
| CN115116852A (zh) | 一种mosfet器件及其制作方法 | |
| CN115084051A (zh) | 在igbt芯片上集成温度传感器多晶硅层的方法 | |
| CN110690218B (zh) | 半导体器件及其形成方法 | |
| CN107170685B (zh) | 鳍式晶体管的形成方法 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| CN117529095B (zh) | 半导体结构的制造方法 | |
| US11784087B2 (en) | Semiconductor structure having layers in a trench and method of manufacturing the same | |
| CN112563200B (zh) | 半导体器件及其形成方法 | |
| KR100726147B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
| KR20070062735A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100704472B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
| KR20050079548A (ko) | 반도체 소자의 소자 분리막 및 이의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |