CN114465091B - Vcsel芯片的制备方法 - Google Patents

Abstract

本发明提供了一种VCSEL芯片的制备方法。VCSEL芯片的制备方法包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层的氧化速率；步骤S30：根据预设氧化图形和氧化速率确定氧化沟渠的各个位置的宽度或深度；步骤S40：在预设时间内，在限制层上氧化出氧化图形。本发明解决了现有技术中的VCSEL芯片的偏振设计成本较高的问题。

Description

VCSEL芯片的制备方法

技术领域

本发明涉及芯片制备技术领域，具体而言，涉及一种VCSEL芯片的制备方法。

背景技术

现有VCSEL激光技术加以偏振需要的工艺较为复杂且繁重，实现起来难度较高，且在此种工艺方法中需要对较多的工件进行加工，或者需要较多的工人同时对多个工件进行加工，这样无疑增加了加工成本，增加了加工难度，同时降低了加工效率；由于在操作过程中影响操作精度的条件较多，这种工艺方法难以在加工成本和加工精度之间取得平衡。

发明内容

本发明的主要目的在于提供一种VCSEL芯片的制备方法，以解决现有技术中的VCSEL芯片的偏振设计成本较高的问题。

为了实现上述目的，本发明提供了一种VCSEL芯片的制备方法，包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层的氧化速率；步骤S30：根据预设氧化图形和氧化速率确定氧化沟渠的各个位置的宽度或深度；步骤S40：在预设时间内，在限制层上氧化出氧化图形。

进一步地，步骤S10包括：步骤S11：获取VCSEL芯片的预设偏振方向；步骤S12：根据预设偏振方向确定预设氧化图形。

进一步地，氧化沟渠各个位置的深度相同时，在步骤S20中还包括：步骤S21：预先模拟设置氧化沟渠的宽度，并作为标准宽度；步骤S22：根据标准宽度确定标定氧化速率；其中，氧化沟渠的各个位置的宽度均为标准宽度时，氧化沟渠的各个位置的标定氧化速率相同。

进一步地，标定氧化速率的大小由氧化沟渠的宽度、氧化温度、氧化方式、被氧化的材料中的至少一者确定。

进一步地，步骤S30包括：根据预设氧化图形和氧化沟渠的开设位置确定氧化沟渠的各个位置的氧化距离；根据氧化沟渠的各个位置的氧化距离以及预设时间确定氧化沟渠各个位置的目标氧化速率；根据氧化沟渠各个位置的标定氧化速率以及氧化沟渠各个位置的目标氧化速率的差值，调整氧化沟渠各个位置的宽度。

进一步地，在根据氧化沟渠各个位置的标定氧化速率以及氧化沟渠各个位置的目标氧化速率的差值，调整氧化沟渠各个位置的宽度的过程中，若标定氧化速率等于目标氧化速率，调整氧化沟渠对应位置的宽度为标准宽度；若标定氧化速率大于目标氧化速率，调整氧化沟渠对应位置的宽度小于标准宽度；若标定氧化速率小于目标氧化速率，调整氧化沟渠对应位置的宽度大于标准宽度。

进一步地，氧化沟渠各个位置的宽度相同时，在步骤S20中还包括：步骤S21：预先模拟设置氧化沟渠的深度，并作为标准深度；步骤S22：根据标准深度确定标定氧化速率；其中，氧化沟渠均为标准深度时，氧化沟渠的各个位置的标定氧化速率相同。

进一步地，标定氧化速率的大小由氧化沟渠的深度、氧化温度、氧化方式、被氧化的材料中的至少一者确定。

进一步地，步骤S30包括：根据预设氧化图形和氧化沟渠的开设位置确定氧化沟渠的各个位置的氧化距离；根据氧化沟渠的各个位置的氧化距离以及预设时间确定氧化沟渠各个位置的目标氧化速率；根据氧化沟渠各个位置的标定氧化速率以及氧化沟渠各个位置的目标氧化速率的差值，调整氧化沟渠各个位置的深度。

进一步地，在根据氧化沟渠各个位置的标定氧化速率以及氧化沟渠各个位置的目标氧化速率的差值，调整氧化沟渠各个位置的深度的过程中，若标定氧化速率等于目标氧化速率，调整氧化沟渠对应位置的深度为标准深度；若标定氧化速率大于目标氧化速率，调整氧化沟渠对应位置的深度小于标准深度；若标定氧化速率小于目标氧化速率，调整氧化沟渠对应位置的深度大于标准深度。

应用本发明的技术方案，VCSEL芯片的制备方法包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层的氧化速率；步骤S30：根据预设氧化图形和氧化速率确定氧化沟渠的各个位置的宽度或深度；步骤S40：在预设时间内，在限制层上氧化出氧化图形。

获取VCSEL芯片的预设氧化图形，然后根据预设氧化图形对光罩上的沟渠的宽度或深度进行设计，以使得整个限制层在氧化时，可以在预设时间内得到的图形为需要的氧化图形。以使VCSEL芯片的性质为最终想要的性质。在获取VCSEL芯片的限制层的氧化速率的过程中，不同方向的氧化速率会受到晶格方向的影响，进而导致在相同的宽度或深度下不同方向的氧化速率是不同的。而后续可以通过改变氧化沟渠的宽度或深度来弥补晶格方向上不同的方向的氧化速率的差距，以使得氧化沟渠处在预设时间内对限制层的氧化能够到达预设氧化图形的边缘，进而形成与预设氧化图形相近或者相同的氧化图形。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了本发明的一个可选实施例的VCSEL芯片的制备方法的流程图；

图2示出了传统宽度相同、深度相同的氧化沟渠的示意图；

图3示出了图2中的氧化沟渠下氧化的氧化图形的示意图；

图4示出了本发明的一个可选实施例的宽度不同的氧化沟渠的示意图；

图5示出了图4中的氧化沟渠下氧化的氧化图形的示意图；

图6示出了本发明的另一个可选实施例的深度不同的氧化沟渠的示意图；

图7示出了图6中的氧化沟渠下氧化的氧化图形的示意图。

其中，上述附图包括以下附图标记：

10、限制层；20、氧化沟渠；30、氧化图形。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

需要指出的是，除非另有指明，本申请使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的，或者是针对部件本身在竖直、垂直或重力方向上而言的；同样地，为便于理解和描述，“内、外”是指相对于各部件本身的轮廓的内、外，但上述方位词并不用于限制本发明。

为了解决现有技术中的VCSEL芯片的偏振设计成本较高的问题，本发明提供了一种VCSEL芯片的制备方法。

如图1至图7所示，VCSEL芯片的制备方法包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层10的氧化速率；步骤S30：根据预设氧化图形和氧化速率确定氧化沟渠20的各个位置的宽度或深度；步骤S40：在预设时间内，在限制层10上氧化出氧化图形30。

获取VCSEL芯片的预设氧化图形，然后根据预设氧化图形对光罩上的沟渠的宽度或深度进行设计，以使得整个限制层10在氧化时，可以在预设时间内得到的图形为需要的氧化图形30。以使VCSEL芯片的性质为最终想要的性质。在获取VCSEL芯片的限制层10的氧化速率的过程中，不同方向的氧化速率会受到晶格方向的影响，进而导致在相同的宽度或深度下不同方向的氧化速率是不同的。而后续可以通过改变氧化沟渠20的宽度或深度来弥补晶格方向上不同的方向的氧化速率的差距，以使得氧化沟渠20处在预设时间内对限制层10的氧化能够到达预设氧化图形的边缘，进而形成与预设氧化图形相近或者相同的氧化图形30。

需要说明的是，由于氧化沟渠20的氧化速率受到温度和湿度等的影响，在应用本申请中的制备方法时，需要保证其都是在某一特定范围内温度和湿度下进行的，在氧化的过程中不能改变环境的温度和湿度，以保证本申请中的制备方法的可行性。

具体的，步骤S10包括：步骤S11：获取VCSEL芯片的预设偏振方向；步骤S12：根据预设偏振方向确定预设氧化图形。由于偏振方向是VCSEL芯片的重要的性质，而该性质对VCSEL芯片的作用起到至关重要的作用。而在VCSEL芯片制备的过程中不同的氧化图形30具有不同的偏振方向，而根据偏振方向可以确定出需要氧化出的图形，也就是预设氧化图形。以便于后续对限制层10进行氧化得到具有预设偏振方向的VCSEL芯片。

如图2和图3所示，图2示出了传统的宽度相同、深度相同的氧化沟渠20的示意图，图3示出了在宽度相同、深度相同的氧化沟渠20下氧化的氧化图形30的示意图。由图中可知，在氧化沟渠20的宽度和深度均相同的情况下，能够得到近似圆形的氧化图形30，但此种氧化图形30难以满足需要的偏振状态。

实施例一

在本实施例中，预设氧化图形和氧化沟渠20的位置是确定的，氧化沟渠20各个位置的深度是相同的，这样氧化沟渠20到预设氧化图形的边缘的距离就是确定的，而在预设时间内，就可以得到预设氧化图形。

如图4和图5所示，氧化沟渠20各个位置的深度相同时，在步骤S20中还包括：步骤S21：预先模拟设置氧化沟渠20的宽度，并作为标准宽度；步骤S22：根据标准宽度确定标定氧化速率；其中，氧化沟渠20的各个位置的宽度均为标准宽度时，氧化沟渠20的各个位置的标定氧化速率相同。本申请中的制作方法是一个预先模拟制作的设计方法，根据对不同因素的影响然后对对应的因素作出改变，以达到氧化后的氧化图形30与预设氧化图形相同或相近。而在步骤S21和步骤S22中，先将氧化沟渠20的各个位置的宽度均设置为相同的宽度，也就是标准宽度，然后在标准宽度下，确定标定氧化速率。或者说是实际的氧化速率。

具体的，标定氧化速率的大小由氧化沟渠20的宽度、氧化温度、氧化方式、被氧化的材料中的至少一者确定。在氧化沟渠20各个位置的深度相同时，为了辨别上述条件对标定氧化速率的影响，一般会先将氧化沟渠20的宽度、氧化温度、氧化方式、被氧化的材料进行固定，然后得到各个方向上的标定氧化速率。这样可以确定单一参数对其的影响后，再对其余的参数进行设计。

但是一般情况下，氧化温度、氧化方式、被氧化的材料则不再进行改变。而在这些参数改变时，需要重新做出新的适应于该条件下的氧化沟渠20的改变。或者说本申请中的制作方法是在氧化温度、氧化方式、被氧化的材料确定情况下进行的设计。

具体的，步骤S30包括：根据预设氧化图形和氧化沟渠20的开设位置确定氧化沟渠20的各个位置的氧化距离；根据氧化沟渠20的各个位置的氧化距离以及预设时间确定氧化沟渠20各个位置的目标氧化速率；根据氧化沟渠20各个位置的标定氧化速率以及氧化沟渠20各个位置的目标氧化速率的差值，调整氧化沟渠20各个位置的宽度。由于氧化沟渠20的位置是确定的，氧化沟渠20各个位置的深度是一致的，这样就可以得到氧化沟渠20到预设氧化图形的边缘位置的距离，就是想要氧化沟渠20的氧化距离，根据氧化距离计算氧化沟渠20各个位置的目标氧化速率，根据标定氧化速率和目标氧化速率的差值，来调整氧化沟渠20的各个位置的宽度，进而改变标定氧化速率的大小，以使得标定氧化速率与目标氧化速率相等。

具体的，在根据氧化沟渠20各个位置的标定氧化速率以及氧化沟渠20各个位置的目标氧化速率的差值，调整氧化沟渠20各个位置的宽度的过程中，若标定氧化速率等于目标氧化速率，调整氧化沟渠20对应位置的宽度为标准宽度；若标定氧化速率大于目标氧化速率，调整氧化沟渠20对应位置的宽度小于标准宽度；若标定氧化速率小于目标氧化速率，调整氧化沟渠20对应位置的宽度大于标准宽度。增大氧化沟渠20的宽度，就能够增加该方向上的氧化速率，因此，通过改变对应位置的氧化沟渠20的宽度来调整对应的标定氧化速率，进而使得这样开设氧化沟渠20能够实现氧化出预设氧化形状。

如图4和图5所示，针对不同的偏振方向，在氧化沟渠20各个位置深度相同的情况下，通过设计不同的宽度的氧化沟渠20，使得最终氧化图形30近似椭圆形，而椭圆形的氧化图形30具有偏振方向，这样可以得到所需的具有偏振方向的VCSEL芯片。

实施例二

在本实施例中，预设氧化图形和氧化沟渠20的位置是确定的，氧化沟渠20各个位置的宽度是相同的，这样氧化沟渠20受到不同位置深度的影响导致标定氧化速率不同，若想要在预设时间内氧化沟渠20的各个位置均能够同时氧化到预设氧化图形的位置，就需要将调整氧化沟渠20各个位置的深度。

如图6和图7所示，氧化沟渠20各个位置的宽度相同时，在步骤S20中还包括：步骤S21：预先模拟设置氧化沟渠20的深度，并作为标准深度；步骤S22：根据标准深度确定标定氧化速率；其中，氧化沟渠20均为标准深度时，氧化沟渠20的各个位置的标定氧化速率相同。而在步骤S21和步骤S22中，先将氧化沟渠20各个位置的深度均设置为相同的深度，也就是标准深度，然后在标准深度下，确定标定氧化速率。或者说是实际的氧化速率。

具体的，标定氧化速率的大小由氧化沟渠20的深度、氧化温度、氧化方式、被氧化的材料中的至少一者确定。在氧化沟渠20各个位置的宽度相同时，为了辨别上述条件对标定氧化速率的影响，一般会先将氧化沟渠20的深度、氧化温度、氧化方式、被氧化的材料进行固定，然后得到各个方向上的标定氧化速率。这样可以确定单一参数对其的影响后，再对其余的参数进行设计。

具体的，步骤S30包括：根据预设氧化图形和氧化沟渠20的开设位置确定氧化沟渠20的各个位置的氧化距离；根据氧化沟渠20的各个位置的氧化距离以及预设时间确定氧化沟渠20各个位置的目标氧化速率；根据氧化沟渠20各个位置的标定氧化速率以及氧化沟渠20各个位置的目标氧化速率的差值，调整氧化沟渠20各个位置的深度。由于氧化沟渠20的位置是确定的，氧化沟渠20各个位置的宽度是一致的，这样就可以得到氧化沟渠20到预设氧化图形的边缘位置的距离，就是想要氧化沟渠20的氧化距离，根据氧化距离计算氧化沟渠20各个位置的目标氧化速率，根据标定氧化速率和目标氧化速率的差值，来调整氧化沟渠20的各个位置的深度，进而改变标定氧化速率的大小，以使得标定氧化速率与目标氧化速率相等。

具体的，在根据氧化沟渠20各个位置的标定氧化速率以及氧化沟渠20各个位置的目标氧化速率的差值，调整氧化沟渠20各个位置的深度的过程中，若标定氧化速率等于目标氧化速率，调整氧化沟渠20对应位置的深度为标准深度；若标定氧化速率大于目标氧化速率，调整氧化沟渠20对应位置的深度小于标准深度；若标定氧化速率小于目标氧化速率，调整氧化沟渠20对应位置的深度大于标准深度。增大氧化沟渠20的深度，就能够增加该方向上的氧化速率，因此，通过改变对应位置的氧化沟渠20的深度来调整对应的标定氧化速率，进而使得这样开设氧化沟渠20能够实现氧化出预设氧化形状。

如图6和图7所示，在氧化沟渠20各个位置宽度相同的情况下，同时设计不同的深度的氧化沟渠20，使得最终氧化图形30近似椭圆形，而椭圆形的氧化图形30具有偏振方向，这样可以得到所需的具有偏振方向的VCSEL芯片。如图6所示，图中示出了一个方向上深度较浅、另一个方向上深度较深的氧化沟渠20的示意图。从而在图6中的氧化沟渠20下氧化得到图7中椭圆形的氧化图形30，由图可知，深度越深，氧化速率越快；深度越浅，氧化速率越慢。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

1、该制备方法可应用于各项VCSEL/LD产品。

2、可应用于结构光VCSEL产品，只需更改一道光罩设计，不须更动其它制程，不会增加制作成本。

3、能够随意控制偏振光方向，有效降低成本，实现量产。

显然，上述所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、工作、器件、组件和/或它们的组合。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种VCSEL芯片的制备方法，其特征在于，包括：

步骤S10：获取VCSEL芯片的预设氧化图形；

步骤S20：获取所述VCSEL芯片的限制层(10)的氧化速率；

步骤S30：根据所述预设氧化图形和所述氧化速率确定氧化沟渠(20)的各个位置的宽度或深度；

步骤S40：在预设时间内，在限制层(10)上氧化出氧化图形(30)。

2.根据权利要求1所述的VCSEL芯片的制备方法，其特征在于，所述步骤S10包括：

步骤S11：获取所述VCSEL芯片的预设偏振方向；

步骤S12：根据所述预设偏振方向确定所述预设氧化图形。

3.根据权利要求1所述的VCSEL芯片的制备方法，其特征在于，所述氧化沟渠(20)的各个位置的深度相同时，在所述步骤S20中还包括：

步骤S21：预先模拟设置所述氧化沟渠(20)的宽度，并作为标准宽度；

步骤S22：根据所述标准宽度确定标定氧化速率；

其中，所述氧化沟渠(20)的各个位置的宽度均为标准宽度时，所述氧化沟渠(20)的各个位置的标定氧化速率相同。

4.根据权利要求3所述的VCSEL芯片的制备方法，其特征在于，所述标定氧化速率的大小由所述氧化沟渠(20)的宽度、氧化温度、氧化方式、被氧化的材料中的至少一者确定。

5.根据权利要求3所述的VCSEL芯片的制备方法，其特征在于，所述步骤S30包括：

根据所述预设氧化图形和所述氧化沟渠(20)的开设位置确定所述氧化沟渠(20)的各个位置的氧化距离；

根据所述氧化沟渠(20)的各个位置的氧化距离以及所述预设时间确定所述氧化沟渠(20)的各个位置的目标氧化速率；

根据所述氧化沟渠(20)的各个位置的标定氧化速率以及所述氧化沟渠(20)的各个位置的目标氧化速率的差值，调整所述氧化沟渠(20)的各个位置的宽度。

6.根据权利要求3所述的VCSEL芯片的制备方法，其特征在于，在根据所述氧化沟渠(20)的各个位置的标定氧化速率以及所述氧化沟渠(20)的各个位置的目标氧化速率的差值，调整所述氧化沟渠(20)的各个位置的宽度的过程中，

若所述标定氧化速率等于所述目标氧化速率，调整所述氧化沟渠(20)对应位置的宽度为所述标准宽度；

若所述标定氧化速率大于所述目标氧化速率，调整所述氧化沟渠(20)对应位置的宽度小于所述标准宽度；

若所述标定氧化速率小于所述目标氧化速率，调整所述氧化沟渠(20)对应位置的宽度大于所述标准宽度。

7.根据权利要求1所述的VCSEL芯片的制备方法，其特征在于，所述氧化沟渠(20)的各个位置的宽度相同时，在所述步骤S20中还包括：

步骤S21：预先模拟设置所述氧化沟渠(20)的深度，并作为标准深度；

步骤S22：根据所述标准深度确定标定氧化速率；

其中，所述氧化沟渠(20)均为标准深度时，所述氧化沟渠(20)的各个位置的标定氧化速率相同。

8.根据权利要求7所述的VCSEL芯片的制备方法，其特征在于，所述标定氧化速率的大小由所述氧化沟渠(20)的深度、氧化温度、氧化方式、被氧化的材料中的至少一者确定。

9.根据权利要求7所述的VCSEL芯片的制备方法，其特征在于，所述步骤S30包括：

根据所述预设氧化图形和所述氧化沟渠(20)的开设位置确定所述氧化沟渠(20)的各个位置的氧化距离；

根据所述氧化沟渠(20)的各个位置的氧化距离以及所述预设时间确定所述氧化沟渠(20)的各个位置的目标氧化速率；

根据所述氧化沟渠(20)的各个位置的标定氧化速率以及所述氧化沟渠(20)的各个位置的目标氧化速率的差值，调整所述氧化沟渠(20)的各个位置的深度。

10.根据权利要求7所述的VCSEL芯片的制备方法，其特征在于，在根据所述氧化沟渠(20)的各个位置的标定氧化速率以及所述氧化沟渠(20)的各个位置的目标氧化速率的差值，调整所述氧化沟渠(20)的各个位置的深度的过程中，

若所述标定氧化速率等于所述目标氧化速率，调整所述氧化沟渠(20)对应位置的深度为所述标准深度；

若所述标定氧化速率大于所述目标氧化速率，调整所述氧化沟渠(20)对应位置的深度小于所述标准深度；

若所述标定氧化速率小于所述目标氧化速率，调整所述氧化沟渠(20)对应位置的深度大于所述标准深度。