TWI397087B - Inductance / transformer and its making method - Google Patents

Inductance / transformer and its making method Download PDF

Info

Publication number
TWI397087B
TWI397087B TW097133132A TW97133132A TWI397087B TW I397087 B TWI397087 B TW I397087B TW 097133132 A TW097133132 A TW 097133132A TW 97133132 A TW97133132 A TW 97133132A TW I397087 B TWI397087 B TW I397087B
Authority
TW
Taiwan
Prior art keywords
conductive layer
transformer
inductor
conductive
layer
Prior art date
Application number
TW097133132A
Other languages
English (en)
Other versions
TW200921722A (en
Inventor
Sheng Yow Chen
Kuo Yu Tseng
Original Assignee
Airoha Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airoha Tech Corp filed Critical Airoha Tech Corp
Publication of TW200921722A publication Critical patent/TW200921722A/zh
Application granted granted Critical
Publication of TWI397087B publication Critical patent/TWI397087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

電感/變壓器及其製作方法
本發明有關於一種電感/變壓器的製作方法，主要以一模擬器對電感/變壓器的電感值、品質係數及共振頻率進行模擬。
隨著無線通訊裝置的廣泛使用，使得業界不斷對射頻積體電路(RFIC)的設計及製造進行改進，例如縮小射頻積體電路的面積並提高產品良率等。射頻積體電路內部除了電晶體的使用之外，往往還存在有各種不同的被動元件，尤其以電感為最常使用的被動元件，例如射頻積體電路內部的過濾器(filter)、放大器...等構件都必須使用到電感。
電感本身的品質係數(Q值，quality factor)、電感值及共振頻率皆會對電路的設計及製作造成影響，例如具有高Q值的電感可以提供電路較好的特性，而電感的共振頻率則會對電感值及Q值造成影響。因此當電路上有使用到電感時，設計者必須依照電路的需求而將電感的Q值、電感值及共振頻率限制在一特定的範圍之內。
在傳統上電感真正的Q值、電感值及共振頻率往往是以實際量測的方式取得，例如依照設計者本身的經驗製造大量不同的電感，並對製造的電感進行電性量測及分析，以取得電感實際的Q值、電感值及共振頻率，而後再依據實際量測之電感的Q值、電感值及共振頻率選擇適當的電 感。
透過上述的方式雖然可以取得電感真正的Q值、電感值及共振頻率，但是大量的製作電感並依序進行量測不僅會造成製程時間的增加，同時亦會提高製程的成本。此外，為了使得電感可以提供電路較好的特性，往往會透過電感內金屬層厚度的增加以提高電感的Q值。然而當所需金屬層厚度太大時，則會造成無法以一般邏輯電路的製程方式進行電感的設置。
本發明之主要目的，在於提供一種電感/變壓器的製作方法，主要以模擬器對電感/變壓器的電感值、品質係數及共振頻率進行分析，並合成產生至少一組第一導電層及導電層的面積、導電層數、線寬、圈數或線距，以控制第一導電層及導電層的厚度小於1微米。
本發明之次要目的，在於提供一種電感/變壓器的製作方法，主要是以蒙地卡羅模擬法對實際製作的電感/變壓器進行製程變異統計分析，並以製程變異統計分析的結果對幾何尺寸進行調整以提高製程的良率。
本發明之又一目的，在於提供一種電感/變壓器，其中電感/變壓器之第一導電層及導電層的厚度皆小於1微米，並可以一般邏輯電路的製程完成電感/變壓器的設置。
本發明之又一目的，在於提供一種電感/變壓器，其中電感/變壓器的基底上設置有一遮蔽單元，藉此將可有效降 低基板損失(Substrate loss)。
本發明之又一目的，在於提供一種電感/變壓器，可透過最經濟通用的邏輯電路製程來整合射頻及高密度數位電路並成為系統單晶片(SoC，System on Chip)。
本發明之又一目的，在於提供一種電感/變壓器，可針對半導體製程變異、封裝材料變異及系統級封裝(SiP，System in Package)中電感/變壓器所在的矽晶片上方層疊設有其他矽晶片的情況，進行製程變異分析以產生一製程變異分析的結果。
為達成上述目的，本發明提供一種電感/變壓器的製作方法，電感/變壓器包括有至少一導電層及一第一導電層的層疊，其中電感/變壓器的製作方法包括有以下步驟：輸入電感/變壓器的電感值、品質係數及共振頻率至一模擬器；模擬器對電感/變壓器的電感值、品質係數及共振頻率進行分析，並合成產生至少一組第一導電層及導電層的面積、導電層數、線寬、圈數或線距；依據合成產生的面積、導電層數、線寬、圈數或線距，製作電感/變壓器；以一蒙地卡羅模擬法對製作的電感/變壓器進行製程變異統計分析，並產生一製程變異統計分析的結果；及依據製程變異統計分析的結果，調整製程中第一導電層及導電層的面積、導電層數、線寬、圈數或線距。
此外，本發明尚提供一種電感/變壓器，主要包括有：一基板；至少一導電層，設置於基板上；及一第一導電層，以層疊方式設置在導電層上，且導電層及第一導電層的厚 度皆小於1微米。
請參閱第1A圖、第1B圖及第2圖，分別為本發明電感/變壓器一較佳實施例之剖面圖、俯視圖及製作流程圖。如圖所示，本發明所述之電感/變壓器10包括有一基板11、至少一導電層13及一第一導電層15，其中導電層13設置於基板11上，而第一導電層15則以層疊方式設置在導電層13上，且導電層13及第一導電層15的厚度(H1/H2)皆小於1微米(μm)。
導電層13與第一導電層15之間設置有一介電層14，當導電層13的數量為複數個時，在相鄰的導電層13之間亦設置有介電層14，例如導電層13包括有第二導電層131、第三導電層133及第四導電層135，並於各個導電層131/133/135之間設置有介電層14。在實際應用時導電層13可與第一導電層15電性連接，而各個導電層13亦可進行電性連接，例如導電層13可與第一導電層15以串聯或並聯的方式進行連接，當然各個導電層13之間亦可以串聯或並聯方式連接。
在進行電感/變壓器10的製作時，使用者可以對電感/變壓器10之第一導電層15及導電層13的相關條件進行改變，以取得電路需要之電感/變壓器10的電感值、品質係數(Q值，quality factor)及共振頻率FSR 。在本發明實施例中主要是控制導電層13及第一導電層15的面積大小(X,Y)、導 電層數(L)、寬度(W)、圈數(T)及/或線距(S)，使得電感/變壓器10之電感值、Q值及共振頻率FSR 落在預設的範圍當中，其中導電層數(L)為導電層13及第一導電層15數量的總合。
在實際應用時使用者可依據電路的需要選擇電感/變壓器10的電感值、Q值及共振頻率FSR ，並將電感/變壓器10的電感值、Q值及共振頻率FSR 輸入一模擬器，例如模擬器包括有一軟體程式，並將電感值、Q值及共振頻率FSR 輸入該軟體程式中，如步驟21所示。
模擬器將會對輸入的電感值、Q值及共振頻率FSR 進行分析，並合成(synthesis)產生至少一組導電層13及第一導電層15的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)，如步驟23所示。在完成步驟23之後，使用者便可以依據合成產生的導電層13及第一導電層15的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)，進行電感/變壓器10的製作，例如以上述的條件設置導電層13及第一導電層15，如步驟25所示。
藉由上述的的方法將可以選擇適當的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)，完成電感/變壓器10的設置，並控制導電層13及第一導電層15的厚度小於1微米。例如使得第二導電層131的厚度H2及第一導電層15的厚度H1皆小於1微米，藉此將可以透過一般邏輯電路通用的薄金屬半導體製程完成高Q值以及高電感值的電感/變壓器10的設置，當然亦可使得第一導電層15厚度 略大於其他導電層13厚度，例如第一導電層15的厚度H1略大於第二導電層131的厚度H2。
在進行電感/變壓器10的設置時，可搭配蒙地卡羅模擬法(Monte－Carlo simulation)對實際製作的電感/變壓器10進行製程變異統計分析，例如以蒙地卡羅模擬法對電感/變壓器10的電感值、Q值及共振頻率FSR 進行製程變異統計分析，並產生一製程變異統計分析的結果，以得知實際製作之電感/變壓器10的電感值、Q值及共振頻率FSR 的分布情形，如步驟27所示。
在取得電感/變壓器10之製程變異統計分析的結果後，可進一步對電感/變壓器10的製程條件進行調整，例如由電感值、Q值及共振頻率FSR 的分布情形，對製程中導電層13及第一導電層15的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)進行調整，以提高電感/變壓器10的製程良率，如步驟29所示。
使用者將所需之電感/變壓器10的電感值、Q值及共振頻率FSR 輸入模擬器後，模擬器可依據輸入的參數產生複數組導電層13及第一導電層15的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)，而使用者可從中選擇一組可與電路相互搭配的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)。
本發明所述之模擬器包括有一軟體程式及一資料庫(Database)，例如建立大量的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)與電感值、Q值及共振頻率FSR 之間的關係，以形成完整的資料庫，並透過軟體程式將使用者所輸入的條件與資料庫進行比對，藉此找出相符合的面積(X,Y)、導電層數(L)、線寬(W)、圈數(T)及/或線距(S)。當然在實際應用時，資料庫亦可包括有上述製程變異統計分析的結果，藉此將更有利提高使用上的便利性。
請參閱第3圖，為本發明電感/變壓器又一實施例之剖面圖。如圖所示，電感/變壓器30包括有一基板31、導電層13及第一導電層15，且導電層13及第一導電層15的厚度(H1/H2)皆小於1微米，其中基板31上設置有一遮蔽單元(Floating Pattern Shield)37，藉此將可降低基板損失(Substrate Loss)並有利於提高電感/變壓器30的Q值。
遮蔽單元37的設置主要是在基板31表面形成一圖案化的結構，使得基板31表面被區分為複數個不連續的區塊，藉此將可降低基板31上形成的渦電流(Eddy Current)，並減小電感/變壓器30的能量損失(Energy Loss)，而有利於Q值的提高。
遮蔽單元37可以是任意的幾何形狀，在本發明一實施例中遮蔽單元37包括有複數個隔離溝渠(trench isolation)371及/或p/n介面(floating p/n junction)，如第4圖所示，例如在P井區373及N井區375之間設置隔離溝渠371，其中P井區373亦可以是P＋；N井區375亦可以是N＋或N深井區；而隔離溝渠371則可以是氧化矽(silicon dioxide)。在另一實施例中遮蔽單元37則包括有複數個金屬區塊(floating metal poles)377，如第5圖所示，藉此基板31 上所產生的渦電流將會集中在金屬區塊377上，以降低渦電流的路徑及影響。
請參閱第6圖及第7圖，分別為本發明電感/變壓器又一實施例之構造示意圖。電感/變壓器40包括有一第一導電層45及至少一導電層43，且第一導電層45與導電層43的形狀相近，例如導電層43包括有一第二導電層431、一第三導電層433及一第四導電層435，且第一導電層45、第二導電層431、第三導電層433及第四導電層435的厚度皆小於1微米，並可以對第一導電層45、第二導電層431、第三導電層433及第四導電層435之間的連接關係進行改變，以調整電感/變壓器40的特性。
例如第一導電層45與第二導電層431並聯，並形成一第一導電區塊42，而第三導電層433與第四導電層435並聯，並形成一第二導電區塊44，且第一導電區塊42串聯第二導電區塊44，如第6圖所示。當然亦可使得第一導電層45、第二導電層431、第三導電層433及第四導電層435串聯，如第7圖所示。
以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧電感/變壓器
11‧‧‧基板
13‧‧‧導電層
131‧‧‧第二導電層
133‧‧‧第三導電層
135‧‧‧第四導電層
14‧‧‧介電層
15‧‧‧第一導電層
30‧‧‧電感/變壓器
31‧‧‧基板
37‧‧‧遮蔽單元
371‧‧‧隔離溝渠
373‧‧‧P井區
375‧‧‧N井區
377‧‧‧金屬區塊
40‧‧‧電感/變壓器
42‧‧‧第一導電區塊
43‧‧‧導電層
431‧‧‧第二導電層
433‧‧‧第三導電層
435‧‧‧第四導電層
44‧‧‧第二導電區塊
45‧‧‧第一導電層
第1A圖及第1B圖：分別為本發明電感/變壓器一較佳實 施例之剖面圖及俯視圖。
第2圖：為本發明電感/變壓器一較佳實施例之製作流程圖。
第3圖：為本發明電感/變壓器又一實施例之剖面圖。
第4圖：為本發明電感/變壓器之遮蔽單元的俯視圖。
第5圖：為本發明電感/變壓器之遮蔽單元的俯視圖。
第6圖：為本發明電感/變壓器又一實施例之構造示意圖。
第7圖：為本發明電感/變壓器又一實施例之構造示意圖。

Claims (33)

  1. 一種電感/變壓器的製作方法，該電感/變壓器包括有至少一導電層及一第一導電層的層疊，其中該電感/變壓器的製作方法包括有以下步驟：輸入該電感/變壓器的電感值、品質係數及共振頻率至一模擬器；該模擬器對該電感/變壓器的電感值、品質係數及共振頻率進行分析，並合成產生至少一組該第一導電層及該導電層的面積、導電層數、線寬、圈數或線距；依據合成產生的面積、導電層數、線寬、圈數或線距製作該電感/變壓器；以一蒙地卡羅模擬法對製作的電感/變壓器進行製程變異統計分析，並產生一製程變異統計分析的結果；及依據該製程變異統計分析的結果，調整製程中第一導電層及導電層的面積、導電層數、線寬、圈數或線距。
  2. 如申請專利範圍第1項所述之製作方法，包括有以下步驟：以該蒙地卡羅模擬法進行製程變異統計分析，並取得該電感/變壓器之電感值、品質係數及共振頻率的分布。
  3. 如申請專利範圍第2項所述之製作方法，包括有以下步驟：以該電感/變壓器之電感值、品質係數及共振頻率的分 布，對製程中第一導電層及導電層的面積、導電層數、線寬、圈數或線距進行調整。
  4. 如申請專利範圍第1項所述之製作方法，其中該模擬器包括有一軟體程式及一資料庫。
  5. 如申請專利範圍第4項所述之製作方法，其中該資料庫包括該製程變異統計分析的結果。
  6. 如申請專利範圍第1項所述之製作方法，其中該模擬器推算出複數組該第一導電層及該導電層的面積、導電層數、線寬、圈數或線距。
  7. 如申請專利範圍第1項所述之製作方法，其中該第一導電層及該導電層的厚度皆小於1微米。
  8. 一種如申請專利範圍第1項之製作方法所製造的電感，主要包括有：一基板；至少一導電層，設置於該基板上；及一第一導電層，以層疊方式設置在該導電層上，且該導電層及該第一導電層的厚度皆小於1微米。
  9. 如申請專利範圍第8項所述之電感，其中該導電層及該第一導電層之間設置有一介電層。
  10. 如申請專利範圍第9項所述之電感，其中該導電層與該第一導電層電性連接。
  11. 如申請專利範圍第8項所述之電感，其中該導電層的數目為複數個，且相鄰的導電層之間設置有一介電層。
  12. 如申請專利範圍第11項所述之電感，其中各個導電層 電性連接。
  13. 如申請專利範圍第8項所述之電感，其中該第一導電層及該導電層具有相近的形狀。
  14. 如申請專利範圍第8項所述之電感，其中該基板上設置有一遮蔽單元。
  15. 如申請專利範圍第14項所述之電感，其中該遮蔽單元包括有複數個金屬區塊或複數個隔離溝渠。
  16. 如申請專利範圍第15項所述之電感，其中該遮蔽單元包括有N+、P+、N井區、P井區或N深井區所。
  17. 如申請專利範圍第8項所述之電感，其中該導電層包括有一第二導電層、一第三導電層及一第四導電層。
  18. 如申請專利範圍第17項所述之電感，其中該第一導電層與該第二導電層並聯，並形成一第一導電區塊；而該第三導電層與該第四導電層並聯，並形成一第二導電區塊，且該第一導電區塊串聯該第二導電區塊。
  19. 如申請專利範圍第17項所述之電感，其中該第一導電層串聯該第二導電層、該第三導電層及該第四導電層。
  20. 如申請專利範圍第8項所述之電感，其中該第一導電層的厚度略大於該導電層的厚度。
  21. 一種如申請專利範圍第1項之製作方法所製造的變壓器，主要包括有：一基板；至少一導電層，設置於該基板上；及一第一導電層，以層疊方式設置在該導電層上，且該導電層及該第一導電層的厚度皆小於1微米。
  22. 如申請專利範圍第21項所述之變壓器，其中該導電層及該第一導電層之間設置有一介電層。
  23. 如申請專利範圍第22項所述之變壓器，其中該導電層與該第一導電層電性連接。
  24. 如申請專利範圍第21項所述之變壓器，其中該導電層的數目為複數個，且相鄰的導電層之間設置有一介電層。
  25. 如申請專利範圍第24項所述之變壓器，其中各個導電層電性連接。
  26. 如申請專利範圍第21項所述之變壓器，其中該第一導電層及該導電層具有相近的形狀。
  27. 如申請專利範圍第21項所述之變壓器，其中該基板上設置有一遮蔽單元。
  28. 如申請專利範圍第27項所述之變壓器，其中該遮蔽單元包括有複數個金屬區塊或複數個隔離溝渠。
  29. 如申請專利範圍第28項所述之變壓器，其中該遮蔽單元包括有N+、P+、N井區、P井區或N深井區所。
  30. 如申請專利範圍第21項所述之變壓器，其中該導電層包括有一第二導電層、一第三導電層及一第四導電層。
  31. 如申請專利範圍第30項所述之變壓器，其中該第一導電層與該第二導電層並聯，並形成一第一導電區塊；而該第三導電層與該第四導電層並聯，並形成一第二導電區塊，且該第一導電區塊串聯該第二導電區塊。
  32. 如申請專利範圍第30項所述之變壓器，其中該第一導電層串聯該第二導電層、該第三導電層及該第四導電層。
  33. 如申請專利範圍第21項所述之變壓器，其中該第一導 電層的厚度略大於該導電層的厚度。
TW097133132A 2007-11-05 2008-08-29 Inductance / transformer and its making method TWI397087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US98546607P 2007-11-05 2007-11-05

Publications (2)

Publication Number Publication Date
TW200921722A TW200921722A (en) 2009-05-16
TWI397087B true TWI397087B (zh) 2013-05-21

Family

ID=40587531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133132A TWI397087B (zh) 2007-11-05 2008-08-29 Inductance / transformer and its making method

Country Status (3)

Country Link
US (1) US8050790B2 (zh)
CN (1) CN101452761B (zh)
TW (1) TWI397087B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890156B2 (ja) * 2011-11-24 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
US20130214890A1 (en) * 2012-02-20 2013-08-22 Futurewei Technologies, Inc. High Current, Low Equivalent Series Resistance Printed Circuit Board Coil for Power Transfer Application
CN102930973B (zh) * 2012-09-05 2015-08-19 广东岭先技术投资企业（有限合伙） 制造变压器铁芯片模、片料的方法和片模、片料
KR20140094324A (ko) * 2013-01-22 2014-07-30 삼성전기주식회사 공통모드필터 및 이의 제조방법
CN112752401B (zh) * 2019-10-29 2023-12-12 汕头凯星印制板有限公司 一种印制电路板式多点可变电感线圈及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526575A (en) * 1967-08-02 1970-09-01 Willard H Bennett Production and utilization of high density plasma
JPH10135040A (ja) * 1996-10-29 1998-05-22 Fuji Electric Co Ltd 薄膜磁気素子およびその製造方法
CN1536590A (zh) * 2003-04-04 2004-10-13 矽统科技股份有限公司 具有嵌埋于基底中的屏蔽图案的高品质因子电感器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141562B2 (ja) * 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
CN101142638A (zh) * 2005-08-04 2008-03-12 加利福尼亚大学董事 交错式三维芯片上差动电感器和变压器
KR100881676B1 (ko) * 2005-10-03 2009-02-06 가부시키가이샤 무라타 세이사쿠쇼 적층 코일

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526575A (en) * 1967-08-02 1970-09-01 Willard H Bennett Production and utilization of high density plasma
JPH10135040A (ja) * 1996-10-29 1998-05-22 Fuji Electric Co Ltd 薄膜磁気素子およびその製造方法
CN1536590A (zh) * 2003-04-04 2004-10-13 矽统科技股份有限公司 具有嵌埋于基底中的屏蔽图案的高品质因子电感器件

Also Published As

Publication number Publication date
TW200921722A (en) 2009-05-16
CN101452761A (zh) 2009-06-10
CN101452761B (zh) 2011-11-16
US8050790B2 (en) 2011-11-01
US20090115560A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI397087B (zh) Inductance / transformer and its making method
CN103559368B (zh) 化学机械抛光模拟方法及其去除率计算方法
CN102799060A (zh) 虚设图案以及形成虚设图案的方法
Kim et al. High-Q 3D RF solenoid inductors in glass
CN106206553A (zh) 一种基于硅通孔阵列的三维螺旋电感器
CN106444365A (zh) 晶圆刻蚀的控制方法及晶圆制造方法
CN102411659B (zh) 硅片通孔等效电路模型及模型参数提取方法
US9691720B2 (en) Multi-layer ground shield structure of interconnected elements
Bontzios et al. Prospects of 3D inductors on through silicon vias processes for 3D ICs
Wang et al. A compact sixth-order common-mode noise suppression filter based on 3-D integration technology
CN101315647B (zh) 优化硅片中芯片布局的方法和装置
CN106650014A (zh) 一种微波集成lc滤波器模型的设计方法
Kim et al. Recent advances in TSV inductors for 3D IC technology
Hsu Implementation of high-coupling and broadband transformer in RFCMOS technology
KR100676606B1 (ko) Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법
CN105583718B (zh) 一种化学机械研磨方法
CN103050421A (zh) 刻蚀控制方法
US8922309B1 (en) Devices and methods for tuning an inductor
US8796813B2 (en) Method for controlling electrical property of passive device during fabrication of integrated component and related integrated component
Pudari et al. Fractal Geometry-Based On-Chip Inductors for High-Frequency Applications: A Review
Aluigi et al. Automatic design and 3D electromagnetic simulation of sub-nH spiral inductors
CN102402137B (zh) 孔的光刻方法
Li et al. A deep-learning approach for wideband design of 3d tsv-based inductors
Li et al. The development of differential inductors using double air-bridge structure based on integrated passive device technology
CN117077609A (zh) 一种改进的集成无源器件（ipd）仿真建模方法