CN102402137B - 孔的光刻方法 - Google Patents
孔的光刻方法 Download PDFInfo
- Publication number
- CN102402137B CN102402137B CN201010286558.2A CN201010286558A CN102402137B CN 102402137 B CN102402137 B CN 102402137B CN 201010286558 A CN201010286558 A CN 201010286558A CN 102402137 B CN102402137 B CN 102402137B
- Authority
- CN
- China
- Prior art keywords
- soft baking
- hole
- technological parameter
- wafer
- soft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实施例公开了一种孔的光刻方法,包括:获取多余孔的有无与光刻胶软烘工艺参数之间的第一对应关系;根据所述第一对应关系,选择无多余孔的软烘工艺参数,对产品晶片进行软烘烤;对所述产品晶片进行曝光,以在光刻胶层上形成所述孔的图案。本发明实施例中,发明人研究发现,多余孔效应与光刻胶软烘工艺参数之间的关系,使得通过控制光刻过程中的软烘工艺参数,即可消除多余孔效应。由于软烘工艺参数的调整和控制,在产品生产过程中是比较容易实现的,较现有技术要简单很多且效率很高。同时,由于软烘工艺参数的调整与曝光过程无直接关系,因此本实施例的方法受曝光条件的限制很少,适用范围较广。
Description
技术领域
本发明涉及半导体制造技术领域,更具体地说,涉及一种孔的光刻方法。
背景技术
随着超大规模集成电路(ULSI,Ultra Large Scale Integration)的飞速发展,集成电路制造工艺变得越来越复杂和精细。在0.13um节点以下的工艺流程中,孔的光刻一般都是采用248UV光源曝光的,但是,在特定的间距下对不对称性孔的进行曝光时,经常在孔与孔之见出现多余的孔,这种现象叫做多余孔效应,即side-lobe效应,如图1所示,图中标号1所示部分即为产生的多余孔,形成的多余孔使得在进行后续的腐蚀工艺时,导致光刻胶不够挡,出现过腐蚀的现象,使最终的半导体器件的电性降低。
现有技术中通常采用在孔的光刻工艺中,调整曝光机透镜的NA(即数值孔径)和Sigma来减少或消除多余孔效应,这个调整过程为NA和Sigma的优化,主要过程为,先确定没有多余孔效应时,产品对应的NA和Sigma的极大值和极小值,然后在极大值和极小值之间再选出使process window(工艺窗口)范围最大的NA和Sigma值,将该NA和Sigma值作为量产的NA和Sigma的工艺参数。
但是,在实际操作过程中,NA和Sigma的优化过程非常繁琐,没有多余孔效应时,产品对应的NA和Sigma的极大值和极小值很难确定,也没有一定的规律可循,而且,对于固定的曝光机型号来说,在硬件上,不能实现NA和Sigma的无穷大和无穷小,即透镜的NA和Sigma的变化量是非常有限的。而且,又由于不同密度图形的光学衍射和散射效应不同,因此曝光机透镜的NA和Sigma的变化也不一样,因此,针对不同密度的图形,还需进行不同的NA和Sigma的优化过程,对于0.13节点以下孔层次的光刻的影响尤其明显。由于0.13节点以下的孔层次的光刻多是采用OPC(光学邻近效应矫正)方法将设计图形数据进行处理后制作掩膜版,通常情况下,一个OPC模型对应一个光刻的曝光模式,即NA和Sigma值,如果光刻的NA和Sigma发生变化,就必须重建OPC模型,这样就会大大延长孔层次光刻工艺的周期。
总之,现有技术中消除多余孔效应的方法操作过程复杂,且不易实现。
发明内容
本发明实施例提供一种孔的光刻方法,能够简单、高效的调整工艺参数以避免多余孔效应。
为实现上述目的,本发明实施例提供了如下技术方案:
一种孔的光刻方法,包括:
获取多余孔的有无与光刻胶软烘工艺参数之间的第一对应关系;
根据所述第一对应关系,选择无多余孔的软烘工艺参数,对产品晶片进行软烘烤;
对所述产品晶片进行曝光,以在光刻胶层上形成孔的图案。
优选的,所述第一对应关系的创建过程包括:
提供至少一个试验晶片,所述试验晶片上具有光刻胶层;
采用多组软烘工艺参数对所述试验晶片进行软烘烤;
对所述试验晶片进行曝光、显影以形成孔的图案;
检测并记录所述试验晶片中是否存在多余孔及其对应的软烘工艺参数,完成所述第一对应关系的创建。
优选的,所述软烘工艺参数包括:软烘温度和软烘时间。
优选的,所述软烘烤的温度为72℃以上,且107℃以下,所述软烘烤的时间为50s以上,且110s以下。
优选的,所述软烘烤的温度为85℃以上,且105℃以下,所述软烘烤的时间为80s以上,且110s以下。
优选的,对所述产品晶片进行软烘烤之前,还包括:
获取所述孔的关键尺寸CD与光刻胶软烘工艺参数之间的第二对应关系;
根据所述第一对应关系和所述第二对应关系,选择无多余孔且满足所述孔的CD要求的软烘工艺参数。
优选的,所述第二对应关系的创建过程包括:
提供至少一个试验晶片,所述试验晶片上具有光刻胶层;
采用多组软烘工艺参数对所述试验晶片进行软烘烤;
对所述试验晶片进行曝光、显影以形成所述孔的图案;
检测所述试验晶片中所述孔的CD,将所述孔的CD的误差在制造工艺允许的误差范围内的软烘工艺参数作为待选参数,完成所述第二关系的创建。
优选的,选择软烘工艺参数的过程还包括:结合制造过程中的曝光工艺参数和孔的CD的工艺范围,将试验晶片中孔的CD的工艺范围最大的软烘工艺参数,确定为产品晶片的软烘工艺参数。
优选的,所述曝光工艺参数包括曝光能量。
优选的,该方法还包括:
对曝光后的产品晶片进行烘焙、显影,以在所述产品晶片上形成所述孔的图案;
对显影后的产品晶片进行坚膜烘焙,挥发掉所述产品晶片上存留的光刻胶溶剂;
对坚膜烘焙后的产品晶片进行显影后检查,以保证所述产品晶片上所述孔的图案的质量。
与现有技术相比,上述技术方案具有以下优点:
本发明实施例中,发明人研究发现,多余孔效应与光刻胶软烘工艺参数之间的关系,使得通过控制光刻过程中的软烘工艺参数,即可消除多余孔效应。由于软烘工艺参数的调整和控制,在产品生产过程中是比较容易实现的,较现有技术中调整曝光机透镜的NA和Sigma的过程要简单很多,并且效率很高。
同时,由于软烘工艺参数的调整与曝光过程无直接关系,因此本实施例的方法受曝光条件的限制很少,即对曝光机透镜的NA和Sigma的限制很少,因此,本实施例的适用范围较广。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为产生多余孔效应时的图片;
图2为本发明实施例一公开的孔的光刻方法的流程图;
图3为本发明实施例一公开的第一对应关系的创建过程的流程图;
图4为理论上的PAG的敏感度与软烘温度和时间的对应关系曲线;
图5为采用现有技术的方法消除多余孔效应的过程的实验结果;
图6为采用本发明实施例公开的方法消除多余孔效应的实验结果;
图7为本发明实施例二公开的孔的光刻方法的流程图;
图8为本发明实施例二公开的第二对应关系的创建过程的流程图;
图9为软烘工艺参数为90℃90s时,不同试验晶片的工艺窗口的显示情况;
图10为软烘工艺参数为105℃90s时,不同试验晶片的工艺窗口的显示情况。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述,采用优化NA和Sigma的方法消除多余孔效应,存在优化过程繁琐且无规律可循的缺点,并且固定的曝光机型的透镜NA和Sigma的可调范围也是非常有限的,发明人研究发现,在光刻工艺中,通过控制旋转涂胶后软烘烤(即Soft Bake)的温度和时间,可以减少多余孔效应。
实施例一
基于上述原因,本发明实施例一提供的孔的光刻方法的流程图如2所示,包括以下步骤:
步骤S101:获取多余孔的有无与光刻胶软烘工艺参数之间的第一对应关系,所述软烘工艺参数包括软烘温度和软烘时间;
步骤S102:根据所述第一对应关系,选择无多余孔的软烘工艺参数,对产品晶片进行软烘烤;
步骤S103:对所述产品晶片进行曝光,以在光刻胶层上形成所述孔的图案。
在光刻胶层上形成所述孔的图案之后,该方法还包括:
步骤S104:对曝光后的产品晶片进行烘焙、显影,以在所述产品晶片上形成所述孔的图案;
步骤S105:对显影后的产品晶片进行坚膜烘焙,挥发掉所述产品晶片上存留的光刻胶溶剂;
步骤S106:对坚膜烘焙后的产品晶片进行显影后检查,以保证所述产品晶片上所述孔的图案的质量。
发明人研究发现软烘工艺参数和多余孔效应的有无之间存在一定的对应关系,由于软烘烤能够将光刻胶中的溶剂含量降低,并且能够减小光刻胶的厚度,而光刻胶中溶剂的含量和光刻胶的厚度在一定程度上会影响光刻胶曝光和显影的结果,因此通过调整软烘烤的温度和时间,进而可以影响多余孔效应的有无。
其中,本实施例中的多余孔的有无与光刻胶软烘工艺参数之间的第一对应关系的创建过程如图3所示,包括以下步骤:
步骤S201:提供至少一个试验晶片,所述试验晶片上具有光刻胶层;
步骤S202:采用多组软烘工艺参数对所述试验晶片进行软烘烤;
步骤S203:对所述试验晶片进行曝光、显影以形成所述孔的图案;
步骤S204:检测并记录所述试验晶片中是否存在多余孔,完成所述第一对应关系的创建。
发明人发现,多余孔效应的产生很大程度上与曝光、显影过程中光刻胶内部的应力有关,而影响光刻胶内应力的因素除光刻胶中的溶剂含量之外,还包括光刻胶中的PAG(光酸产生剂)的敏感度,以及产品的关键尺寸CD,因此若要消除多余孔效应,还需结合PAG的敏感度与产品的CD的关系,以及PAG的敏感度与软烘工艺参数的关系。
图4为理论上的PAG的敏感度与软烘温度和时间的对应关系曲线,图4中间隔线41左侧的温度和时间的条件下,即72℃以下温度软烘50s时,PAG的敏感度不够,不能解析出产品所需的CD,中间隔线42右侧的温度和时间的条件下,即107℃以上温度软烘82s时,容易产生多余孔效应,其中,在72℃-107℃之间,软烘时间范围为50s-82s,既可以满足产品CD的要求,又不会出现多余孔效应。
结合图4的曲线,经过多次重复图3中所示的实验过程,发明人发现,实际上,在温度为72℃以上,107℃以下,软烘烤的时间为50s以上,110s以下,也同样能够满足产品CD的要求,且不会出现多余孔效应,优选的条件为,温度为85℃以上,105℃以下,软烘烤的时间为80s以上,110s以下。
下面结合图例说明本实施例的效果,图5为采用现有技术的方法,不改变软烘温度,只调节曝光机透镜的NA和sigma而消除多余孔效应的过程,从图5中可以看出,现有技术中需多次调节曝光机透镜的NA和sigma才能消除多余孔效应;图6为采用本实施例的方法,将软烘温度做了适当调节后的实验结果,从图6中可以看出,本实施例的方法操作过程简单,对曝光机透镜的NA和sigma没有过多限制。
从图5和图6的对比中可以看出,本实施例通过控制光刻胶软烘过程的温度和时间,即可消除多余孔效应,较现有技术中调整曝光机透镜的NA和Sigma的过程要简单很多,并且效率提高了很多,而且又由于软烘过程的温度和时间的调整与曝光过程无直接关系,因此本实施例的方法受曝光条件的限制很少,即对曝光机透镜的NA和Sigma的限制很少,如图6中所示,在调整后的软烘工艺参数条件下,改变曝光机透镜的NA和sigma,仍不存在多余孔效应,因此,本实施例的适用范围较现有技术要广。
实施例二
本实施例公开的孔的光刻方法的流程图如7所示,包括以下步骤:
步骤S301:获取多余孔的有无与光刻胶软烘工艺参数之间的第一对应关系,本步骤与实施例一类似;
步骤S302:获取所述孔的关键尺寸CD与光刻胶软烘工艺参数之间的第二对应关系;
步骤S303:根据所述第一对应关系和所述第二对应关系,选择无多余孔且满足所述孔的CD要求的软烘工艺参数;
步骤S304:采用选定的软烘工艺参数对产品晶片进行软烘烤;
步骤S305:对所述产品晶片进行曝光,以在光刻胶层上形成所述孔的图案。
之后的步骤S306-步骤S308与实施例一中的步骤S104-步骤S106类似。
本实施例在消除多余孔效应的基础上,能够更好的控制产品的CD,使制造出的产品能够满足设计要求。本实施例中孔的CD与光刻胶软烘工艺参数之间的第二对应关系的创建过程如图8所示,包括以下步骤:
步骤S401:提供至少一个试验晶片,所述试验晶片上具有光刻胶层;
步骤S402:采用多组软烘工艺参数对所述试验晶片进行软烘烤;
步骤S403:对所述试验晶片进行曝光、显影以形成所述孔的图案;
步骤S404:检测所述试验晶片中所述孔的CD,将所述孔的CD的误差在制造工艺允许的误差范围内的软烘工艺参数作为待选参数,完成所述第二关系的创建。
经多次实验后,发明人得出了如下图表,表一为软烘温度参数与产品的CD以及多余孔效应(即side-lobe效应)间的对应关系表。
表一
从表一中可以看出,在软烘温度为80℃或者更低时,无论软烘时间为多少,最终的试验晶片的CD均不能满足产品CD的要求;在软烘温度为110℃或者更高时,无论软烘时间为多少,均会出现多余孔效应;在软烘时间为75s或者更低时,软烘温度在80℃-105℃之间时,试验晶片的CD均不能满足产品CD的要求,软烘温度在110℃或更高时,会出现多余孔效应;在软烘温度为100℃-105℃,软烘时间在105s-110s时,试验晶片上孔的图案轮廓不符合设计的要求。
因此,从上表得出,若要使产品晶片上的孔的图案的CD和轮廓满足设计要求,又要消除多余孔效应,可选择的软烘工艺参数的范围为:软烘时间在80s以上,100s以下时,软烘温度可为85℃以上,105℃以下,软烘时间在105s以上,110s以下时,软烘温度可为85℃以上,95℃以下。
本实施例选择的软烘温度和时间,既能够消除多余孔效应,又能够满足产品的CD和图案轮廓的要求,较上一实施例进一步缩小了软烘工艺参数的选择范围。
实施例三
本实施例公开的孔的光刻方法较上一实施例增加了选择软烘工艺参数时的限定条件,即在对产品晶片进行软烘之前,除了要结合第一对应关系和第二对应关系,选择无多余孔且满足孔的CD要求的软烘工艺参数之外,还需结合制造过程中的曝光工艺参数和孔的CD的工艺范围,即需将试验晶片中无多余孔且在满足孔的CD要求的条件下,孔的CD的工艺范围最大的软烘工艺参数,确定为产品晶片的软烘工艺参数。所述曝光工艺参数包括曝光能量,还包括曝光机的NA和sigma等参数的选择。
在实际确定产品晶片的软烘工艺参数时,要考虑曝光能量、曝光机的NA和sigma等参数,总之,最终确定的产品晶片的软烘工艺参数,要使在实际制造过程中工艺窗口的大小合适、孔的CD的工艺范围广,以及最终的产品晶片上形成的孔的图案的质量较好等。其中,孔的CD的工艺范围是通过测量最终的试验晶片的电性和良率是否满足设计要求来确定的。
为了更清楚的说明本实施例的内容,下面以NA=0.68、sigma=0.6、孔的CD要求在180+/-5nm的范围内,不同软烘工艺参数下的孔的CD的工艺范围的情况为例进行说明。
图9为软烘温度为90℃,软烘时间为90s时,不同试验晶片的工艺窗口的情况,横坐标为曝光机的焦距(Focus),纵坐标为试验晶片的CD值;表二与图9对应,粗体字部分为软烘温度为90℃,软烘时间为90s时所允许的孔的CD的工艺范围。
图10为软烘温度为105℃,软烘时间为90s时,不同试验晶片的工艺窗口的情况,横坐标为曝光机的焦距(Focus),纵坐标为试验晶片的CD值;表三与图10对应,粗体字部分为软烘温度为105℃,软烘时间为90s时所允许的孔的CD的工艺范围。
表二
表三
从图9和图10的对比,以及表二和表三的对比中,可以看出,在软烘工艺参数为90℃、90s条件下,较105℃、90s条件下,试验晶片中孔的CD的工艺范围要广,工艺窗口也更清晰,因此在实际制造过程中,要选择90℃、90s的软烘工艺参数。
以上各实施例中所述的试验晶片和产品晶片可以包括半导体元素,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以包括混合的半导体结构,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合;也可以是绝缘体上硅(SOI)。此外,半导体晶片还可以包括其它的材料,例如外延层或掩埋层的多层结构。虽然在此描述了可以选择的试验晶片和产品晶片的材料的几个示例,但是可以作为试验晶片和产品晶片的任何材料均落入本发明的精神和范围。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种孔的光刻方法,其特征在于,包括:
获取多余孔的有无与光刻胶软烘工艺参数之间的第一对应关系,所述第一对应关系的创建过程包括:提供至少一个试验晶片,所述试验晶片上具有光刻胶层;采用多组软烘工艺参数对所述试验晶片进行软烘烤;对所述试验晶片进行曝光、显影以形成孔的图案;检测并记录所述试验晶片中是否存在多余孔及其对应的软烘工艺参数,完成所述第一对应关系的创建;
根据所述第一对应关系,选择无多余孔的软烘工艺参数,对产品晶片进行软烘烤,所述软烘工艺参数包括:软烘温度和软烘时间,所述软烘烤的温度为72℃以上,且107℃以下,所述软烘烤的时间为50s以上,且110s以下;
对所述产品晶片进行曝光,以在光刻胶层上形成孔的图案,其中,所述孔与孔之间不存在多余的孔的图案。
2.根据权利要求1所述的孔的光刻方法,其特征在于,所述软烘烤的温度为85℃以上,且105℃以下,所述软烘烤的时间为80s以上,且110s以下。
3.根据权利要求1-2任一项所述的孔的光刻方法,其特征在于,对所述产品晶片进行软烘烤之前,还包括:
获取所述孔的关键尺寸CD与光刻胶软烘工艺参数之间的第二对应关系;
根据所述第一对应关系和所述第二对应关系,选择无多余孔且满足所述孔的CD要求的软烘工艺参数。
4.根据权利要求3所述的孔的光刻方法,其特征在于,所述第二对应关系的创建过程包括:
提供至少一个试验晶片,所述试验晶片上具有光刻胶层;
采用多组软烘工艺参数对所述试验晶片进行软烘烤;
对所述试验晶片进行曝光、显影以形成所述孔的图案;
检测所述试验晶片中所述孔的CD,将所述孔的CD的误差在制造工艺允许的误差范围内的软烘工艺参数作为待选参数,完成所述第二关系的创建。
5.根据权利要求4所述的孔的光刻方法,其特征在于,选择软烘工艺参数的过程还包括:结合制造过程中的曝光工艺参数和孔的CD的工艺范围,将试验晶片中孔的CD的工艺范围最大的软烘工艺参数,确定为产品晶片的软烘工艺参数。
6.根据权利要求5所述的孔的光刻方法,其特征在于,所述曝光工艺参数包括曝光能量。
7.根据权利要求6所述的孔的光刻方法,其特征在于,该方法还包括:
对曝光后的产品晶片进行烘焙、显影,以在所述产品晶片上形成所述孔的图案;
对显影后的产品晶片进行坚膜烘焙,挥发掉所述产品晶片上存留的光刻胶溶剂;
对坚膜烘焙后的产品晶片进行显影后检查,以保证所述产品晶片上所述孔的图案的质量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010286558.2A CN102402137B (zh) | 2010-09-15 | 2010-09-15 | 孔的光刻方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010286558.2A CN102402137B (zh) | 2010-09-15 | 2010-09-15 | 孔的光刻方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102402137A CN102402137A (zh) | 2012-04-04 |
CN102402137B true CN102402137B (zh) | 2014-04-09 |
Family
ID=45884479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010286558.2A Active CN102402137B (zh) | 2010-09-15 | 2010-09-15 | 孔的光刻方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102402137B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103076722B (zh) * | 2013-01-11 | 2016-03-09 | 无锡华润上华科技有限公司 | 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1666150A (zh) * | 2002-07-03 | 2005-09-07 | 住友电木株式会社 | 基于多环聚合物的感光组合物 |
CN1888980A (zh) * | 2005-06-29 | 2007-01-03 | 上海华虹Nec电子有限公司 | 孔的两次曝光成像光微影方法 |
CN102074462A (zh) * | 2009-11-19 | 2011-05-25 | 罗门哈斯电子材料有限公司 | 形成电子器件的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000064553A (ko) * | 1996-03-07 | 2000-11-06 | 데머 얀, 당코 제니아 떼. | 양각포토레지스트조성물의열처리법 |
US8039195B2 (en) * | 2008-02-08 | 2011-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Si device making method by using a novel material for packing and unpacking process |
-
2010
- 2010-09-15 CN CN201010286558.2A patent/CN102402137B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1666150A (zh) * | 2002-07-03 | 2005-09-07 | 住友电木株式会社 | 基于多环聚合物的感光组合物 |
CN1888980A (zh) * | 2005-06-29 | 2007-01-03 | 上海华虹Nec电子有限公司 | 孔的两次曝光成像光微影方法 |
CN102074462A (zh) * | 2009-11-19 | 2011-05-25 | 罗门哈斯电子材料有限公司 | 形成电子器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102402137A (zh) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8225237B2 (en) | Method to determine process window | |
US8392854B2 (en) | Method of manufacturing semiconductor device by using uniform optical proximity correction | |
JP2010056548A (ja) | 集積回路レイアウトを自動的に形成する方法 | |
JP2017201402A (ja) | ツール及びプロセスの効果を分離する基板マトリクス | |
US8839168B2 (en) | Self-aligned double patterning via enclosure design | |
Gronheid et al. | Implementation of templated DSA for via layer patterning at the 7nm node | |
KR102525873B1 (ko) | 반도체 공정 시뮬레이션 장치 및 그것의 시뮬레이션 방법 | |
TW202109337A (zh) | 電子架構設計佈局建置系統、電子架構設計佈局建置方法及非暫態電腦可讀取媒體 | |
CN102402137B (zh) | 孔的光刻方法 | |
CN102799061B (zh) | 双重曝光制作工艺的光掩模组及其形成方法 | |
CN102436149A (zh) | 确定光刻工艺窗口的方法 | |
US20120198396A1 (en) | Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium | |
KR102498174B1 (ko) | 회로 구조 및 그 제조 방법 | |
US8221942B2 (en) | Pattern correction method, exposure mask, manufacturing method of exposure mask, and manufacturing method of semiconductor device | |
CN102436132A (zh) | 一种根据不同衬底进行光学临近修正的方法 | |
TW202029024A (zh) | 半導體元件的製程開發方法以及系統 | |
CN102375328B (zh) | 测试光掩模板及其应用 | |
CN104950567A (zh) | 一种光掩模制备方法 | |
KR102257381B1 (ko) | 집적회로 레이아웃의 설계 방법 및 그것을 수행하는 컴퓨터 시스템 | |
US10593631B2 (en) | Warping reduction in silicon wafers | |
CN112415864A (zh) | 一种确定opc最小分割长度的方法 | |
KR100896856B1 (ko) | 광학근접보상 방법 | |
CN103928308B (zh) | 具有不同长度的晶体管栅极阵列及其制作方法 | |
CN102445834A (zh) | 一种sram栅极尺寸的光学建模临近修正方法 | |
US8661372B1 (en) | Optical proximity correction method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171124 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |
|
TR01 | Transfer of patent right |