CN102799061B - 双重曝光制作工艺的光掩模组及其形成方法 - Google Patents

双重曝光制作工艺的光掩模组及其形成方法 Download PDF

Info

Publication number
CN102799061B
CN102799061B CN201110139399.8A CN201110139399A CN102799061B CN 102799061 B CN102799061 B CN 102799061B CN 201110139399 A CN201110139399 A CN 201110139399A CN 102799061 B CN102799061 B CN 102799061B
Authority
CN
China
Prior art keywords
group
hole pattern
photomask
hole
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110139399.8A
Other languages
English (en)
Other versions
CN102799061A (zh
Inventor
谢德贤
陈明瑞
郭士铭
谢秉亿
王正德
李静怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201110139399.8A priority Critical patent/CN102799061B/zh
Publication of CN102799061A publication Critical patent/CN102799061A/zh
Application granted granted Critical
Publication of CN102799061B publication Critical patent/CN102799061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开一种用于双重曝光制作工艺的光掩模组及其形成方法。光掩模组包含一第一光掩模，其具有一第一组通孔图样，及一第二光掩模，其具有一第二组通孔图样。该第一组通孔图样包含至少两个通孔图样，沿一对角方向设置，且该两个通孔图样分别具有至少一截角。该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列。

Description

双重曝光制作工艺的光掩模组及其形成方法
技术领域
本发明涉及一种用于双重曝光制作工艺的光掩模组的通孔图样，尤其是涉及一种于角落具有截角的通孔图样。
背景技术
在集成电路的设计及制造过程中，光掩模设计是不可欠缺的一个流程。光掩模设计是根据集成电路的电路设计而产生相对应的通孔图样阵列，再将通孔图样阵列形成于光掩模上，进而在集成电路的制造过程中利用光掩模对晶片表面进行曝光显影。然而，集成电路的积成度越来越高且其制作工艺要求越来越精密，现有曝光显影机台所提供的光线波长有其极限，假若光掩模上的通孔图样太接近，将会造成晶片表面上曝光显影的图样无法清楚显影出来，进而使得制作的集成电路产生缺陷。
发明内容
本发明的目的在于提供一种双重曝光制作工艺的光掩模组及其形成方法，以解决上述问题。
为达上述目的，本发明提供一种用于双重曝光制作工艺的光掩模组包含一第一光掩模，其具有一第一组通孔图样，及一第二光掩模，其具有一第二组通孔图样。该第一组通孔图样包含至少两个通孔图样，沿一对角方向设置，且两个该通孔图样分别具有至少一截角。该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列。
本发明另提供一种利用双重曝光制作工艺的光掩模组于一晶片上形成半导体的方法，包含提供一光掩模组，该光掩模组包含一具有一第一组通孔图样的第一光掩模以及一具有一第二组通孔图样的第二光掩模，该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且该两组通孔图样的至少其中一组包含具有截角的通孔图样；利用该第一光掩模于一晶片 上进行曝光；及利用该第二光掩模于该晶片上进行曝光。
本发明另提供一种形成双重曝光制作工艺的光掩模组的方法，包含产生一通孔图样阵列；将该通孔图样阵列分为一第一组通孔图样及一第二组通孔图样，其中该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且可互补成该通孔图样阵列；调整该第一组通孔图样及该第二组通孔图样，以于该第一组通孔图样及/或该第二组通孔图样的至少一通孔图样的一角落形成一截角；及将该调整后的第一组通孔图样形成于一第一光掩模上，且将该调整后的第二组通孔图样形成于一第二光掩模上。
相比较于背景技术，本发明于矩形曝光图样的角落上形成直角三角形的遮蔽区域以增加矩形曝光图样的透光区域间的距离，进而解决因矩形曝光图样阵列的矩形曝光图样太接近而产生显影不清楚的问题。使得曝光显影机台能进一步制作制作工艺更精密的集成电路。
附图说明
图1为本发明双重曝光制作工艺的光掩模组的示意图；
图2为本发明利用图1双重曝光制作工艺的光掩模组对晶片进行曝光显影的示意图；
图3为本发明双重曝光制作工艺的通孔图样的设置模式的示意图；
图4为本发明双重曝光制作工艺的通孔图样于彼此相邻的最接近的角落具有截角的示意图；
图5为本发明通孔图样调整前后的示意图；
图6为本发明通孔图样具有最大截角的示意图；
图7为本发明形成双重曝光制作工艺的光掩模组的方法的流程图。
主要元件符号说明
10 通孔图样阵列
12，32，52，54，62 通孔图样
20 第一组通孔图样
30 第二组通孔图样
100 光掩模组
110 第一光掩模
120 第二光掩模
200 晶片
C 截角
S 截边
700 流程图
710至740 步骤
具体实施方式
请同时参考图1及图2，图1为双重曝光制作工艺的光掩模组100的示意图，而图2为利用图1双重曝光制作工艺的光掩模组100对晶片200进行曝光显影的示意图。为了解决矩形曝光图样太接近所导致干涉、显像不足等的问题，本发明利用双重曝光制作工艺，在一电脑系统中，先将预定形成在晶片200上的布局(layout)分为两组图样并分别据以制做成一对光掩模组100。例如，本发明的一较佳实施例，在双重曝光制作工艺中会将预定形成在晶片200上呈阵列排列的通孔图样(via pattern)产生的通孔图样阵列10分为一第一组通孔图样20及一第二组通孔图样30，其中第一组通孔图样20及第二组通孔图样30于水平及垂直方向相互交错排列，且第一组通孔图样20及第二组通孔图样30相对于晶片上的曝光位置彼此不重叠并互补成原布局的阵列图样。第一组通孔图样20形成于一第一光掩模110上，而第二组通孔图样30形成于一第二光掩模120上。进而再于曝光显影时利用第一光掩模110及第二光掩模120分别对晶片200进行曝光，如此即可避免因通孔图样阵列10的通孔图样12太接近而产生显影不清楚的问题。本发明的双重曝光制作工艺不但可使现有曝光显影机台能进一步制作制作工艺更精密的集成电路，而且可整合于现行的二次曝光一次蚀刻(2P1E)以及二次曝光二次蚀刻(2P2E)的双重曝光制作工艺。通孔图样通常为矩形或多边形，在本发明实施例中以矩形(或正方形)作为例子。
请参考图3，图3为双重曝光制作工艺的通孔图样的设置模式的示意图。如图3所示，双重曝光制作工艺是将其通孔图样阵列分为互补的两组通孔图样，因此通孔图样32之间相互间隔设置以增加通孔图样32之间的距离，然而，通孔图样32之间仍可能因角落的位置过于接近，导致干涉现象而产生显影不清楚的问题。
请参考图4，图4为双重曝光制作工艺的通孔图样于彼此相邻的最接近的角落具有截角的示意图。为了避免通孔图样之间因角落的位置过于接近而产生显影不清楚的问题，本发明于第一通孔图样52和第两个通孔图样54最接近的角落具有截角C。如此于对角位置的两通孔图样52、54之间的间隔距离将可变大。
上述截角C的截边S的长度介于通孔图样宽度的1/2倍及通孔图样宽度的1/20倍之间，且截角C的截边S的长度较佳地是介于通孔图样宽度的1/5倍及通孔图样宽度的1/10倍之间。
请参考图5，图5为通孔图样调整前后的示意图。如图5所示，通孔图样62可只于一个角落具有截角，也可于四个角落皆具有截角。本发明可视通孔图样之间距离的情况调整通孔图样的截角的数目。
请参考图6，图6为通孔图样具有最大截角的示意图。如图6所示，当通孔图样62于四个角落皆具有截角，且截角的截边的长度为通孔图样宽度的1/2倍时，调整后的通孔图样为菱形，上述配置和将图3的通孔图样32旋转45度的方式设置不同，因为若只将通孔图样32旋转45度，则在定位通孔图样32的顶点时，需使顶点离通孔图样32的中心点的距离为原有边线离通孔图样32的中心点的距离的倍，而为无理数，因此通孔图样32的顶点将会偏移，进而造成通孔图样32变形。而图6截角后的通孔图样将不会有变形的问题。
另外，本发明可对调整后的通孔图样进行光学校正，以使晶片表面上曝光的图样能准确显影出来。上述光学校正方法可利用预先建好的光学模型进行模拟以对调整后的通孔图样进行光学校正。
请参考图7，图7为本发明形成双重曝光制作工艺的光掩模组的方法的流程图700。本发明形成双重曝光制作工艺的光掩模组的流程如下列步骤：
步骤710：产生一通孔图样阵列；
步骤720：将该通孔图样阵列分为一第一组通孔图样及一第二组通孔图样，其中该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且可互补成该通孔图样阵列；
步骤730：调整该第一组通孔图样及该第二组通孔图样，以于该第一组通孔图样及/或该第二组通孔图样的至少一通孔图样的一角落形成一截角；及
步骤740：将该调整后的第一组通孔图样形成于一第一光掩模上，且将 该调整后的第二组通孔图样形成于一第二光掩模上。
基本上，上述结果的达成，流程图700的步骤并不一定要遵守以上顺序，且各个步骤并不一定是相邻的，其他的步骤也可介于上述步骤之间，例如选择性对调整后的第一组矩形曝光图样及第二组矩形曝光图样进行光学校正等步骤。
相比较于背景技术，本发明双重曝光制作工艺的光掩模组于通孔图样的角落具有截角以增加通孔图样之间的距离，进而解决因通孔图样阵列的通孔图样太接近，导致干涉现象而产生显影不清楚的问题。使得曝光显影机台能进一步制作制作工艺更精密的集成电路。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种用于双重曝光制作工艺的光掩模组，包含：
第一光掩模，其具有第一组通孔图样，该第一组通孔图样包含至少两个通孔图样，沿一对角方向设置，且该两个通孔图样分别具有至少一截角；及
第二光掩模，其具有第二组通孔图样，其中该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列。
2.如权利要求1所述的光掩模组，其中该两个通孔图样于彼此相邻的最接近的角落具有该截角。
3.如权利要求1所述的光掩模组，其中该截角的截边的长度介于该通孔图样宽度的1/2倍及该通孔图样宽度的1/20倍之间。
4.如权利要求3所述的光掩模组，其中该截角的截边的长度介于该通孔图样宽度的1/5倍及该通孔图样宽度的1/10倍之间。
5.一种利用双重曝光制作工艺的光掩模组于一晶片上形成半导体的方法，该方法包含：
提供一光掩模组，该光掩模组包含一具有一第一组通孔图样的第一光掩模以及一具有一第二组通孔图样的第二光掩模，该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且该二组通孔图样的至少其中一组包含具有截角的通孔图样；
利用该第一光掩模于一晶片上进行曝光；及
利用该第二光掩模于该晶片上进行曝光。
6.一种形成双重曝光制作工艺的光掩模组的方法，该方法包含：
产生一通孔图样阵列；
将该通孔图样阵列分为一第一组通孔图样及一第二组通孔图样，其中该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且可互补成该通孔图样阵列；
调整该第一组通孔图样及该第二组通孔图样，以于该第一组通孔图样及该第二组通孔图样的至少一通孔图样的一角落形成一截角；及
将该调整后的第一组通孔图样形成于一第一光掩模上，且将该调整后的第二组通孔图样形成于一第二光掩模上。
7.如权利要求6所述的方法，另包含对该调整后的第一组通孔图样及该调整后的第二组通孔图样进行光学校正。
8.如权利要求7所述的方法，其中对该调整后的第一组通孔图样及该调整后的第二组通孔图样进行光学校正，为利用光学模型对该调整后的第一组通孔图样及该调整后的第二组通孔图样进行光学校正。
9.如权利要求6所述的方法，其中该截角的截边的长度介于该通孔图样宽度的1/2倍及该通孔图样宽度的1/20倍之间。
10.如权利要求6所述的方法，其中该截角的截边的长度介于该通孔图样宽度的1/5倍及该通孔图样宽度的1/10倍之间。
CN201110139399.8A 2011-05-27 2011-05-27 双重曝光制作工艺的光掩模组及其形成方法 Active CN102799061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110139399.8A CN102799061B (zh) 2011-05-27 2011-05-27 双重曝光制作工艺的光掩模组及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110139399.8A CN102799061B (zh) 2011-05-27 2011-05-27 双重曝光制作工艺的光掩模组及其形成方法

Publications (2)

Publication Number Publication Date
CN102799061A CN102799061A (zh) 2012-11-28
CN102799061B true CN102799061B (zh) 2016-08-17

Family

ID=47198198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110139399.8A Active CN102799061B (zh) 2011-05-27 2011-05-27 双重曝光制作工艺的光掩模组及其形成方法

Country Status (1)

Country Link
CN (1) CN102799061B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789125B (zh) * 2012-07-27 2013-11-13 京东方科技集团股份有限公司 隔垫物制作方法
CN105334695B (zh) * 2014-07-22 2020-01-14 中芯国际集成电路制造(上海)有限公司 提高通孔opc模型的适用面的方法
CN106154757B (zh) * 2015-04-13 2018-03-27 华邦电子股份有限公司 掩模组
US9927698B2 (en) * 2016-08-11 2018-03-27 Globalfoundries Inc. Dual exposure patterning of a photomask to print a contact, a via or curvilinear shape on an integrated circuit
US10275562B2 (en) * 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Method of decomposing a layout for multiple-patterning lithography

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283408B1 (ko) * 1998-01-21 2001-04-02 김영환 반도체용마스크
CN101421675A (zh) * 2006-04-14 2009-04-29 阿尔特拉公司 双重曝光光刻工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742968B1 (ko) * 2006-07-21 2007-07-25 동부일렉트로닉스 주식회사 마스크 제작 방법 및 마스크 바이어스 최적화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283408B1 (ko) * 1998-01-21 2001-04-02 김영환 반도체용마스크
CN101421675A (zh) * 2006-04-14 2009-04-29 阿尔特拉公司 双重曝光光刻工艺

Also Published As

Publication number Publication date
CN102799061A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
CN102799061B (zh) 双重曝光制作工艺的光掩模组及其形成方法
US8225237B2 (en) Method to determine process window
CN102799060B (zh) 虚设图案以及形成虚设图案的方法
US9632366B2 (en) Mask and method of manufacturing photoresist spacers with the mask
CN109270804B (zh) 倾斜直写曝光机镜头倍率以及偏转角度的标定调整方法
CN106033170A (zh) 光学邻近修正方法
CN106950795A (zh) 辅助图形的形成方法
TW201543175A (zh) 計量圖案佈局及其使用方法
EP1246010A2 (en) Photomask manufacturing method, photomask manufactured by said manufacturing method, and semiconductor device method using said photomask
CN103076722A (zh) 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺
CN103811298B (zh) 测试对准使用芯片的制作方法
CN101295130B (zh) 光罩的检测方法
CN110187611B (zh) 一种晶圆上曝光区域的排布方法
CN107121895B (zh) 提高光刻工艺中图形关键尺寸的均匀性的方法
US8383299B2 (en) Double patterning mask set and method of forming thereof
CN104570584B (zh) 一种缺口线端的opc修正方法
CN104701140B (zh) 双重曝光的图案拆分方法以及系统
TW201333537A (zh) 感光裝置與光學設定方法
CN102789133A (zh) 一种显影后检查方法
TWI502274B (zh) 雙重曝光製程之光罩組及其形成方法
CN104977803B (zh) 一种同时形成一维和二维光刻胶图形的方法
US8661372B1 (en) Optical proximity correction method
CN103293877B (zh) 采用四极曝光方式的光刻装置、通光单元及光刻方法
CN102402137B (zh) 孔的光刻方法
CN104201145B (zh) 半导体生产中关键尺寸的控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant