CN104201145B - 半导体生产中关键尺寸的控制方法 - Google Patents
半导体生产中关键尺寸的控制方法 Download PDFInfo
- Publication number
- CN104201145B CN104201145B CN201410425528.3A CN201410425528A CN104201145B CN 104201145 B CN104201145 B CN 104201145B CN 201410425528 A CN201410425528 A CN 201410425528A CN 104201145 B CN104201145 B CN 104201145B
- Authority
- CN
- China
- Prior art keywords
- photoresistance
- light shield
- critical size
- control method
- reservation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种半导体生产中关键尺寸的控制方法。包括：提供一半导体衬底，于半导体衬底的表面旋涂一层光阻，并采用具有目标图形的光罩对光阻进行曝光后，以在光阻上形成保留区域；采用一辅助光罩对光阻再次进行曝光，以对保留区域的图形进行修正；其中，辅助光罩与保留区域水平方向的相对位置为一固定的位置参数；对光阻进行显影工艺后，以于晶圆上形成具有目标图形的光阻层。通过本发明的方法，利用设计一层辅助光罩，并修正两层光罩之间的重叠参数，能够在32nm或跟高级的制程下，有效克服光学临近效应所照成的特征尺寸差距过大的问题，能有效将特征尺寸差距控制在1nm之内。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体生产中关键尺寸的控制方法。
背景技术
目前，随着半导体制造工艺的进步，当前半导体代工设计规则能够让超大规模集成电路能够处理微米以下的关键尺寸，为实现更快的晶体管及电路速度以及更高的可信度(reliability)，同时为了要确保装置符合期望中的大小，例如，要确保装置彼此之间没有不当重迭或互动，设计规则定义如装置与互联线的容许距离以及线宽等规则。此设计规则限制经常会定义线及空间尺寸的较要范围，例如制造装置中允许的线的宽度或二条线之间的空间。
常见的，尺寸上的错误说明在半导体制程关键部分上有某些不稳定。尺寸上的错误可能是任何原因造成的，例如光学(例如在光蚀刻(photolithpgraphy)系统上透镜弯曲或像差(aberration))、机械、或化学(光阻(coating)或防反射光阻(anti-reflectioncoating)厚度不均)等来源。
在一实例中，如图1-4所示，利用光罩12对位于晶圆(wafer)上的光阻11进行曝光13，可能因为高级制程下的光学临近效应而造成尺寸16、17错误，这是本领域技术人员所不愿看到的。
发明内容
鉴于上述问题，本发明提供一种半导体生产中关键尺寸的控制方法。
本发明解决技术问题所采用的技术方案为：
一种半导体生产中关键尺寸的控制方法，其中，所述方法包括：
步骤S1：提供一半导体衬底，于所述半导体衬底的表面旋涂一层光阻，并采用具有目标图形的光罩对所述光阻进行曝光后，以在所述光阻上形成保留区域；
步骤S2：采用一辅助光罩对所述光阻再次进行曝光，以对所述保留区域的图形进行修正；
其中，所述辅助光罩与所述保留区域水平方向的相对位置为一固定的位置参数；
步骤S3：对所述光阻进行显影工艺后，以于所述晶圆上形成具有目标图形的光阻层。
上述的半导体生产中关键尺寸的控制方法，其中，所述目标图形包括若干图形单元；
所述步骤S2具体为：采用所述辅助光罩对所述光阻再次进行曝光，以在对位于所述保留区域边缘位置的所述图形单元进行修正后，使得位于边缘位置的图形单元之间的尺寸差值小于一预定值。
上述的半导体生产中关键尺寸的控制方法，其中，所述方法还包括：
步骤S4：重新选取一所述辅助光罩与所述保留区域水平方向的位置参数，执行步骤S1至S3，并获得一与该位置参数对应的所述保留区域边缘位置的图形单元之间的尺寸差值；
步骤S5：重复步骤S4，获取至少两组数据，对所述辅助光罩与所述保留区域水平方向的位置参数值与所述保留区域边缘位置的图形单元之间的尺寸差值之间建立数学模型；
步骤S6：通过所述数学模型，获取所述预定值对应的位置参数值。
上述的半导体生产中关键尺寸的控制方法，其中，所述尺寸差值小于1nm。
上述的半导体生产中关键尺寸的控制方法，其中，所述目标图形为若干根平行线。
上述的半导体生产中关键尺寸的控制方法，其中，所述数学模型为线性关系。
上述的半导体生产中关键尺寸的控制方法，其中，建立所述数学模型的步骤还包括：
使用同一个所述位置参数，检测若干个目标图形的关键尺寸，并取平均值，作为所述数学模型中该位置参数对应的关键尺寸值。
上述的半导体生产中关键尺寸的控制方法，其中，所述一种半导体生产中关键尺寸的控制方法的制程范围小于32nm。
上述的半导体生产中关键尺寸的控制方法，其中，所述光阻为正胶时，所述保留区域为非曝光区；所述光阻为负胶时，所述保留区域为曝光区。
上述技术方案具有如下优点或有益效果：
本发明通过在传统的光阻工艺中完成曝光之后，利用一辅助光罩对光阻进行再曝光，并通过调整辅助光罩与光阻的保留区域的相对位置，以对保留区域的图形进行修正，从而能够在32nm或更高级的制程下，有效克服光学临近效应所造成的特征尺寸差距过大的问题，进而将特征尺寸差距控制在1nm范围之内。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1-4是本发明背景技术中现有光刻工艺中各步骤对应的结构示意图；
图5-10是本发明方法中光刻工艺中各步骤对应的结构示意图；
图11是本发明方法中辅助光罩调整方式示意图；
图12是本发明方法一实施例中的晶圆结构示意图；
图13是本发明方法一实施例中的数学模型示意图。
具体实施方式
本发明提供一种半导体生产中关键尺寸的控制方法，可应用于技术节点为32/28nm以及小于等于22nm的工艺中。
本发明的核心思想是通过在传统的光阻工艺中完成曝光之后，加入一层辅助光罩进行再次曝光，以修正目标图形在高级制程下由于光学临近效应而造成的关键尺寸误差过大的问题，最后完成图形显影。并通过调整辅助光罩与保留区域水平方向的相对位置以获取位置参数，获得不同的误差校正效果，找出位置参数与误差校正效果之间的数学模型，以确定最佳位置参数的值。
下面结合附图对本发明方法进行详细说明。
首先，提供一半导体衬底，并于该半导体衬底上方旋涂一层光阻如图5所示，并于光阻21的上方设置一层光罩22，光罩22的形状为光刻工艺最终需在晶圆表面刻蚀出的若干个目标图形的形状(图中仅示出两个，其余未示出)。并利用光罩22对光阻21进行紫外光源23曝光，如图6所示，使光阻21上对应的目标图形的区域发生化学变化，形成保留区域25。
优选的，目标图形为若干条互不相交且等距的平行线。
然后，经过曝光变化的光阻24的上表面再设置一层辅助光罩22＇，结构如图8所示，调整辅助光罩22＇与保留区域25的水平方向相对位置的位置参数。并对经过曝光变化的光阻24使用紫外光源23＇再次曝光，使经过曝光变化的光阻24上生成新的变化区域25＇，结构如图9所示。
然后，对经过两次曝光变化的光阻24＇进行显影工艺，获得最终的目标图形，结构如图10所示。
随后，将目标图形转移到晶圆上，并对计算所获得的目标图形的尺寸差值，本实施例中特征尺寸为目标图形边缘位置的图形单元之间的尺寸差值小于一预定值，即第一特征尺寸结构26与第二特征尺寸结构27的宽度差。并计量计算所得到的特征尺寸值与对应的位置参数值。
然后，另选一位置参数值，即调整辅助光罩22＇与光罩22的重叠位置，如图11所述，沿调整方向28改变辅助光罩22＇和经过曝光变化的光阻24的相对位置，重复上述各个步骤工艺，直到获得特征尺寸与位置参数的数学模型。其中，该数学模型优选为使用线性关系模型进行拟合。
进一步优选的，可使用同一位置参数值制备多个目标图形，最后对各个目标图形计算所得的特征尺寸值取平均数，作为数学模型中该位置参数值制对应的特征尺寸值，本实施例中预定值为-1或1nm。。
最后，通过该数学模型，确定最佳位置参数的值。
下面通过一具体实例对本发明作进一步详细阐述。
如图12所示，晶圆31上一制备若干块芯片32，每块芯片均采用了同一位置参数制作了若干个目标图形，现分别对其中任意多个图形做检测，以计算每个图形的特征尺寸，本实施例中检测3×8个图形。其中，每个目标图形均包含n根平行线，边缘的两个线分别标记为L1与Ln，表1与表2分别为每个被检测目标图形的L1与Ln的宽度检测结果。
| L1 | -1 | 0 | 1 |
| 4 | 55.76 | 55.52 | 54.87 |
| 3 | 56.84 | 56.43 | 56.77 |
| 2 | 56.97 | 56.88 | 56.28 |
| 1 | 57.97 | 57.28 | 57.33 |
| 0 | 57.58 | 58.93 | 57.29 |
| -1 | 58.3 | 57.68 | 57.97 |
| -2 | 58.48 | 58.63 | 56.09 |
| -3 | 57.88 | 59.21 | 57.82 |
| -4 | 57.96 | 57.93 | 57.34 |
表1
| L1 | -1 | 0 | 1 |
| 4 | 55.8 | 56.58 | 56.85 |
| 3 | 56.55 | 57.42 | 56.33 |
| 2 | 56.65 | 57.43 | 56.74 |
| 1 | 57.6 | 57.17 | 57.81 |
| 0 | 55.46 | 57.74 | 56.62 |
| -1 | 55.38 | 56.34 | 56.06 |
| -2 | 55.06 | 55.85 | 55.84 |
| -3 | 55.08 | 56.48 | 56.07 |
| -4 | 55.94 | 55.54 | 55.75 |
表2
再次改变位置参数的值，以计算所对应的L1-Ln的平均值，表3为位置参数设置为4.5nm时的计算结果，表4为位置参数设置为0nm时的计算结果。
| No | L1 | Ln | L1-Ln |
| 1 | 56.9 | 54.3 | 2.58 |
| 2 | 55.1 | 53.3 | 1.74 |
| 3 | 55.0 | 53.4 | 1.57 |
| 4 | 55.7 | 53.2 | 2.55 |
| 5 | 56.0 | 52.8 | 3.21 |
| 6 | 55.3 | 54.5 | 0.82 |
| 7 | 54.1 | 53.4 | 0.64 |
| 8 | 55.5 | 53.1 | 2.40 |
| 9 | 55.0 | 53.4 | 1.55 |
| 10 | 55.2 | 52.5 | 2.67 |
| 11 | 55.5 | 52.8 | 2.61 |
| 12 | 55.2 | 54.3 | 0.91 |
| 13 | 55.8 | 55.0 | 0.79 |
| 14 | 54.7 | 53.1 | 1.57 |
| 15 | 54.5 | 52.7 | 1.87 |
| 16 | 54.6 | 53.0 | 1.55 |
| 17 | 53.7 | 53.1 | 0.61 |
| 最大值 | 56.9 | 55.0 | 3.2 |
| 最小值 | 53.7 | 52.5 | 0.6 |
| 平均值 | 55.2 | 53.4 | 1.7 |
| 最大减最小值 | 3.1 | 2.5 | 2.6 |
表3
| No | L1 | Ln | L1-Ln |
| 1 | 54.6 | 55.6 | -0.96 |
| 2 | 53.9 | 52.7 | 1.20 |
| 3 | 54.0 | 53.6 | 0.41 |
| 4 | 54.6 | 53.3 | 1.27 |
| 5 | 54.6 | 53.4 | 1.18 |
| 6 | 55.2 | 54.0 | 1.15 |
| 7 | 54.2 | 52.9 | 1.26 |
| 8 | 54.3 | 54.0 | 0.28 |
| 9 | 53.9 | 54.1 | -0.18 |
| 10 | 54.1 | 53.2 | 0.94 |
| 11 | 53.9 | 53.4 | 0.49 |
| 12 | 54.5 | 54.3 | 0.12 |
| 13 | 54.8 | 54.1 | 0.79 |
| 14 | 54.5 | 54.6 | -0.15 |
| 15 | 53.1 | 54.0 | -0.90 |
| 16 | 54.1 | 53.2 | 0.87 |
| 17 | 53.6 | 53.2 | 0.40 |
| 最大值 | 56.9 | 55.6 | 1.3 |
| 最小值 | 53.7 | 52.7 | -1.0 |
| 平均值 | 54.2 | 53.7 | 0.5 |
| 最大减最小值 | 3.1 | 2.8 | 2.2 |
表4
可见当位置参数设置为4.5nm时，L1-Ln为1.7nm，当位置参数设置为0nm时，L1-Ln为0.5nm。
进一步，进行多次试验，得到若干组数据后，对数据进行线性拟合，最终获得如图13所示的拟合直线图，其中，横轴为位置参数值，纵轴为L1-Ln值，本实施例中，拟合直线公式为Y＝0.2017X+0.8211，R2＝0.9381，即将位置参数控制在-6.5～1.5nm之间时，L1-Ln处于-1～1nm之间。
综上所述，本发明的半导体生产中关键尺寸的控制方法通过调整辅助光罩与光罩之间的重叠位置关系，来修正高级制程下光阻经曝光所得的目标图形因光学临近效应造成的关键尺寸误差，从而提高了产品的良率，保证了生产的效率。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (7)
1.一种半导体生产中关键尺寸的控制方法，其特征在于，所述方法包括：
步骤S1：提供一半导体衬底，于所述半导体衬底的表面旋涂一层光阻，并采用具有目标图形的光罩对所述光阻进行曝光后，以在所述光阻上形成保留区域，所述目标图形包括若干图形单元；
步骤S2：采用一辅助光罩对所述光阻再次进行曝光，以在对位于所述保留区域边缘位置的所述图形单元进行修正后，使得位于边缘位置的图形单元之间的尺寸差值小于一预定值；
其中，所述辅助光罩与所述保留区域水平方向的相对位置为一固定的位置参数；
步骤S3：对所述光阻进行显影工艺后，以于所述半导体衬底上形成具有目标图形的光阻层；
步骤S4：重新选取一所述辅助光罩与所述保留区域水平方向的位置参数，执行步骤S1至S3，并获得一与该位置参数对应的所述保留区域边缘位置的所述图形单元之间的尺寸差值；
步骤S5：重复步骤S4，获取至少两组数据，对所述辅助光罩与所述保留区域水平方向的位置参数值与所述保留区域边缘位置的图形单元之间的尺寸差值之间建立数学模型；
步骤S6：通过所述数学模型，获取所述预定值对应的位置参数值。
2.如权利要求1所述的半导体生产中关键尺寸的控制方法，其 特征在于，所述尺寸差值小于1nm。
3.如权利要求1所述的半导体生产中关键尺寸的控制方法，其特征在于，所述目标图形为若干根平行线。
4.如权利要求1所述的半导体生产中关键尺寸的控制方法，其特征在于，所述数学模型为线性关系。
5.如权利要求1所述的半导体生产中关键尺寸的控制方法，其特征在于，建立所述数学模型的步骤还包括：
使用同一个所述位置参数，检测若干个目标图形的关键尺寸，并取平均值，作为所述数学模型中该位置参数对应的关键尺寸值。
6.如权利要求1所述的半导体生产中关键尺寸的控制方法，其特征在于，所述半导体生产中关键尺寸的控制方法的制程范围小于32nm。
7.如权利要求1所述的半导体生产中关键尺寸的控制方法，其特征在于，所述光阻为正胶时，所述保留区域为非曝光区；所述光阻为负胶时，所述保留区域为曝光区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410425528.3A CN104201145B (zh) | 2014-08-26 | 2014-08-26 | 半导体生产中关键尺寸的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410425528.3A CN104201145B (zh) | 2014-08-26 | 2014-08-26 | 半导体生产中关键尺寸的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201145A CN104201145A (zh) | 2014-12-10 |
| CN104201145B true CN104201145B (zh) | 2017-10-24 |
Family
ID=52086417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410425528.3A Active CN104201145B (zh) | 2014-08-26 | 2014-08-26 | 半导体生产中关键尺寸的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201145B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112904661B (zh) * | 2021-03-01 | 2024-04-19 | 长江存储科技有限责任公司 | 一种芯片的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1089370A (zh) * | 1992-12-10 | 1994-07-13 | 三星电子株式会社 | 形成图形的方法 |
| CN1866130A (zh) * | 2005-05-16 | 2006-11-22 | 联华电子股份有限公司 | 缩小关键尺寸的方法 |
| CN1940715A (zh) * | 2005-09-27 | 2007-04-04 | 力晶半导体股份有限公司 | 光掩模图案的校正方法及其形成方法 |
| CN102540749A (zh) * | 2010-12-29 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 一种光刻方法 |
| CN103676490A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种监控弱点形成原因的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053172B2 (en) * | 2008-02-21 | 2011-11-08 | International Business Machines Corporation | Photoresists and methods for optical proximity correction |
| US8609327B2 (en) * | 2008-07-10 | 2013-12-17 | International Business Machines Corporation | Forming sub-lithographic patterns using double exposure |
-
2014
- 2014-08-26 CN CN201410425528.3A patent/CN104201145B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1089370A (zh) * | 1992-12-10 | 1994-07-13 | 三星电子株式会社 | 形成图形的方法 |
| CN1866130A (zh) * | 2005-05-16 | 2006-11-22 | 联华电子股份有限公司 | 缩小关键尺寸的方法 |
| CN1940715A (zh) * | 2005-09-27 | 2007-04-04 | 力晶半导体股份有限公司 | 光掩模图案的校正方法及其形成方法 |
| CN102540749A (zh) * | 2010-12-29 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 一种光刻方法 |
| CN103676490A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种监控弱点形成原因的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201145A (zh) | 2014-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11748549B2 (en) | Method and apparatus for integrated circuit mask patterning | |
| CN106468853B (zh) | 觉知周围环境的opc | |
| JP4861893B2 (ja) | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム | |
| US8802574B2 (en) | Methods of making jogged layout routings double patterning compliant | |
| CN107797375B (zh) | 目标图形的修正方法 | |
| CN110007554B (zh) | 光学邻近修正方法及掩膜版的制作方法 | |
| US20160196381A1 (en) | Metrology pattern layout and method of use thereof | |
| KR20170128719A (ko) | 반도체 소자의 제조 방법 | |
| CN105573048B (zh) | 一种光学临近修正模型的优化方法 | |
| US8856695B1 (en) | Method for generating post-OPC layout in consideration of top loss of etch mask layer | |
| KR20130112785A (ko) | 마스크 패턴 생성 방법 | |
| US7279259B2 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
| TWI236702B (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| CN104201145B (zh) | 半导体生产中关键尺寸的控制方法 | |
| US20200018709A1 (en) | Wafer distortion measurement and overlay correction | |
| TWI588595B (zh) | 光學鄰近修正方法 | |
| US8881069B1 (en) | Process enhancing safe SRAF printing using etch aware print avoidance | |
| TWI540380B (zh) | 光學鄰近修正方法 | |
| US8677289B1 (en) | Method of generating assistant feature | |
| CN103499902B (zh) | 一种基板的全距调控方法和装置 | |
| TW202009753A (zh) | 積體電路佈圖方法 | |
| CN109254494B (zh) | 一种光学邻近修正方法 | |
| US10139723B2 (en) | Method of forming photomask | |
| US20100064274A1 (en) | Proximity correction method and system | |
| CN210776174U (zh) | 组合光罩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |