CN112904661B - 一种芯片的制作方法 - Google Patents

一种芯片的制作方法 Download PDF

Info

Publication number
CN112904661B
CN112904661B CN202110224045.7A CN202110224045A CN112904661B CN 112904661 B CN112904661 B CN 112904661B CN 202110224045 A CN202110224045 A CN 202110224045A CN 112904661 B CN112904661 B CN 112904661B
Authority
CN
China
Prior art keywords
sub
main
size
graph
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110224045.7A
Other languages
English (en)
Other versions
CN112904661A (zh
Inventor
赵晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110224045.7A priority Critical patent/CN112904661B/zh
Publication of CN112904661A publication Critical patent/CN112904661A/zh
Application granted granted Critical
Publication of CN112904661B publication Critical patent/CN112904661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请实施例公开了一种芯片的制作方法，包括：提供第一版图，所述第一版图上具有至少一个第一区域和第二区域，所述第一区域具有第一图形，所述第二区域具有至少一个第二图形；对所述第一版图进行修正得到第二版图；利用所述第二版图制作光罩，所述光罩上具有第三图形和第四图形，所述第四图形用于检测所述光罩制作工艺的稳定性；利用所述光罩制作芯片，所述芯片上具有晶圆结构和检测结构，所述检测结构与所述第四图形能够用于检测所述芯片过程中产生的误差。由此可见，本申请实施例提供的芯片制作方法能够检测芯片制作各个环节中的误差。

Description

一种芯片的制作方法
技术领域
本申请涉及芯片制造领域，尤其涉及一种芯片的制作方法。
背景技术
随着集成电路的发展，集成电路芯片也成为了人们关注的重点。但是在芯片的制作过程中，其各个制作环节对最终形成的芯片的误差均具有至关重要的影响。因此，提供一种能够分析各个制作环节中误差的芯片制作方法，成为了本领域技术人员的研究重点。
发明内容
为解决上述技术问题，本申请实施例提供了一种芯片制作方法，该芯片制作方法能够分析芯片制作过程中各个制作环节的误差。
为解决上述问题，本申请实施例提供了如下技术方案：
一种芯片的制作方法，该制作方法包括：
提供第一版图，所述第一版图上具有至少一个第一区域和第二区域，所述第一区域具有第一图形，所述第二区域具有至少一个第二图形，所述第二区域与所述第一区域不交叠；
利用光学邻近效应对所述第一版图上的第一图形和第二图形进行修正，得到第二版图；
利用所述第二版图制作光罩，所述光罩上具有至少一个第三图形和至少一个第四图形，所述第三图形与所述第一图形一一对应，所述第四图形与所述第二图形一一对应，所述第四图形用于检测所述光罩制作工艺的稳定性；
利用所述光罩制作芯片，所述芯片上具有至少一个晶圆结构和至少一个检测结构，所述晶圆结构与所述第三图形一一对应，所述检测结构与所述第四图形一一对应，所述至少一个第四图形和至少一个检测结构还用于检测所述芯片制作过程中的误差。
可选的，所述第一图形包括至少一个第一主图形，所述第一主图形的第一位置具有第一尺寸；
所述第二图形包括至少一个第二主图形，所述第二主图形与所述第一主图形一一对应，所述第二主图形与所述第一主图形的形状相同。
可选的，所述第一图形还包括至少一个第一辅图形；所述第二图形还包括：至少一个第二辅图形，所述第二辅图形与所述第一辅图形一一对应；所述第二辅图形和所述第一辅图形的形状相同。
可选的，所述第二区域包括第一子区域，所述第一子区域位于所述至少一个第一区域的外围区域。
可选的，所述至少一个第二主图形包括位于所述第一子区域的多个第一子主图形，所述多个第一子主图形与所述第一主图形的形状相同，所述第一子主图形的第二位置具有第二尺寸，所述第一子主图形的第二位置与所述第一主图形的第一位置对应，所述第二尺寸为所述第一尺寸与第一补偿尺寸之和，且所述多个第一子主图形对应的第一补偿尺寸不同；
所述第四图形包括多个第二子主图形，所述第二子主图形与所述第一子主图形一一对应；
该制作方法还包括：
获取所述光罩上多个第二子主图形的预设尺寸，所述第二子主图形的预设尺寸为所述第二子主图形中对应第一子主图形的第二位置的部分的实际尺寸同与其对应的第二尺寸的差值；
基于至少两个所述光罩上多个第二子主图形的预设尺寸，确定所述光罩制作过程中的工艺稳定性。
可选的，所述至少一个第二主图形包括位于所述第一子区域的多个第三子主图形，所述第三子主图形包括多个第一主图形单元，所述第一主图形单元与所述第一主图形的形状相同，所述第一主图形单元的第三位置具有第三尺寸，所述第一主图形单元的第三位置与所述第一主图形的第一位置对应，所述第三尺寸与所述第一尺寸相同，且所述多个第三子主图形中第一主图形单元的密度不同；
所述第四图形包括多个第四子主图形，所述第四子主图形包括多个第二主图形单元，所述第四子主图形与所述第三子主图形一一对应，所述第二主图形单元与所述第一主图形单元一一对应；
该制作方法还包括：
获取所述光罩上的多个第四子主图形中第二主图形单元的预设尺寸，所述第二主图形单元的预设尺寸为所述第二主图形单元的实际尺寸与所述第三尺寸的差值；
基于至少两个所述光罩上的多个第四子主图形中第二主图形单元的预设尺寸，确定所述光罩制作过程中的工艺稳定性。
可选的，所述第一版图上具有多个第一区域，所述第二区域包括第二子区域，所述第二子区域位于所述多个第一区域中相邻第一区域的间隙区域，所述至少一个第二主图形包括位于所述第二子区域的至少一个第五子主图形；
所述第五子主图形与所述第一主图形的形状相同，所述第五子主图形的第四位置具有第四尺寸，所述第五子主图形的第四位置与所述第一主图形的第一位置对应，所述第四尺寸为所述第一尺寸和第二补偿尺寸之和；
所述第四图形包括至少一个第六子主图形，所述第六子主图形与所述第五子主图形一一对应，所述检测结构包括第一检测结构，所述第一检测结构与所述第六子主图形一一对应。
可选的，所述第二子区域包括多个第五子主图形，所述多个第五子主图形对应的第二补偿尺寸不同。
可选的，该制作方法还包括：
基于所述至少一个第六子主图形的预设尺寸和所述至少一个第一检测结构的预设尺寸，检测所述芯片制作过程中的误差；
其中，所述第六子主图形的预设尺寸为所述第六子主图形的实际尺寸与所述第一尺寸的差值；所述第一检测结构的预设尺寸为所述第一检测结构的实际尺寸与所述第一尺寸的差值。
可选的，该制作方法还包括：
如果所述至少一个第六子主图形的预设尺寸符合第一条件，所述至少一个第一检测结构的预设尺寸不符合第二条件，则确定利用所述光罩制作芯片的过程中误差超出误差允许范围。
可选的，所述第二区域包括第三子区域，所述第三子区域位于所述多个第一区域中相邻第一区域之间的间隙区域，所述至少一个第二主图形包括位于第三子区域的多个第七子主图形，所述第七子主图形与所述第五子主图形一一对应，且所述第七子主图形与其对应的第五子主图形尺寸相同；
所述第四图形包括第八子主图形，所述第八子主图形与所述第七子主图形一一对应，所述检测结构包括第二检测结构，所述第二检测结构与所述第八子主图形一一对应，且所述第三子区域的第七子主图形的密度大于所述第二子区域的第五子主图形的密度；
该制作方法还包括：
基于所述多个第六子主图形和所述多个第一检测结构，确定目标第六子主图形及其对应的目标第一检测结构；
基于所述多个第八子主图形和所述多个第二检测结构，确定目标第八子主图形及其对应的目标第二检测结构；
基于所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸，确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度；
其中，所述目标第一检测结构为所述多个第一检测结构中误差最小的第一检测结构，所述目标第二检测结构为所述多个第二检测结构中误差最小的第二检测结构；
所述目标第一检测结构的预设尺寸为所述目标第一检测结构的实际尺寸与所述第一尺寸的差值；所述目标第二检测结构的预设尺寸为所述目标第二检测结构的实际尺寸与所述第一尺寸的差值。
可选的，该方法还包括：
如果所述目标第一检测结构的预设尺寸在误差范围内以及所述目标第二检测结构的预设尺寸在误差允许范围内，则确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度；
如果所述目标第一检测结构的预设尺寸不在误差范围内和/或所述目标第二检测结构的预设尺寸不在误差允许范围内，则确定所述目标第一检测结构的预设尺寸及其对应的所述目标第二检测结构的预设尺寸是否相同；
如果所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸相同，则确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度。
可选的，该制作方法还包括：
基于第一比值和第二比值，确定所述第三子区域的第七子主图形的密度和所述第二子区域的第五子主图形的密度不同对所述检测结构的实际尺寸的影响；
其中，所述第一比值为第六子主图形的预设尺寸及与其对应的第一检测结构的预设尺寸的比值，所述第二比值为第八子主图形的预设尺寸及与其对应的第二检测结构的预设尺寸的比值。
可选的，该制作方法还包括：
基于至少一个第六子主图形的预设尺寸及其对应的第一检测结构的预设尺寸的比值，确定所述第六子主图形的实际尺寸的随机波动对所述第一检测结构的实际尺寸的影响。
可选的，所述第一辅图形的第五位置具有第五尺寸，所述第二辅图形的第六位置具有第六尺寸，所述第二辅图形的第六位置与所述第一辅图形的第五位置对应，且所述第六尺寸为所述第五尺寸与第三补偿尺寸之和；
所述第三图形包括第三辅图形，所述第四图形包括第四辅图形，所述第三辅助对应所述第一辅图形，所述第四辅图形对应所述第二辅图形；
其中，部分所述第一图形中第二补偿尺寸和第三补偿尺寸相同，部分所述第一图形中第二补偿尺寸和第三补偿尺寸不同。
可选的，该制作方法还包括：
基于多个第四图形中第四主图形的预设尺寸和第四辅图形的预设尺寸，确定目标第四图形；
基于所述目标第四图形，确定所述目标第四图形对应的检测结构的预设尺寸是否在误差范围内；
如果所述目标第四图形对应的检测结构的预设尺寸在误差范围内，则确定利用所述光罩制作芯片过程的误差在误差允许范围内；
其中，所述目标第四图形为所述多个第四图形中的预设尺寸最小的第四图形。
可选的，该制作方法还包括：
基于多个第四图形中第四主图形的预设尺寸和第四辅图形的预设尺寸，确定目标第四图形；
基于所述多个第四图形对应的检测结构的预设尺寸与所述目标第四图形对应的检测结构预设尺寸，确定所述芯片制作方法对利用所述光罩制作芯片过程中的误差容纳能力。
可选的，所述芯片具有多个芯片单元，利用所述光罩制作芯片包括：
利用不同的光束，将所述光罩上的图形转移到所述芯片的不同芯片单元中，其中，不同芯片单元制作时对应的光束的预设参数不同；
基于不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，确定所述光束的不同参数对利用所述光罩制作芯片过程的影响；
其中，所述预设参数包括所述光束的能量和焦距中的至少一个。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的技术方案，包括：提供第一版图，所述第一版图上具有至少一个第一区域和第二区域，所述第一区域具有第一图形，所述第二区域具有至少一个第二图形，所述第二区域与所述第一区域不交叠；利用光学临近效应对所述第一版图上的第一图形和第二图形进行修正，得到第二版图；利用所述第二版图制作光罩，所述光罩上具有至少一个第三图形和至少一个第四图形，所述第三图形与所述第一图形一一对应，所述第四图形与所述第二图形一一对应，所述第四图形用于检测所述光罩制作工艺的稳定性；利用所述光罩制作芯片，所述芯片上具有至少一个晶圆结构和至少一个检测结构，所述晶圆结构与所述第三图形一一对应，所述检测结构与所述第四图形一一对应，所述检测结构与所述第四图形能够用于检测所述芯片过程中产生的误差。由此可见，本申请实施例提供的芯片制作方法能够分析芯片制作各个环节中产生的误差。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1～图4为现有芯片制作方法中不同制作环节中的结构示意图；
图5为整体等幅波动芯片误差的示意图；
图6为分组随机波动芯片误差的示意图；
图7为本申请实施例提的一种芯片制作方法的流程图；
图8～图15、图17～图18、图20～图26以及图28～图29为本申请实施例提的一种芯片制作方法中的不同制作环节中的结构示意图；
图16为本申请实施例提的一种芯片制作方法中获取的两个光罩上的多个第二子主图形的预设尺寸的变化曲线图；
图19为本申请实施例提的一种芯片制作方法中获取的两个所述光罩上的多个第四子主图形中多个第二主图形单元的预设尺寸变化曲线图；
图27为本申请实施例提的一种芯片制作方法中获取的第六子主图形的预设尺寸Ai、第八子主图形的预设尺寸Bi、第一检测结构的预设尺寸ai和第二检测结构的预设尺寸bi的对照图；
图30为本申请实施例提的一种芯片制作方法中获取的第四主图形的预设尺寸Ci和第四辅图形的预设尺寸Di的对照图；
图31为本申请实施例提的一种芯片制作方法中获取的检测结构的预设尺寸Wi的对照图；
图32为本申请实施例提的一种芯片制作方法中的芯片结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，在芯片制作过程中，其各个制作环节对最终形成的芯片的误差均具有至关重要的影响。因此，提供一种能够分析各个制作环节中产生的误差的芯片制作方法，成为了本领域技术人员的研究重点。
发明人研究发现，芯片制作过程包括：如图1所示，提供一具有芯片图形的原始版图；如图2所示，对原始版图进行修正得到修正版图；如图3所示，将修正版图上的芯片图形转移到光罩(mask)上；如图4所示，将光罩上的芯片图形转移到晶圆(wafer)上，形成芯片。已知芯片制作过程中的各个制作环节都可能导致最终形成的芯片存在误差，芯片误差公式如下：
Variationtotal
＝b*Variationopc+c*Variationmask+d*Variationfab+e
*VariationopcVariationmask*Variationfab+f
其中，b，c，d分别为芯片各制作环节产生的误差在芯片总误差中所占的比例，e为芯片各制作环节共同作用产生的误差在芯片总误差中所占的比例，f为常数，Variationopc为利用光学邻近效应修正原始版图过程中产生的误差；Variationmask为光罩厂生产光罩时，由于光罩实体与设计模板存在偏差所产生的误差，需要说明的是，由于光罩实体与设计模板存在偏差所产生的误差包括整体等幅波动误差和分组随机波动误差两种类型，如图5所示为整体等幅波动误差的示意图，如图6所示为分组随机波动误差的示意图，其中，曲线(1)和曲线(2)分别代表光罩中不同区域的芯片图形的误差变化曲线，根据图5和图6可以看出，整体等幅波动误差不会改变同张光罩中不同区域的芯片误差的变化趋势，对后续将光罩的芯片图形转移到晶圆上的影响较小，分组随机波动误差可能改变同张光罩中不同区域的芯片误差的变化趋势，对后续将光罩的芯片图形转移到晶圆上的影响较大；Variationfab为将光罩上的芯片图形转移到晶圆的过程中所产生的误差。根据芯片误差公式可以看出，芯片制作过程中各个环节都可能产生误差，并且前一步制作环节产生的误差会在后一步制作环节中继续存在，进而对后续制作环节产生影响，导致最终形成的芯片存在误差。
基于此，本申请实施例提供了一种芯片制作方法，如图7所示，该方法包括：
S1：如图8所示，提供第一版图10，所述第一版图10上具有至少一个第一区域11和第二区域12，所述第一区域11具有第一图形111，所述第二区域12具有至少一个第二图形121，所述第二区域12与所述第一区域11不交叠。
在上述实施例的基础上，在本申请的一个实施例中，如图9所示，所述第一图形111包括至少一个第一主图形1111，所述第一主图形1111的第一位置具有第一尺寸；所述第二图形121包括至少一个第二主图形1211，所述第二主图形1211与所述第一主图形1111一一对应，所述第二主图形1211与所述第一主图形1111的形状相同。
需要说明的是，在本申请实施例中，继续如图9所示，所述第一主图形1111的第一位置的第一尺寸d1为所述第一主图形1111的中间部分的宽度，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，如图10所示，所述第一图形111还包括至少一个第一辅图形1112；所述第二图形121还包括至少一个第二辅图形1212，所述第二辅图形1212与所述第一辅图形1112一一对应，并且所述第二辅图形1212与所述第一辅图形1112的形状相同。
S2：利用光学临近效应对所述第一版图上的第一图形和第二图形进行修正，得到第二版图。
需要说明的是，随着集成电路芯片的发展，集成电路芯片的集成度越来越高，这也造成了集成电路芯片中电路走线越来越窄，从而使得制作芯片时芯片图形中的线条越来越窄，这将会导致将芯片图形转移到晶圆形成芯片的过程中，由于曝光线条的特征尺寸接近曝光系统的理论分辨极限而发生光学临近效应(Optical Proximity Effect，简称OPE)，导致芯片图形在晶圆上成像时发生畸变，影响最终形成芯片的质量。因此，在获得所述第一版图后，可以利用光学临近效应对所述第一版图上的第一图形和第二图形进行修正，得到第二版图，以在一定程度上避免由于光学临近效应所产生的误差。
S3：如图11所示，利用所述第二版图制作光罩(mask)20，所述光罩20上具有至少一个第三图形21和至少一个第四图形22，所述第三图形21与所述第一图形一一对应，所述第四图形22与所述第二图形一一对应，其中所述第四图形22用于检测所述光罩20制作工艺的稳定性，进而能够分析由于光罩20制作工艺稳定性所产生的误差。
具体的，在本申请的一个实施例中，利用所述第二版图制作光罩的过程包括：将所述第二版图上的第一图形和第二图形转移到光罩上，在所述光罩上形成与所述第一图形对应的所述第三图形以及与所述第二图形对应的所述第四图形，所述第四图形能够用于检测所述光罩制作工艺的稳定性，进而分析由于所述光罩制作工艺的稳定性所产生的误差。
S4：如图12所示，利用所述光罩制作芯片30，具体为将光罩上的图形转移到晶圆(wafer)上，以制作芯片，具体的，所述芯片30上具有至少一个晶圆结构31和至少一个检测结构32，所述晶圆结构31与所述第三图形一一对应，所述检测结构32与所述第四图形一一对应，所述检测结构32与所述第四图形22能够用来检测利用所述芯片制作过程中的误差。
下面结合具体实施例对利用所述第四图形检测所述光罩制作工艺的稳定性的过程进行详细的描述。
具体的，在本申请的一个实施例中，如图13所示，所述第二区域包括第一子区域122，所述第一子区域122位于所述至少一个第一区域11的外围区域，使得后续在光罩上增加所述第四图形检测所述光罩制作工艺的稳定性的同时，不会对所述光罩上的第三图形产生影响。
在上述实施例的基础上，在本申请的一个实施例中，如图14所示，所述至少一个第二主图形1211包括位于所述第一子区域122的多个第一子主图形1221，所述多个第一子主图形1221与所述第一主图形1111的形状形同，所述第一子主图形1221的第二位置具有第二尺寸d2，所述第一子主图形1221的第二位置与所述第一主图形1111的第一位置对应，即所述第一子主图形1221的第二位置为所述第一子主图形1221的中间位置，所述第二尺寸d2为所述第一尺寸与第一补偿尺寸之和，且所述多个第一子主图形1221对应的第一补偿尺寸不同，即所述第一子区域122具有多个具有不同第二尺寸d2的所述第一子主图形1221。相应的，在本申请实施例中，如图15所示，所述第四图形22包括多个第二子主图形221，其中，所述第二子主图形221与所述第一子主图形一一对应，即所述第四图形22中的所述多个第二子主图形221与所述多个第一子主图形的第二位置相对应的位置具有不同的尺寸。
为了检测所述光罩制作工艺的稳定性，在上述实施例的基础上，在本申请的一个实施例中，该制作方法还包括：获取所述光罩上的多个第二子主图形的预设尺寸，所述第二子主图形的预设尺寸为所述第二子主图形中对应第一子主图形的第二位置的部分的实际尺寸同与其对应的第二尺寸的差值，基于至少两个所述光罩上多个第二子主图形的预设尺寸，确定所述光罩制作过程中的工艺稳定性。
下面以基于两个所述光罩上多个第二子主图形的预设尺寸，确定所述光罩制作过程中的工艺稳定性为例进行描述，但本申请对此并不做限定，在本申请的其他实施例中，还可以基于至少三个光罩上多个第二子主图形的预设尺寸，确定所述光罩制作过程中的工艺稳定性，具体视情况而定。
如图16所示，图16为获取的两个光罩上的多个第二子主图形的预设尺寸的变化曲线，基于获取的两个光罩上的多个第二子主图形的预设尺寸的变化曲线可以确定光罩制作过程中的工艺稳定性。
具体的，在本申请的一个实施例中，如果获取的两个光罩上的多个第二子主图形的预设尺寸变化曲线的变化趋势相同，且所述两个光罩中各光罩上的多个第二子主图形的预设尺寸的浮动范围相同或相近，说明光罩制作过程中的工艺稳定性较好，进而利用所述光罩制作芯片时产生的误差也会较小，可以进行光罩的批量生产。
下面通过举例，解释如何通过所述两个光罩上的第二子主图形的预设尺寸变化曲线的变化趋势与所述两个光罩上的第二子主图形的预设尺寸的浮动范围，判断光罩制作过程中的工艺稳定性。
具体的，当所述两个光罩中一个光罩上的多个第二子主图形的预设尺寸为5nm时，即所述两个光罩中一个光罩上的多个第二子主图形的实际尺寸相较于目标尺寸大5nm时，所述两个光罩中另一个光罩上的多个第二子主图形的预设尺寸为7nm，即所述两个光罩中另一个光罩上的多个第二子主图形的实际尺寸相较于目标尺寸大7nm，说明所述两个光罩上的多个第二子主图形的预设尺寸的变化趋势相同，所述两个光罩上的多个第二子主图形的实际尺寸均相较于目标尺寸较大，并且所述两个光罩中各光罩上的多个第二子主图形的预设尺寸的浮动范围相近，说明光罩制作过程中的工艺稳定性较好，进而利用所述光罩制作芯片时产生的误差也会较小，可以进行光罩的批量生产。
当所述两个光罩中一个光罩上的多个第二子主图形的预设尺寸为-5nm时，即所述两个光罩中一个光罩上的多个第二子主图形的实际尺寸相较于目标尺寸小5nm时，所述两个光罩中的另一个光罩上的多个第二子主图形的预设尺寸为7nm，即所述两个光罩中的另一个光罩上的多个第二子主图形的实际尺寸相较于目标尺寸大7nm，说明所述两个光罩上的多个第二子主图形的预设尺寸的变化趋势不同，所述两个光罩中一个光罩上的多个第二子主图形的实际尺寸相较于目标尺寸较小，所述两个光罩中另一个光罩上的多个第二子主图形的实际尺寸相较于目标尺寸较大，说明光罩制作过程中的工艺稳定性较差，利用所述光罩制作芯片时产生的误差会较大，不可以进行光罩的批量生产。
另外，如果所述两个光罩上的多个第二子主图形的预设尺寸的变化趋势相同，但所述两个光罩中各光罩上的多个第二子主图形的预设尺寸的浮动范围较大，也说明光罩制作过程中的工艺稳定性较差，利用所述光罩制作芯片时产生的误差会较大，不可以进行光罩的批量生产。
在上述任一实施例的基础上，在本申请的另一个实施例中，当所述第二区域包括第一子区域，所述第一子区域位于所述至少一个第二区域的外围区域时，如图17所示，所述至少一个第二主图形1211包括位于所述第一子区域122的多个第三子主图形1222；，所述第三子主图形1222包括多个第一主图形单元12221，所述第一主图形单元12221与所述第一主图形1111相同，并且所述第一主图形单元12221的第三位置具有第三尺寸d3，所述第一主图形单元12221的第三位置与所述第一主图形1111的第一位置对应，即所述第一主图形单元12221的第三位置为所述第一主图形单元12221的中间位置，所述第一主图形单元12221的所述第三尺寸d3与所述第一尺寸d1相同，即所述第三尺寸d3为所述第一主图形单元12221的中间位置的宽度，其中，所述多个第三子主图形1222中的第一主图形单元12221的密度不同。相应的，在本申请实施例中，如图18所示，所述第四图形22包括多个第四子主图形222，所述第四子主图222形包括多个第二主图形单元2221，所述第四子主图形222与所述第三子主图形一一对应，所述第二主图形单元2221与所述第一主图形单元一一对应，即所述多个第四子主图形222中的第二主图形单元2221的密度不同。
由上述已知，当所述光罩上具有多个不同尺寸的第二子主图形时，可以通过所述光罩上的多个第二子主图形的预设尺寸，判断所述光罩制作过程中的工艺稳定性。除此之外，当所述光罩上具有多个第四子主图形，并且所述第四子主图形包括多个第二主图形单元时，也可以通过所述光罩上的所述第四子主图形的第二主图形单元的预设尺寸，判断所述光罩制作过程中的工艺稳定性。
具体的，为了确定所述光罩制作过程中的工艺稳定性，在上述实施例的基础上，在本申请的一个实施例中，该制作方法还包括：获取所述光罩上的多个第四子主图形中第二主图形单元的预设尺寸，其中所述第二主图形单元的预设尺寸为所述第二主图形单元的实际尺寸与所述第三尺寸的差值，并基于至少两个所述光罩的多个第四子主图形中第二主图形单元的预设尺寸，确定所述光罩的制作过程中的工艺稳定性。
下面以基于两个所述光罩上的多个第四子主图形中第二主图形单元的预设尺寸，确定所述光罩的制作过程中的工艺稳定性为例进行描述，但本申请对此并不做限定，在本申请的其他实施例中，还可以基于至少三个光罩上的多个第四子主图形中第二主图形单元的预设尺寸，确定所述光罩的制作过程中的工艺稳定性，具体视情况而定。
具体的，在本申请的一个实施例中，如图19所示，图19为获取的两个所述光罩上的多个第四子主图形中第二主图形单元的预设尺寸变化曲线，基于获取的所述两个光罩上的多个第四子主图形中第二主图形单元的预设尺寸的变化可以确定光罩制作过程中的工艺稳定性。
具体的，在本申请的一个实施例中，如果获取的所述两个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸变化曲线的变化趋势相同，且所述两个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸的浮动范围相同或相近，说明光罩制作过程中的工艺稳定性较好，进而利用所述光罩制作芯片时产生的误差也会较小，可以进行光罩的批量生产。
下面通过举例，解释如何通过所述两个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸变化曲线的变化趋势与所述两个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸的浮动范围，判断光罩制作过程中的工艺稳定性。
具体的，当所述两个光罩中一个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸为5nm时，即所述两个光罩中一个光罩上的多个第四子主图形中的第二主图形单元的实际尺寸相较于目标尺寸大5nm时，所述两个光罩中的另一个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸为7nm，即所述两个光罩中的另一个光罩上的多个第四子主图形中的第二主图形单元的实际尺寸相较于目标尺寸大7nm，说明所述两个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸的变化趋势相同，所述两个光罩上的多个第四子主图形中的第二主图形单元的实际尺寸均相较于目标尺寸较大，并且所述两个光罩中各光罩上的多个第四子主图形中的第二主图形单元的预设尺寸的浮动范围相近，说明光罩制作过程中的工艺稳定性较好，进而利用所述光罩制作芯片时产生的误差也会较小，可以进行光罩的批量生产。
当所述两个光罩中一个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸为-5nm时，即所述两个光罩中一个光罩上的多个第四子主图形中的第二主图形单元的实际尺寸相较于目标尺寸小5nm时，所述两个光罩中的另一个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸为7nm，即所述两个光罩中的另一个光罩上的多个第四子主图形中的第二主图形单元的实际尺寸相较于目标尺寸大7nm，说明所述两个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸的变化趋势不同，所述两个光罩中一个光罩上的多个第四子主图形中的第二主图形单元的实际相较于目标尺寸较小，所述两个光罩中的另一个光罩上的多个第四子主图形中的第二主图形单元的实际尺寸相较于目标尺寸较大，说明光罩制作过程中的工艺稳定性较差，利用所述光罩制作芯片时产生的误差会较大，不可以进行光罩的批量生产。
另外，如果所述两个光罩上的多个第四子主图形中的第二主图形单元的预设尺寸的变化趋势相同，但所述两个光罩中各光罩上的多个第四子主图形中的第二主图形单元的预设尺寸的浮动范围较大，也说明光罩制作过程中的工艺稳定性较差，利用所述光罩制作芯片时产生的误差会较大，不可以进行光罩的批量生产。
由上述已知，本申请实施例能够利用所述至少一个第四图形和至少一个检测结构检测所述芯片制作过程中的误差，下面将结合具体实施例对所述至少一个第四图形和至少一个检测结构用于检测所述芯片制作过程中的误差的过程进行描述。
具体的，在本申请的一个实施例中，如图20所示，所述第一版图10上具有多个第一区域11，所述第二区域12包括第二子区域123，所述第二子区域123位于所述多个第一区域11中相邻第一区域11的间隙区域，所述至少一个第二主图形1211包括位于所述第二子区域123的至少一个第五子主图形1231，其中，所述第五子主图形1231与所述第一主图形1111的形状相同，并且所述第五子主图形1231的第四位置具有第四尺寸d4，所述第五子主图形1231的第四位置与所述第一主图形1111的第一位置对应，即所述第五子主图形1231的第四位置的第四尺寸d4为所述第五子主图形1231中间位置的宽度，其中，所述第四尺寸d4为所述第一尺寸d1和所述第二补偿尺寸之和。相应的，在本申请实施例中，如图21所示，所述光罩20的所述第四图形22包括至少一个第六子主图形223，所述第六子主图形223与所述第五子主图形一一对应，即所述第六子主图形223与所述第一主图形的形状相同；如图22所示，所述检测结构32包括第一检测结构321，所述第一检测结构321与所述第六子主图形一一对应，以使得能够利用所述第一检测结构321和所述第六子主图形分析所述芯片制作过程中的误差。
在上述实施例的基础上，在本申请的一个实施例中，如图23所示，所述第一版图10上具有多个第一区域11，所述第二区域12包括第二子区域123，所述第二子区域123位于所述多个第一区域11中相邻第一区域11的间隙区域，所述至少一个第二主图形1211包括位于所述第二子区域123的多个第五子主图形1231，其中，所述多个第五子主图形1231对应的第二补偿尺寸不同，可以获得具有不同第四尺寸d4的多个第五子主图形1231，已知所述第六子主图形与所述第五子主图形1231一一对应，因此所述第四图形包括多个第六子主图形，并且所述多个第六子主图形与所述第五子主图形第四位置对应的位置尺寸不同，以能够利用所述第一检测结构和所述第六子主图形分析所述芯片制作过程中的误差。
当利用所述至少一个第四图形和至少一个检测结构检测芯片制作过程的误差时，在上述实施例的基础上，在本申请的一个实施例中，该制作方法还包括：基于位于所述至少一个第六子主图形的预设尺寸和所述至少一个第一检测结构的预设尺寸，检测所述芯片制作过程的误差，其中，所述第六子主图形的预设尺寸为所述第六子主图形的实际尺寸与所述第一尺寸的差值，所述第六子主图形的实际尺寸为所述第六子主图形与所述第一主图形第一位置对应部分的尺寸，所述第一检测结构的预设尺寸为所述第一检测结构的实际尺寸与所述第一尺寸的差值，所述第一检测结构的实际尺寸为所述第一检测结构与所述第一主图形第一位置对应部分的实际尺寸。
具体的，在本申请的一个实施例中，如果所述至少一个第六子主图形的预设尺寸符合第一条件，但是所述至少一个第一检测结构的预设尺寸不符合第二条件，则确定利用所述光罩制作芯片的过程中的误差超出误差允许范围，即利用所述光罩制作芯片的过程中的误差较大，不能够直接利用所述光罩制作所述芯片。
在本申请的另一个实施例中，如果所述至少一个第六子主图形的预设尺寸符合第一条件，并且所述至少一个第一检测结构的预设尺寸也符合第二条件，则确定利用所述光罩制作芯片的过程中的误差在允许范围以内，即利用所述光罩制作芯片的过程中的误差较小，能够利用所述光罩制作所述芯片。
需要说明的是，所述第一条件为所述至少一个第六子主图形的预设尺寸在误差允许范围内，所述第二条件为所述至少一个第一检测结构的预设尺寸在误差允许范围内。
在上述任一实施例的基础上，在本申请的一个实施例中，当所述第二子区域包括多个第五子主图形时，如图24所示，所述第二区域12还包括第三子区域124，所述第三子区域124位于所述多个第一区域11中相邻第一区域11之间的间隙区域，所述至少一个第二主图形1211包括位于所述第三子区域124的多个第七子主图形1241，所述第七子主图形1241与所述第五子主图形1231一一对应，且所述第七子主图形1241与其对应的第五子主图形1231尺寸相同，即所述第三子区域124包括多个不同尺寸的第七子主图形1241。
需要说明的是，在本申请的一个实施例中，所述多个第五子主图形的尺寸相同，在本申请的其他实施例中，所述多个第五子主图形的尺寸也可以不同，本申请实施例对此并不做限定，具体视情况而定。
还需要说明的是，本申请实施例对于所述第二区域中的所述第二子区域与所述第三子区域的相对位置并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，如图25所示，所述第四图形22包括第八子主图形224，所述第八子主图形224与所述第七子主图形一一对应；如图26所示，所述检测结构32包括第二检测结构322，所述第二检测结构322与所述第八子主图形一一对应，且所述第三子区域的第七子主图形的密度大于所述第二子区域的第五子主图形的密度。
在上述实施例的基础上，在本申请的一个实施例中，为了检测所述芯片制作过程中的误差，该制作方法还包括：基于所述多个第六子主图形和所述多个第一检测结构，确定目标第六子主图形及其对应的目标第一检测结构；基于所述多个第八子主图形和所述多个第二检测结构，确定目标第八子主图形及其对应的目标第二检测结构，当所述目标第六子主图形的预设尺寸和所述目标第八子主图形均在误差允许范围内时，基于所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸，能够分析利用光学临近效应修正第一版图得到的第二版图过程的修正精度。需要说明的是，在本申请实施例中，所述目标第一检测结构为所述多个第一检测结构中误差最小的第一检测结构，所述目标第二检测结构为所述多个第二检测结构中误差最小的第二检测结构，所述目标第一检测结构的预设尺寸为所述目标第一检测结构的实际尺寸与所述第一尺寸的差值，所述第二检测结构的预设尺寸为所述目标第二检测结构的实际尺寸与所述第一尺寸的差值，即所述目标第一检测结构为所述多个第一检测结构中预设尺寸最小的目标第一检测结构，所述目标第二检测结构为所述多个第二检测结构中预设尺寸最小的目标第二检测结构，但本申请对此并不做限定，具体视情况而定。
由上述可知，可以基于所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸，确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度。具体的，在上述实施例的基础上，在本申请的一个实施例中，如果所述目标第一检测结构的预设尺寸在误差范围内以及所述目标第二检测结构的预设尺寸在误差允许范围内，则确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度。
在本申请的另一个实施例中，如果所述目标第一检测结构的预设尺寸不在误差范围内和/或所述目标第二检测结构的预设尺寸不在误差允许范围内，则确定所述目标第一检测结构的预设尺寸及其对应的所述目标第二检测结构的预设尺寸是否相同；如果所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸相同，则确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度。
下面将通过具体实施例，解释基于所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸，分析利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度的具体过程。
需要说明的是，本申请实施例中，所述第二补偿尺寸可以为-8、-4、0、4或8(单位为nm)，但本申请对此并不做限定，具体视情况而定。还需要说明的是，所述多个第五子主图形对应的所述第二补偿尺寸可以相同，也可以不同，本申请对此并不做限定，具体视情况而定。
具体的，在本申请的一个实施例，如图27所示，图27代表的是当第二补偿尺寸(JDVoffset)分别为-8、-4、0、4、8时，所述光罩(mask)上的所述第六子主图形的预设尺寸Ai(i＝1,2,3,4,5)(cd tolerance)与所述第八子主图形的预设尺寸Bi(i＝1,2,3,4,5)(cdtolerance)的对照图，以及所述晶圆(wafer)上的所述第一检测结构的预设尺寸ai(i＝1,2,3,4,5)(cd tolerance)与所述第二检测结构的预设尺寸bi(i＝1,2,3,4,5)(cdtolerance)的对照图。
在上述实施例的基础上，在本申请的一个优选实施例中，基于所述多个第六子主图形的预设尺寸Ai(i＝1,2,3,4,5)和所述多个第一检测结构的预设尺寸ai(i＝1,2,3,4,5)，确定目标第六子主图形及其对应的目标第一检测结构，所述目标第一检测结构为所述多个第一检测结构中误差最小的第一检测结构，基于所述多个第八子主图形预设尺寸Bi(i＝1,2,3,4,5)和所述多个第二检测结构的预设尺寸bi(i＝1,2,3,4,5)，确定目标第八子主图形及其对应的目标第二检测结构，所述目标第二检测结构为所述多个第二检测结构中误差最小的第二检测结构。在本申请实施例中，该方法包括：当所述目标第六子主图形的预设尺寸和所述目标第八子主图形的预设尺寸均在误差允许范围内时，如果所述目标第六子主图形对应的所述目标第一检测结构的预设尺寸在误差范围内，并且所述目标第八子主图形对应的所述目标第二检测结构的预设尺寸也在误差允许范围内，则说明利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度，即说明利用光学邻近效应对所述第一版图进行修正得到第二版图时产生的误差较小。
在本申请的其他实施例中，当所述目标第六子主图形的预设尺寸和所述目标第八子主图形的预设尺寸均在误差允许范围内时，如果所述目标第六子主图形对应的所述目标第一检测结构的预设尺寸和所述目标第八子主图形对应的所述目标第二检测结构的预设尺寸中至少一个不在误差允许范围内，则需要确定所述目标第一检测结构的预设尺寸及其对应的所述目标第二检测结构的预设尺寸是否相同。如果所述目标第一检测结构的预设尺寸及其对应的所述目标第二检测结构的预设尺寸相同或相差较小，则说明利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度，即说明利用光学邻近效应对所述第一版图进行修正得到第二版图时产生的误差较小；如果所述目标第一检测结构的预设尺寸及其对应的所述目标第二检测结构的预设尺寸不同或相差较大，则说明利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度不满足预设精度，即说明利用光学邻近效应对所述第一版图进行修正得到第二版图时产生的误差较大。
在上述实施例的基础上，在本申请的一个实施例中，该方法还包括：基于第一比值和第二比值，分析所述第三子区域的第七子主图形的密度和所述第二子区域的第五子主图形的密度不同对所述检测结构的实际尺寸的影响，以分析所述第三子区域的第七子主图形的密度和所述第二子区域的第五子主图形的密度不同对所述芯片制作过程中的误差的影响。需要说明的是，所述第一比值为第六子主图形的预设尺寸及与其对应的第一检测结构的预设尺寸的比值，所述第二比值为第八子主图形的预设尺寸及与其对应的第二检测结构的预设尺寸的比值。
具体的，在本申请实施例中，当所述第一比值和所述第二比值的差值较小时，说明所述第三子区域的第七子主图形的密度和所述第二子区域的第五子主图形的密度不同对所述检测结构的实际尺寸的影响较小，进而说明对所述芯片制作过程中的误差的影响较小；当所述第一比值和所述第二比值的差值较大时，说明所述第三子区域的第七子主图形的密度和所述第二子区域的第五子主图形的密度不同对所述检测结构的实际尺寸的影响较大，进而说明对所述芯片制作过程中的误差的影响较大。
在上述实施例的基础上，在本申请的一个实施例中，当所述第二子区域包括至少一个第五子主图形时，由于所述第五子主图形与所述第六子主图形一一对应，因此所述第四图形具有至少一个第六子主图形，该制作方法还包括：基于至少一个第六子主图形的预设尺寸及其对应的第一检测结构的预设尺寸的比值，能够确定所述第六子主图形的实际尺寸的随机波动对所述第一检测结构的实际尺寸的影响。
需要说明的是，所述至少一个第五子主图形对应的第二补偿尺寸可以相同，也可以不同，本申请对此并不做限定，具体视情况而定。
具体的，在本申请实施例中，当所述至少一个第六子主图形及其对应的第一检测结构的预设尺寸的比值较小时，说明所述第六子主图形的实际尺寸的随机波动对所述第一检测结构的实际尺寸的影响较小；当所述至少一个第六子主图形及其对应的第一检测结构的预设尺寸的比值较大时，说明所述第六子主图形的实际尺寸的随机波动对所述第一检测结构的实际尺寸的影响较大。
除此之外，当所述第二子区域包括至少一个第七子主图形时，由于所述第七子主图形与所述第八子主图形一一对应，因此，所述第四图形具有至少一个第八子主图形，该制作方法还包括：基于至少一个第八子主图形的预设尺寸及其对应的第二检测结构的预设尺寸的比值，能够确定所述第八子主图形的实际尺寸的随机波动对所述第二检测结构的实际尺寸的影响。
具体的，在本申请实施例中，当所述至少一个第八子主图形及其对应的第二检测结构的预设尺寸的比值较小时，说明所述第八子主图形的实际尺寸的随机波动对所述第二检测结构的实际尺寸的影响较小，当所述至少一个第八子主图形及其对应的第二检测结构的预设尺寸的比值较大时，说明所述第八子主图形的实际尺寸的随机波动对所述第二检测结构的实际尺寸的影响较大。
需要说明的是，所述至少一个第七子主图形对应的第二补偿尺寸可以相同，也可以不同，本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，如图28所示，所述第一图形111包括至少一个第一辅图形1112，所述第二图形121包括至少一个第二辅图形1212，所述第一辅图形1112的第五位置具有第五尺寸d5，所述第二辅图形1212的第六位置具有第六尺寸d6，所述第二辅图形1212的第六位置与所述第一辅图形1112的第五位置对应，即所述第二辅图形1212的第六位置为所述第二辅图形1212的中间位置，所述第六尺寸d6为所述第二辅图形的中间位置的宽度，且所述第六尺寸d6为所述第五尺寸d5与第三补偿尺寸之和。相应的，在本申请实施例中，如图29所示，所述光罩20的所述第三图形21包括第三辅图形211，所述光罩的所述第四图形22包括第四辅图形225，所述第三辅图形211对应所述第一辅图形，所述第四辅图形225对应所述第二辅图形，以此来实现分析所述芯片制作过程中的误差。其中，部分所述第一图形中第二补偿尺寸和第三补偿尺寸相同，部分所述第一图形中第二补偿尺寸和第三补偿尺寸不同，本申请对此并不做限定，具体视情况而定。
需要说明的是，本申请实施例对所述第一辅图形和所述第二辅图形的个数并不做限定，具体视情况而定。并且本申请实施例对所述第一辅图形和所述第二辅图形在所述第一版图中的位置并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，该制作方法还包括：基于多个第四图形中第四主图形的预设尺寸和第四辅图形的预设尺寸，确定目标第四图形；基于所述目标第四图形，确定所述目标第四图形对应的检测结构的预设尺寸是否在误差范围内；如果所述目标第四图形对应的检测结构的预设尺寸在误差范围内，则确定利用所述光罩制作芯片过程的误差在误差允许范围内，以实现利用所述第四图形和所述检测结构分析芯片制作过程中的误差。其中，所述目标第四图形为所述多个第四图形中的预设尺寸最小的第四图形，但本申请对此并不做限定，具体视情况而定。
下面将通过具体实施例，详细描述如何基于所述第四图形和所述检测结构分析所述芯片制作过程中的误差。
具体的，在本申请的一个实施例中，所述第二补偿尺寸可以为-8、-4、0、4或8(单位为nm)，所述第三补偿尺寸可以为-8、-4、0、4或8(单位为nm)。需要说明的是，在本申请实施例中，部分所述第一图形中第二补偿尺寸和第三补偿尺寸相同，部分所述第一图形中第二补偿尺寸和第三补偿尺寸不同，以得到多个具有不同第二补偿尺寸的和不同第三补偿尺寸的所述第一图形，以及得到多个具有相同第二补偿尺寸和相同第三补偿尺寸的所述第一图形。还需要说明的是，本申请实施例对第二补偿尺寸和第三补偿尺寸的具体数值并不做限定，在本申请的其他实施例中，第二补偿尺寸和第三补偿尺寸还可以为其他值，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，当所述第二补偿尺寸(JDVoffset)为-8、-4、0、4或8，所述第三补偿尺寸(JDV offset)为-8、-4、0、4或8时，如图30和图31所示，图31代表的是所述光罩(mask)上的第四主图形(Main pattern)的预设尺寸Ci(i＝1,2,3,4…25)和第四辅图形(Scattreing bar)的预设尺寸Di(i＝1,2,3,4…25)的对照图，图32代表的是所述晶圆(wafer)上的检测结构的预设尺寸Wi(i＝1,2,3,4…25)的对照图。
在上述实施例的基础上，在本申请的一个优选实施例中，基于获取的所述多个第四图形中第四主图形(Main pattern)的预设尺寸Ci(i＝1,2,3,4…25)和第四辅图形(Scattreing bar)的预设尺寸Di(i＝1,2,3,4…25)，将所述第四主图形的预设尺寸Ci和第四辅图形的预设尺寸Di均为最小时的第四图形作为目标第四图形，如果此时所述目标第四图形对应的检测结构的预设尺寸Wi(i＝1,2,3,4…25)在误差范围内，则确定利用所述光罩制作芯片过程的误差在误差允许范围内，即利用所述光罩制作芯片过程中产生的误差较小。
在本申请的其他实施例中，如果所述第四主图形的预设尺寸Ci和第四辅图形的预设尺寸Di不存在同时为最小的情况，可以将所述第四主图形的预设尺寸和所述第四辅图形的预设尺寸中至少一个为最小时的第四图形作为目标第四图形，如果此时所述目标第四图形对应的检测结构的预设尺寸在误差范围内，则说明利用所述光罩制作芯片过程的误差在误差允许范围内，即利用所述光罩制作芯片过程中产生的误差较小。但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，该制作方法还包括：基于多个第四图形中第四主图形的预设尺寸和第四辅图形的预设尺寸，确定目标第四图形，基于所述多个第四图形对应的检测结构的预设尺寸与所述目标第四图形对应的检测结构预设尺寸，分析所述芯片制作方法对利用所述光罩制作芯片过程中的误差容纳能力。
具体的，在本申请实施例中，如果所述多个第四图形对应的检测结构的预设尺寸与所述目标第四图形对应的检测结构预设尺寸相同或相近，即所述多个第四图形对应的检测结构的预设尺寸在误差允许范围内，说明所述多个第四图形的预设尺寸变化，对于所述检测结构预设尺寸的影响较小，进而说明所述芯片制作方法对利用所述光罩制作芯片过程中的误差容纳能力较大；如果所述多个第四图形对应的检测结构的预设尺寸与所述目标第四图形对应的检测结构预设尺寸相差较大，即所述多个第四图形对应的检测结构的预设尺寸不在误差允许范围内，说明所述多个第四图形的预设尺寸变化，对于所述检测结构预设尺寸的影响较大，进而说明所述芯片制作方法对利用所述光罩制作芯片过程中的误差容纳能力较小。
在上述任一实施例的基础上，在本申请的一个实施例中，如图32所示，所述芯片30具有多个芯片单元31，利用所述光罩制作芯片包括：利用不同的光束，将所述光罩上的图形转移到所述芯片的不同芯片单元中。该制作方法能够基于不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，分析所述光束的不同参数对利用所述光罩制作芯片过程的影响。其中，不同芯片单元制作时对应的光束的预设参数不同，所述预设参数包括所述光束的能量和焦距中的至少一个。
具体的，在本申请的一个实施例中，当利用不同的光束，将所述光罩上的图形转移到所述芯片的不同芯片单元中时，维持所述预设参数中光束的能量不变，改变所述预设参数中光束的焦距，获取不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，基于不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，确定当所述预设参数中光束的能量不变，改变所述预设参数中光束的焦距时，所述光束的焦距对利用所述光罩制作芯片过程的影响，并得到满足要求的光束焦距的取值范围。
具体的，维持所述预设参数中光束的能量不变，改变所述预设参数中光束的焦距时，如果不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值在误差范围内，说明所述预设参数中光束的焦距对利用所述光罩制作芯片过程的影响小；如果不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值不在误差范围内，说明所述预设参数中光束的焦距对利用所述光罩制作芯片过程的影响大。
在本申请的另一个实施例中，当利用不同的光束，将所述光罩上的图形转移到所述芯片的不同芯片单元中时，维持所述预设参数中光束的焦距不变，改变所述预设参数中光束的能量，获取不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，基于不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，分析所述光束的能量对利用所述光罩制作芯片过程的影响，并得到满足要求的光束能量的取值范围。
具体的，维持所述预设参数中光束的焦距不变，改变所述预设参数中光束的能量时，如果不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值在误差范围内，说明所述预设参数中光束的能量对利用所述光罩制作芯片过程的影响小；如果不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值不在误差范围内，说明所述预设参数中光束的能量对利用所述光罩制作芯片过程的影响大。
在本申请的再一个实施例中，也可以同时改变所述预设参数中的光束的能量和焦距，基于不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，分析所述光束的不同预设参数对利用所述光罩制作芯片过程的影响。但本申请对此并不做限定，具体视情况而定。
需要说明的是，在本申请实施例中，所述预设参数中光束的焦距为光源距所述光罩的距离，但本申请对此并不做限定，具体视情况而定。
综上所述，本申请实施例提供了一种芯片制作方法，该制作方法包括：提供第一版图，所述第一版图上具有至少一个第一区域和第二区域，所述第一区域具有第一图形，所述第二区域具有至少一个第二图形，所述第二区域与所述第一区域不交叠；利用光学临近效应对所述第一版图上的第一图形和第二图形进行修正，得到第二版图；利用所述第二版图制作光罩，所述光罩上具有至少一个第三图形和至少一个第四图形，所述第三图形与所述第一图形一一对应，所述第四图形与所述第二图形一一对应，所述第四图形用于检测所述光罩制作工艺的稳定性；利用所述光罩制作芯片，所述芯片上具有至少一个晶圆结构和至少一个检测结构，所述晶圆结构与所述第三图形一一对应，所述检测结构与所述第四图形一一对应，所述检测结构与所述第四图形能够用于检测所述芯片过程中产生的误差。由此可见，本申请实施例提供的芯片制作方法能够检测芯片制作过程中各个环节的误差。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种芯片的制作方法，其特征在于，包括：
提供第一版图，所述第一版图上具有至少一个第一区域和第二区域，所述第一区域具有第一图形，所述第二区域具有至少一个第二图形，所述第二区域与所述第一区域不交叠；
利用光学邻近效应对所述第一版图上的第一图形和第二图形进行修正，得到第二版图；
利用所述第二版图制作光罩，所述光罩上具有至少一个第三图形和至少一个第四图形，所述第三图形与所述第一图形一一对应，所述第四图形与所述第二图形一一对应，所述第四图形用于检测所述光罩制作工艺的稳定性；
利用所述光罩制作芯片，所述芯片上具有至少一个晶圆结构和至少一个检测结构，所述晶圆结构与所述第三图形一一对应，所述检测结构与所述第四图形一一对应，所述至少一个第四图形和至少一个检测结构用于检测所述芯片制作过程中的误差；
其中，所述第一图形包括至少一个第一主图形，所述第一主图形的第一位置具有第一尺寸；
所述第二图形包括至少一个第二主图形，所述第二主图形与所述第一主图形一一对应，所述第二主图形与所述第一主图形的形状相同；
所述第一版图上具有多个第一区域，所述第二区域包括第二子区域，所述第二子区域位于所述多个第一区域中相邻第一区域的间隙区域，所述至少一个第二主图形包括位于所述第二子区域的至少一个第五子主图形；
所述第五子主图形与所述第一主图形的形状相同，所述第五子主图形的第四位置具有第四尺寸，所述第五子主图形的第四位置与所述第一主图形的第一位置对应，所述第四尺寸为所述第一尺寸和第二补偿尺寸之和；
所述第四图形包括至少一个第六子主图形，所述第六子主图形与所述第五子主图形一一对应，所述检测结构包括第一检测结构，所述第一检测结构与所述第六子主图形一一对应。
2.根据权利要求1所述的芯片制作方法，其特征在于，所述第一图形还包括至少一个第一辅图形；所述第二图形还包括：至少一个第二辅图形，所述第二辅图形与所述第一辅图形一一对应；所述第二辅图形和所述第一辅图形的形状相同。
3.根据权利要求1或2所述的制作方法，其特征在于，所述第二区域包括第一子区域，所述第一子区域位于所述至少一个第一区域的外围区域。
4.根据权利要求3所述的制作方法，其特征在于，所述至少一个第二主图形包括位于所述第一子区域的多个第一子主图形，所述多个第一子主图形与所述第一主图形的形状相同，所述第一子主图形的第二位置具有第二尺寸，所述第一子主图形的第二位置与所述第一主图形的第一位置对应，所述第二尺寸为所述第一尺寸与第一补偿尺寸之和，且所述多个第一子主图形对应的第一补偿尺寸不同；
所述第四图形包括多个第二子主图形，所述第二子主图形与所述第一子主图形一一对应；
该制作方法还包括：
获取所述光罩上多个第二子主图形的预设尺寸，所述第二子主图形的预设尺寸为所述第二子主图形中对应第一子主图形的第二位置的部分的实际尺寸同与其对应的第二尺寸的差值；
基于至少两个所述光罩上多个第二子主图形的预设尺寸，确定所述光罩制作过程中的工艺稳定性。
5.根据权利要求3所述的制作方法，其特征在于，所述至少一个第二主图形包括位于所述第一子区域的多个第三子主图形，所述第三子主图形包括多个第一主图形单元，所述第一主图形单元与所述第一主图形的形状相同，所述第一主图形单元的第三位置具有第三尺寸，所述第一主图形单元的第三位置与所述第一主图形的第一位置对应，所述第三尺寸与所述第一尺寸相同，且所述多个第三子主图形中第一主图形单元的密度不同；
所述第四图形包括多个第四子主图形，所述第四子主图形包括多个第二主图形单元，所述第四子主图形与所述第三子主图形一一对应，所述第二主图形单元与所述第一主图形单元一一对应；
该制作方法还包括：
获取所述光罩上的多个第四子主图形中第二主图形单元的预设尺寸，所述第二主图形单元的预设尺寸为所述第二主图形单元的实际尺寸与所述第三尺寸的差值；
基于至少两个所述光罩上的多个第四子主图形中第二主图形单元的预设尺寸，确定所述光罩制作过程中的工艺稳定性。
6.根据权利要求1所述的制作方法，其特征在于，所述第二子区域包括多个第五子主图形，所述多个第五子主图形对应的第二补偿尺寸不同。
7.根据权利要求1所述的制作方法，其特征在于，该制作方法还包括：
基于所述至少一个第六子主图形的预设尺寸和所述至少一个第一检测结构的预设尺寸，检测所述芯片制作过程中的误差；
其中，所述第六子主图形的预设尺寸为所述第六子主图形的实际尺寸与所述第一尺寸的差值；所述第一检测结构的预设尺寸为所述第一检测结构的实际尺寸与所述第一尺寸的差值。
8.根据权利要求1所述的制作方法，其特征在于，该制作方法还包括：
如果所述至少一个第六子主图形的预设尺寸符合第一条件，所述至少一个第一检测结构的预设尺寸不符合第二条件，则确定利用所述光罩制作芯片的过程中误差超出误差允许范围。
9.根据权利要求6所述的制作方法，其特征在于，所述第二区域包括第三子区域，所述第三子区域位于所述多个第一区域中相邻第一区域之间的间隙区域，所述至少一个第二主图形包括位于第三子区域的多个第七子主图形，所述第七子主图形与所述第五子主图形一一对应，且所述第七子主图形与其对应的第五子主图形尺寸相同；
所述第四图形包括第八子主图形，所述第八子主图形与所述第七子主图形一一对应，所述检测结构包括第二检测结构，所述第二检测结构与所述第八子主图形一一对应，且所述第三子区域的第七子主图形的密度大于所述第二子区域的第五子主图形的密度；
该制作方法还包括：
基于所述多个第六子主图形和所述多个第一检测结构，确定目标第六子主图形及其对应的目标第一检测结构；
基于所述多个第八子主图形和所述多个第二检测结构，确定目标第八子主图形及其对应的目标第二检测结构；
基于所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸，确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度；
其中，所述目标第一检测结构为所述多个第一检测结构中误差最小的第一检测结构，所述目标第二检测结构为所述多个第二检测结构中误差最小的第二检测结构；
所述目标第一检测结构的预设尺寸为所述目标第一检测结构的实际尺寸与所述第一尺寸的差值；所述目标第二检测结构的预设尺寸为所述目标第二检测结构的实际尺寸与所述第一尺寸的差值。
10.根据权利要求9所述的芯片制作方法，其特征在于，该方法还包括：
如果所述目标第一检测结构的预设尺寸在误差范围内以及所述目标第二检测结构的预设尺寸在误差允许范围内，则确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度；
如果所述目标第一检测结构的预设尺寸不在误差范围内和/或所述目标第二检测结构的预设尺寸不在误差允许范围内，则确定所述目标第一检测结构的预设尺寸及其对应的所述目标第二检测结构的预设尺寸是否相同；
如果所述目标第一检测结构的预设尺寸和所述目标第二检测结构的预设尺寸相同，则确定利用光学邻近效应对所述第一版图进行修正得到第二版图时的修正精度满足预设精度。
11.根据权利要求9所述的制作方法，其特征在于，该制作方法还包括：
基于第一比值和第二比值，确定所述第三子区域的第七子主图形的密度和所述第二子区域的第五子主图形的密度不同对所述检测结构的实际尺寸的影响；
其中，所述第一比值为第六子主图形的预设尺寸及与其对应的第一检测结构的预设尺寸的比值，所述第二比值为第八子主图形的预设尺寸及与其对应的第二检测结构的预设尺寸的比值。
12.根据权利要求6所述的制作方法，其特征在于，该制作方法还包括：
基于至少一个第六子主图形的预设尺寸及其对应的第一检测结构的预设尺寸的比值，确定所述第六子主图形的实际尺寸的随机波动对所述第一检测结构的实际尺寸的影响。
13.根据权利要求2所述的芯片制作方法，其特征在于，所述第一辅图形的第五位置具有第五尺寸，所述第二辅图形的第六位置具有第六尺寸，所述第二辅图形的第六位置与所述第一辅图形的第五位置对应，且所述第六尺寸为所述第五尺寸与第三补偿尺寸之和；
所述第三图形包括第三辅图形，所述第四图形包括第四辅图形，所述第三辅助对应所述第一辅图形，所述第四辅图形对应所述第二辅图形；
其中，部分所述第一图形中第二补偿尺寸和第三补偿尺寸相同，部分所述第一图形中第二补偿尺寸和第三补偿尺寸不同。
14.根据权利要求13所述的制作方法，其特征在于，该制作方法还包括：
基于多个第四图形中第四主图形的预设尺寸和第四辅图形的预设尺寸，确定目标第四图形；
基于所述目标第四图形，确定所述目标第四图形对应的检测结构的预设尺寸是否在误差范围内；
如果所述目标第四图形对应的检测结构的预设尺寸在误差范围内，则确定利用所述光罩制作芯片过程的误差在误差允许范围内；
其中，所述目标第四图形为所述多个第四图形中的预设尺寸最小的第四图形。
15.根据权利要求13所述的制作方法，其特征在于，该制作方法还包括：
基于多个第四图形中第四主图形的预设尺寸和第四辅图形的预设尺寸，确定目标第四图形；
基于所述多个第四图形对应的检测结构的预设尺寸与所述目标第四图形对应的检测结构预设尺寸，确定所述芯片制作方法对利用所述光罩制作芯片过程中的误差容纳能力。
16.根据权利要求1所述的制作方法，其特征在于，所述芯片具有多个芯片单元，利用所述光罩制作芯片包括：
利用不同的光束，将所述光罩上的图形转移到所述芯片的不同芯片单元中，其中，不同芯片单元制作时对应的光束的预设参数不同；
基于不同的芯片单元中的检测结构的实际尺寸与所述第一尺寸的差值，确定所述光束的不同参数对利用所述光罩制作芯片过程的影响；
其中，所述预设参数包括所述光束的能量和焦距中的至少一个。
CN202110224045.7A 2021-03-01 2021-03-01 一种芯片的制作方法 Active CN112904661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110224045.7A CN112904661B (zh) 2021-03-01 2021-03-01 一种芯片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110224045.7A CN112904661B (zh) 2021-03-01 2021-03-01 一种芯片的制作方法

Publications (2)

Publication Number Publication Date
CN112904661A CN112904661A (zh) 2021-06-04
CN112904661B true CN112904661B (zh) 2024-04-19

Family

ID=76108322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110224045.7A Active CN112904661B (zh) 2021-03-01 2021-03-01 一种芯片的制作方法

Country Status (1)

Country Link
CN (1) CN112904661B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074812A (ja) * 1996-06-26 1998-03-17 Hitachi Ltd 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法
US5879844A (en) * 1995-12-22 1999-03-09 Kabushiki Kaisha Toshiba Optical proximity correction method
JP2004333529A (ja) * 2003-04-30 2004-11-25 Sony Corp 露光マスクの作製方法
JP2005055563A (ja) * 2003-08-01 2005-03-03 Sony Corp マスク補正プログラム、マスク補正方法およびマスク製造方法
CN102522360A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 光刻对准精度检测方法
CN104183513A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测方法
CN104201145A (zh) * 2014-08-26 2014-12-10 武汉新芯集成电路制造有限公司 半导体生产中关键尺寸的控制方法
CN106252347A (zh) * 2015-06-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 掩模板图形结构及半导体芯片的制作方法
CN108333865A (zh) * 2017-01-18 2018-07-27 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
CN110858056A (zh) * 2018-08-23 2020-03-03 三星电子株式会社 制造半导体装置、极紫外线曝光和光学邻近校正的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4266189B2 (ja) * 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP5395340B2 (ja) * 2007-08-06 2014-01-22 株式会社東芝 プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879844A (en) * 1995-12-22 1999-03-09 Kabushiki Kaisha Toshiba Optical proximity correction method
JPH1074812A (ja) * 1996-06-26 1998-03-17 Hitachi Ltd 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法
JP2004333529A (ja) * 2003-04-30 2004-11-25 Sony Corp 露光マスクの作製方法
JP2005055563A (ja) * 2003-08-01 2005-03-03 Sony Corp マスク補正プログラム、マスク補正方法およびマスク製造方法
CN102522360A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 光刻对准精度检测方法
CN104183513A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测方法
CN104201145A (zh) * 2014-08-26 2014-12-10 武汉新芯集成电路制造有限公司 半导体生产中关键尺寸的控制方法
CN106252347A (zh) * 2015-06-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 掩模板图形结构及半导体芯片的制作方法
CN108333865A (zh) * 2017-01-18 2018-07-27 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
CN110858056A (zh) * 2018-08-23 2020-03-03 三星电子株式会社 制造半导体装置、极紫外线曝光和光学邻近校正的方法

Also Published As

Publication number Publication date
CN112904661A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
KR100714480B1 (ko) 포토마스크의 테스트 패턴 이미지로부터 인쇄된 테스트피쳐들을 이용하는 포토리소그래피 공정에 있어서 초점변화를 측정하는 시스템 및 방법
US7327436B2 (en) Method for evaluating a local flare, correction method for a mask pattern, manufacturing method for a semiconductor device and a computer program product
KR100763222B1 (ko) 향상된 포토리소그래피 공정 윈도우를 제공하는 포토마스크구조 및 그 제조 방법
CN111656281B (zh) 自参考和自校准干涉图案叠加测量
US6924068B2 (en) Photomask fabrication method, photomask, and exposure method thereof
KR20020018111A (ko) 포토 마스크의 제조 방법
US20100002933A1 (en) Overlay mark, method of checking local aligmnent using the same and method of controlling overlay based on the same
TW200307850A (en) Manufacturing method of mask and manufacturing method of semiconductor device using the mask
KR100653990B1 (ko) 포토마스크 데이터베이스 패턴의 불량 검사 방법
US20060019184A1 (en) Multi-exposure lithography method and system providing increased overlay accuracy
US20090119635A1 (en) Mask pattern correction method for manufacture of semiconductor integrated circuit device
US7476473B2 (en) Process control method, a method for forming monitor marks, a mask for process control, and a semiconductor device manufacturing method
CN114296321A (zh) 光刻拼接误差的检测方法、二维光栅的制造方法及掩模板
TWI421908B (zh) 光學鄰近校正模型的建立方法
CN112904661B (zh) 一种芯片的制作方法
US7393613B2 (en) Set of at least two masks for the projection of structure patterns
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US20030139054A1 (en) Pattern formation method
US6784005B2 (en) Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts
CN111771167B (zh) 光刻工艺中的对齐标记定位
KR100416613B1 (ko) 플레어 측정용 마스크 및 그 제조방법, 이를 이용한웨이퍼 상에 플레어의 영향을 받는 영역 측정 방법 및플레어의 영향을 받는 영역의 패턴 보정 방법
US20020110742A1 (en) Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask
US20080044739A1 (en) Correction Of Resist Critical Dimension Variations In Lithography Processes
JP2006186177A (ja) 半導体装置の製造方法
JP2012181298A (ja) マスクパターンの補正方法、プログラム及び該補正方法を用いたフォトマスク

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant