KR102498174B1 - 회로 구조 및 그 제조 방법 - Google Patents

회로 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR102498174B1
KR102498174B1 KR1020180094270A KR20180094270A KR102498174B1 KR 102498174 B1 KR102498174 B1 KR 102498174B1 KR 1020180094270 A KR1020180094270 A KR 1020180094270A KR 20180094270 A KR20180094270 A KR 20180094270A KR 102498174 B1 KR102498174 B1 KR 102498174B1
Authority
KR
South Korea
Prior art keywords
mask
segments
pitch
lines
connection
Prior art date
Application number
KR1020180094270A
Other languages
English (en)
Other versions
KR20190143326A (ko
Inventor
양 친-첸
황 치-하오
황 웨이-홍
Original Assignee
매크로닉스 인터내셔널 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매크로닉스 인터내셔널 컴퍼니 리미티드 filed Critical 매크로닉스 인터내셔널 컴퍼니 리미티드
Publication of KR20190143326A publication Critical patent/KR20190143326A/ko
Application granted granted Critical
Publication of KR102498174B1 publication Critical patent/KR102498174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

회로 구조는 제1 방향으로 연장하는 복수의 제1 도전 라인들로서, 제1 방향과 직교하는 제2 방향의 제1 피치를 갖는, 복수의 제1 도전 라인들; 제2 방향으로 연장하는 복수의 연결 라인들로서, 제1 방향의 제2 피치를 갖고, 제2 피치는 제1 피치보다 큰, 복수의 연결 라인들; 및 각 연결 라인들로의 전류 흐름을 위해 각각의 제1 도전 라인들을 연결하는 복수의 접속 구조들로서, 접속 구조들 각각은 상기 제1 방향으로 연장하는 복수의 세그먼트들을 포함하고, 복수의 세그먼트들의 세그먼트들은 상기 제1 피치 이상이고, 상기 제2 피치보다 작은 상기 복수의 세그먼트들의 인접한 세그먼트들에 대한 제2 방향의 전이 피치를 갖는, 복수의 접속 구조들을 포함한다.

Description

회로 구조 및 그 제조 방법{CIRCUIT STRUCTURE AND METHOD OF MANUFACTURING THE SAME}
개시된 기술은 집적 회로를 제조하기 위한 자기-정렬(self-aligned) 다중 패터닝 방법의 사용을 포함하여, 집적 회로상의 재료의 패턴화된 스트립 및 그 제조에 관한 것이다.
집적 회로는 일반적으로 메모리 칩과 같은 다양한 전자 장치들을 제조하는 데 사용된다. 집적 회로의 크기를 감소시켜 개별적인 구성 요소들의 밀도를 증가시키고 결과적으로 집적 회로의 기능을 향상시키고자 하는 강한 요구가 있다. 집적 회로의 최소 피치(pitch)(동일한 유형의 두 개의 인접한 구조들, 예를 들어 두 개의 인접한 워드 라인들의 동일한 포인트들 사이의 최소 거리)는 종종 회로 밀도의 대표적인 척도로 사용된다.
회로 밀도의 증가는 사용 가능한 포토리소그래피 장비의 해상도에 의해 종종 제한된다. 주어진 포토리소그래피 장비 피스(piece)가 생성할 수 있는 피처 및 공간의 최소 크기는 해상도 용량과 관련된다.
주어진 포토리소그래피 장비로 생산 가능한 최소 피처 폭과 최소 공간 폭의 합은 장비 피스가 생성할 수 있는 최소 피치이다. 최소 피처 폭은 종종 최소 공간 폭과 거의 같을 수 있으므로, 주어진 포토리소그래피 장비의 피스로 생성될 수 있는 최소 피치는 생성할 수 있는 최소 피처 폭의 두 배와 거의 동일하다.
집적 회로 장치의 피치를 리소그래피적으로(lithographically) 생성된 최소 피치보다 줄이는 한가지 방법은, 때로는 다중 패터닝이라고 하는, 이중 또는 사중 패터닝을 이용하는 것이다. 이 방법을 통해 단일 마스크가 일반적으로 기판에 일련의 평행 스트립들을 생성하는 데 사용된다. 그런 다음 서로 다른 방법을 사용하여 각 평행 스트립 재료를 여러 개의 평행 스트립 재료로 변환할 수 있다. 다양한 방법은 일반적으로 이렇게 하기 위해 일련의 증착 및 에칭 단계를 사용한다.
광 근접 효과(optical proximity effects)는 광학 리소그래피 중에 발생할 수 있다. 광 근접 효과는 인접한 다른 피처의 근접성의 함수로서 피처의 라인 폭의 변화이다.
다중 패터닝 공정을 사용하는 집적 회로를 제조하기 위한 마스크에서, 팬 아웃(fanout) 패턴은 메모리 어레이의 워드 라인에 대한 어레이 패턴을 랜딩 패드에 대한 패드 패턴에 연결한다. 어레이 패턴은 워드 라인에 대해 균일한 피치 및 임계 치수 바이어스(즉, 피치의 라인/공간 비)를 갖는다. 팬 아웃 패턴은 워드 라인에 대한 균일한 피치와 상이한 피치를 가지며, 어레이 패턴보다 큰 임계 치수 바이어스를 갖는다. 광 근접 효과로 인해, 팬 아웃 패턴에서의 피치의 불-균일성 및 팬 아웃 패턴의 더 큰 임계 치수 바이어스는, 팬 아웃 근처의 좁은 워드 라인들 또는 팬 아웃 패턴 근처의 워드 라인들의 감소된 임계 치수(critical dimension)에 의해 야기되는 인접한 워드 라인들 사이의 단락 회로와 같은, 워드 라인에 신뢰성 문제를 야기할 수 있다.
팬 아웃 영역에서 광 근접 효과를 최소화 할 수 있는 기술을 제공하는 것이 바람직하며, 따라서 팬 아웃 패턴 근처의 워드 라인이 신뢰성 있게 제조될 수 있다.
본 발명은 제1 방향으로 연장하는 워들 라인과 같은 복수의 제1 도전 라인들, 대응하는 제1 도전 라인들을 접촉 랜딩 패트들과 같은, 더 큰 피치를 갖는 피처들에 연결하기 위해 제2 방향으로 연장하는 복수의 연결 라인들, 및 각각의 연결 라인들로의 전류 흐름을 위한 각각의 제1 도전 라인들을 연결하는 복수의 접속 구조들을 포함하는 회로 구조를 제공한다.
제1 도전 라인들은 예를 들어 자기-정렬 이중 패터닝(self-aligned double patterning)에 의한 형성의 결과로서, 또는 장치 상의 구조의 레이아웃을 위해 쌍으로 구성될 수 있다. 마찬가지로, 연결 라인들은 제1 도전 라인들과 동일한 제조 단계에서 제조된 결과 쌍으로 구성될 수 있다. 제1 도전 라인들의 쌍들은 상기 제1 방향과 직교하는 제2 방향의 제1 피치를 갖는다. 연결 라인들의 쌍들 각각은 제1 연결 라인 및 제2 연결 라인을 갖는다. 연결 라인들의 쌍들은 제1 방향의 제2 피치를 가지며, 제2 피치는 제1 피치보다 크다.
각각의 접속 구조들은 제1 방향으로 연장되는 복수의 세그먼트들을 포함하고, 복수의 세그먼트들의 세그먼트들을 제1 피치 이상이고 제2 피치보다 작은 복수의 세그먼트들의 인접한 세그먼트들에 대해 제2 방향으로의 전이 피치를 갖는다.
복수의 세그먼트들의 세그먼트들은 복수의 피치들을 가질 수 있고, 연결 라인들에 인접한 복수의 피치들의 두 개의 세그먼트들 사이의 전이 피치는 상기 제1 도전 라인들에 인접한 복수의 피치들의 두 개의 세그먼트들 사이의 전이 피치보다 클 수 있다. 복수의 피치들의 피치들은 제1 도전 라인으로부터 멀어지는 복수의 세그먼트들의 세그먼트들의 거리에 따라 증가할 수 있다.
복수의 접속 구조들의 접속 구조들은 제1 방향의 접속 구조 피치를 가지며, 복수의 세그먼트들의 세그먼트들은 접속 구조 피치의 대부분을 연장하는 길이를 갖는다. 복수의 접속 구조들의 인접한 접속 구조들은 제2 방향으로 제1 피치의 두 배만큼 오프셋될 수 있다. 복수의 제1 도전 라인들의 제1 도전 라인들의 인접한 쌍들은 복수의 접속 구조들의 각각의 인접한 접속 구조들에서 종결될 수 있다.
복수의 랜딩 패드들은 복수의 연결 라인들의 각각의 연결 라인들에 접속될 수 있다.
복수의 세그먼트들의 세그먼트들 각각은 제1 단부 및 제1 방향에서 제1 단부에 대향하는 제2 단부를 갖는다. 복수의 세그먼트들은 제2 방향으로 연장하는 각각의 제1 세그먼트들을 통해 제1 단부에서 각각 접속되는 제1 세트의 세그먼트들의 쌍들, 및 제2 방향으로 연장되는 각각의 제2 세그먼트들을 통해 제2 단부에서 각각 접속되는 제2 세트의 세그먼트들의 쌍들을 포함할 수 있다. 제1 세트의 세그먼트들의 쌍들은 제2 방향에서 제2 세트의 세그먼트들의 쌍들과 맞물릴 수 있다.
복수의 세그먼트들은 제2 방향에서 제1 세그먼트를 통해 제1 단부에서 접속되고 제2 방향에서 연장되는 제2 세그먼트를 통해 제2 단부에서 접속되는 적어도 한 쌍의 세그먼트들을 포함할 수 있다.
복수의 세그먼트들은 제 2 단부에서 정렬되고 제1 방향으로 연장되는 각각의 제1 세그먼트들을 통해 제1 단부에서 각각 접속되는 제1 세트의 세그먼트들의 쌍들, 및 제1 단부에서 정렬되고 제2 방향으로 연장하는 각각의 제2 세그먼트들을 통해 제2 단부에서 각각 접속되는 제2 세트의 세그먼트들의 쌍들을 포함할 수 있고, 제2 방향으로 연장되는 제1 및 제2 세그먼트들은 제1 방향으로 정렬되지 않는다.
복수의 접속 구조들의 접속 구조들은 복수의 접속 구조들의 인접하는 접속 구조들에 대하여 제1 방향의 접속 구조 피치를 갖는다. 제1 세트의 세그먼트들의 쌍들의 제1 세그먼트 쌍의 제1 길이 및 제2 방향으로 제1 세그먼트 쌍과 정렬된 제2 세트의 세그먼트들의 쌍들의 제2 세그먼트 쌍의 제2 길이의 합은 접속 구조 피치의 대부분을 연장할 수 있다.
회로 구조는 메모리 셀들의 복수의 블록들로서, 상기 복수의 블록들의 블록들은 각각의 로컬 워드 라인들로서 구성된 상기 제1 도전 라인들을 포함하는, 상기 메모리 셀들의 복수의 블록들; 복수의 팬 아웃 구조들로서, 상기 복수의 팬 아웃 구조들의 팬 아웃 구조들은 각각의 접속 구조들 및 각각의 연결 라인들을 포함하는, 상기 복수의 팬 아웃 구조들; 복수의 랜딩 패드들로서, 상기 복수의 랜딩 패드들의 랜딩 패드들은 각각의 연결 라인들에 접속되는, 상기 복수의 랜딩 패드들; 및 복수의 글로벌 워드 라인들로서, 상기 복수의 글로벌 워드 라인들의 글로벌 워드 라인들은 각각의 랜딩 패드들에 접속되는, 상기 복수의 글로벌 워드 라인들을 포함한다.
본 명세서에 기재된 바와 같은 회로 구조를 제조하는 방법이 또한 제공된다. 상기 방법은 기판 위에 마스크를 형성하는 단계 및 상기 마스크를 사용하여 상기 기판 상에 자기-정렬 이중 패터닝 공정을 수행하는 단계를 포함한다.
마스크는 제1 방향으로 연장하는 복수의 제1 마스크 연결 라인들을 포함하고, 제1 마스크 연결 라인들은 제1 방향과 직교하는 제2 방향의 마스크 연결 라인 피치를 갖는다. 마스크는 마스크 연결 라인 갭보다 큰 제1 방향의 마스크 영역 갭 폭을 갖는 마스크 영역 갭들에 의해 분리된 복수의 마스크 영역들을 포함한다.
마스크는 마스크 연결 라인 피치보다 크고 마스크 연결 라인 피치의 두 배보다 작은 마스크 연결 라인 폭을 갖는 제2 방향으로 연장하는 복수의 마스크 연결 라인들을 포함하고, 마스크 연결 라인들은 각각의 마스크 영역들을 각각의 제1 마스크 연결 라인들에 연결한다.
마스크는 마스크 연결 라인들의 각각의 쌍들 사이에 배치는 복수의 전이 구조들을 포함하고, 전이 구조들 각각은 제1 방향으로 연장하는 복수의 마스크 세그먼트들을 포함한다. 복수의 마스크 세그먼트들의 마스크 세그먼트들은 마스크 연결 라인 피치 이상이고 마스크 영역 갭 폭보다 작은 복수의 마스크 세그먼트들의 인접한 마스크 세그먼트들에 대한 제2 방향의 전이 피치를 가질 수 있다.
복수의 마스크 세그먼트들의 마스크 세그먼트들은 복수의 피치들을 가질 수 있고, 마스크 영역들에 인접한 복수의 피치들의 두 개의 세그먼트들 사이의 전이 피치는 제1 마스크 연결 라인들에 인접한 복수의 피치들의 두 개의 세그먼트들 사이의 전이 피치보다 크다. 복수의 피치들의 피치들은 제1 마스크 연결 라인들로부터 멀어지는 복수의 마스크 세그먼트들의 마스크 세그먼트들의 거리에 따라 증가할 수 있다.
복수의 마스크 영역들의 마스크 영역들은 복수의 마스크 세그먼트들의 마스크 세그먼트들에 평행하고 인접한 제1 측을 갖는다. 복수의 마스크 세그먼트들은 마스크 영역의 제1 측에 인접한 마스크 세그먼트를 포함하며, 인접한 마스크 세그먼트는 마스크 영역의 제1 측면에 대해 말단인 제1 측 및 마스크 영역의 제1 측에 인접한 제2 측을 갖는다. 마스크 영역의 제1 측과 인접한 마스크 세그먼트의 제1 측 사이의 복수의 피치들의 피치는 마스크 연결 라인 피치보다 크고 마스크 연결 라인 피치의 두 배보다 작다.
복수의 전이 구조들의 전이 구조들은 복수의 전이 구조들의 인접한 전이 구조들에 대해 제1 방향의 전이 구조물 피치를 가지며, 복수의 마스크 세그먼트들의 마스크 세그먼트들은 전이 구조 피치의 대부분을 연장하는 길이를 가질 수 있다. 복수의 전이 구조체들의 인접한 전이 구조들은 제2 방향으로 마스크 연결 라인 피치만큼 오프셋 될 수 있다. 복수의 제1 마스크 연결 라인들의 인접한 제1 마스크 연결 라인들은 복수의 전이 구조들의 각각의 인접한 전이 구조들에서 종결될 수 있다.
복수의 마스크 세그먼트들의 마스크 세그먼트들 각각은 제1 단부 및 제1 방향에서 제1 단부에 대향하는 제2 단부를 갖는다. 한 쌍의 마스크 연결 라인들 사이에 배치된 복수의 마스크 세그먼트들은 제1 단부에서 한 쌍의 제1 마스크 연결 라인에 접속되고 제2 단부에서 한 쌍의 제2 마스크 연결 라인으로부터 분리된 제1 세트의 마스크 세그먼트들, 및 제2 단부에서 한 쌍의 제2 마스크 연결 라인에 접속되고 제1 단부에서 한 쌍의 제1 마스크 연결 라인으로부터 분리된 제2 세트의 마스크 세그먼트들을 포함할 수 있고, 여기서 제1 세트의 마스크 세그먼트들은 제2 세트의 마스크 세그먼트와 제2 방향으로 맞물리게 될 수 있다.
한 쌍의 마스크 연결 라인들 사이에 배치된 복수의 마스크 세그먼트들은 제1 단부에서 상기 쌍의 제1 마스크 연결 라인으로부터 분리되고 제2 단부에서 상기 쌍의 제2 마스크 연결 라인으로부터 분리되는 적어도 마스크 세그먼트를 포함할 수 있다.
한 쌍의 마스크 연결 라인들 사이에 배치된 복수의 마스크 세그먼트들은 제1 단부에서 상기 쌍의 제1 마스크 연결 라인에 접속되고 제2 단부에서 정렬되지 않은 제1 세트의 마스크 세그먼트들, 및 제2 단부에서 상기 쌍의 제2 마스크 연결 라인과 접속되고 제1 단부에서 정렬되지 않는 제2 세트의 마스크 세그먼트들을 포함할 수 있고, 제1 세트의 마스크 세그먼트들의 마스크 세그먼트들을 제2 방향의 제2 세트의 마스크 세그먼트들의 각각의 마스크 세그먼트들과 정렬된다. 제1 세트의 마스크 세그먼트들의 제1 마스크 세그먼트의 제1 길이 및 제2 방향의 제1 마스크 세그먼트와 정렬된 제2 세트의 마스크 세그먼트들의 제2 마스크 세그먼트의 제2 길이의 합은 전이 구조 피치의 대부분을 연장할 수 있다.
기판은 도전성 재료 층 위의 하드 마스크 재료 층 위의 희생 재료 층을 포함할 수 있다. 자기-정렬 이중 패터닝 프로세스를 실행하는 것은 본 명세서에 설명된 마스크를 사용하여 희생 패턴을 형성하기 위해 희생 재료 층을 에칭하는 것을 포함 할 수 있다. 측벽 스페이서들은 하드 마스크 재료 층 상에 형성될 수 있다. 희생 패턴은 측벽 스페이서들이 유지되는 동안 제거될 수 있다. 하드 마스크 재료 층은 하드 마스크를 형성하기 위한 목적으로 에칭 마스크로서 측벽 스페이서들을 사용하여 에칭될 수 있다. 도전성 재료 층은 하드 마스크를 사용하여 에칭되어 도전 라인들을 형성할 수 있다.
본 발명의 다른 양태 및 이점은 도면, 상세한 설명 및 청구 범위를 검토함으로써 알 수 있다.
도 1은 제1 실시 예에 따른 복수의 제1 마스크 연결 라인들, 복수의 마스크 영역들, 복수의 마스크 연결 라인들 및 복수의 전이 구조들을 포함하는 마스크를 도시한다.
도 2는 도 1을 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조를 도시한다.
도 3은 제2 실시 예에 따른 복수의 제1 마스크 연결 라인들, 복수의 마스크 영역들, 복수의 마스크 연결 라인들 및 복수의 전이 구조들을 포함하는 마스크를 도시한다.
도 4는 도 3을 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조를 도시한다.
도 5는 제2 실시 예에 따른 복수의 제1 마스크 연결 라인들, 복수의 마스크 영역들, 복수의 마스크 연결 라인들 및 복수의 전이 구조들을 포함하는 마스크를 도시한다.
도 6은 도 5를 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조를 도시한다.
도 7은 제2 실시 예에 따른 복수의 제1 마스크 연결 라인들, 복수의 마스크 영역들, 복수의 마스크 연결 라인들 및 복수의 전이 구조들을 포함하는 마스크를 도시한다.
도 8은 도 7을 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조를 도시한다.
도 9는 제3 실시 예에 따른 복수의 제1 마스크 연결 라인들, 복수의 마스크 영역들, 복수의 마스크 연결 라인들 및 복수의 전이 구조들을 포함하는 마스크를 도시한다.
도 10은 도 9를 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조를 도시한다.
도 11a 내지 도11g는 도 2를 참조하여 기술된 회로 구조를 초래하기 위해 도 1을 참조하여 기술된 바와 같은 마스크를 사용하는 자기-정렬 이중 패터닝 공정에서의 예시적인 제조 단계들을 도시한다.
도 12는 로컬 워드 라인/글로벌 워드 라인 구조들을 포함하는 메모리 어레이의 메모리 셀들의 복수의 블록들의 개략도이다.
다음의 설명은 전형적으로 특정 구조적 실시 예들 및 방법들을 참조하여 이루어진다. 기술을 구체적으로 개시된 실시 예들 및 방법들로 한정하려는 의도는 없지만, 이 기술은 다른 특징들, 요소들, 방법들 및 실시 예들을 사용하여 실시될 수 있음을 이해해야 한다. 바람직한 실시 예들은 본 기술을 설명하기 위해 설명되며, 청구 범위에 의해 정의되는 본 발명의 범위를 제한하지 않는다. 당업자는 이하의 설명에 대한 다양한 등가 변형을 인식할 것이다.
여기에 기술된 기술은 이중 패터닝(double patterning)을 포함하는 다중 패터닝에 적용 가능하다. 이 기술은 더블 패터닝을 예로 들어 설명된다. 이 예는 쌍들(pairs)로 그룹화된 워드 라인들(word lines)과 같이 쌍들로 그룹화된 제1 도전 라인들(conducting lines)을 포함한다. 이중 패터닝 이외의 다중 패터닝에서, 워드 라인들은 쌍으로 그룹화 될 수 없다.
도 1은 제1 실시 예에 따른 복수의 제1 마스크 라인들(111, 112, 113, 114, 115), 복수의 마스크 영역들(141, 142, 143), 복수의 마스크 연결(linking) 라인들(121, 122, 123) 및 복수의 전이 구조들(transition structures)(160, 161, 162)을 포함하는 마스크(100)를 포함한다. 마스크는 본 명세서에서 기술된 회로 구조의 제조를 위한 패턴을 정의하는 포토리소그래픽(photolithographic) 마스크일 수 있다. 패턴은 제1 마스크 연결 라인들, 마스크 영역들, 마스크 연결 라인들, 및 광에 대해 불투명한 전이 구조들 및 광이 비춰지는 개방 영역들을 포함한다. 마스크는 도 2와 관련하여 기술된 바와 같이 복수의 제1 도전 라인들, 복수의 연결 라인들 및 복수의 접속 구조들(connection contructures)을 제조하기 위해 자기-정렬 이중 패터닝 공정(self-aligned double patterning process)과 함께 사용될 수 있다.
복수의 제1 마스크 라인들(111-115)은 제1 방향(Y-방향)으로 연장된다. 제1 마스크 라인들은 각각은 제1 측(first side)(111a, 112a) 및 제1 측에 대향하는 제2 측(second side)(111b, 112b)을 갖는다. 제1 마스크 라인들은, 인접한 제1 마스크 라인들의 제1 측들(111a 및 112a) 사이에서, 제1 방향에 직교하는 제2 방향(X-방향)으로 마스크 라인 피치(pitch)(110P)를 갖는다. 예를 들어, 마스크 라인 피치(110P)는 제1 마스크 라인의 제1 및 제2 측들 사이의 48nm의 라인 폭(110L), 및 인접한 마스크 라인들 사이의 30nm의 공간 폭(110S)을 포함하여 78nm (나노미터)일 수 있다.
복수의 마스크 영역들(예를 들어, 141, 142, 143)의 인접한 마스크 영역들은 마스크 연결 라인 피치(110P)보다 큰 제1 방향의 마스크 영역 갭 폭(157)을 갖는 마스크 영역 갭들(151, 152)에 의해 분리된다. 복수의 마스크 영역들의 마스크 영역들(예를 들어, 141)은 복수의 마스크 세그먼트들(131 내지 135)의 마스크 세그먼트들에 평행하고 그 근위의(또는 인접한) 제 1측(141a), 및 제2 방향으로 제1 측에 대향하고 마스크 세그먼트들에 대해 말단인 제2 측(141b)를 갖는다. 복수의 마스크 영역들의 인접한 마스크 영역들(예를 들어, 141, 142)은 제1 측(141a)과 제2 측(141b) 사이의 거리를 변화시킴으로써 제1 방향으로 분리될 수 있다. 마스크 영역 갭(gap) 폭(157)은 변화하는 거리의 최소값에 대응할 수 있다.
제2 방향(X-방향)으로 마스크 라인 피치(110P)보다 크고 마스크 라인 피치(110P)의 두 배보다 작은 마스크 라인 폭(127)을 갖는 복수의 마스크 연결 라인들(121,122,123)이 연장된다. 예를 들어, 마스크 라인 폭(127)은 100nm 내지 150nm의 범위를 가질 수 있는 반면, 마스크 라인 피치(110P)는 약 78nm일 수 있다. 마스크 연결 라인들(예를 들어, 121, 122)은 각각의 마스크 영역들(예를 들어, 141, 142)을 각각의 제1 마스크 라인들(예를 들어, 114, 115)에 접속시킨다.
복수의 전이 구조들(예를 들어, 161)은 마스크 연결 라인들(예를 들어, 121, 122)의 각각의 쌍들 사이에 배치된다. 전이 구조들 각각은 제1 방향(Y-방향)으로 연장되는 복수의 마스크 세그먼트들(131-135)을 포함한다. 복수의 마스크 세그먼트들의 마스크 세그먼트들은 마스크 라인 피치(110P)보다 크거나 같고, 마스크 영역 갭 폭(157)보다 작은 복수의 마스크 세그먼트들의 인접한 마스크 세그먼트에 대한 제2 방향(X-방향)의 전이 피치(예를 들어, 131P-135P)를 갖는다. 마스크 세그먼트들 각각은 제1 측 및 제1 측에 대향하는 제2 측을 갖는다. 전이 피치(예를 들어, 131P)는 인접한 마스크 세그먼트들(예를 들어, 131, 132)의 한 쌍의 제1 측들 사이에 있을 수 있다.
복수의 마스크 세그먼트들의 마스크 세그먼트들은 복수의 피치들(131P-135P)을 가질 수 있고, 상기 마스크 영역들에 인접한 복수의 피치들에서 두 개의 세그먼트들 사이의 전이 피치는 제1 마스크 라인들에 인접한 복수의 피치들에서의 두 개의 세그먼트들 사이의 전이 피치보다 클 수 있다. 예를 들어, 마스크 영역들(141, 142)에 근접한 두 개의 세그먼트들(134, 135) 사이의 전이 피치(134P)는 제1 마스크 라인(114)에 인접한 두 개의 세그먼트들(131, 132) 사이의 78nm의 전이 피치(131P)보다 큰 90nm일 수 있다. 복수의 피치들(예를 들어, 131P, 132P, 133P)의 피치들은 인접한 마스크 세그먼트들(예를 들어, 131 및 132, 132 및 133, 133 및 134)의 각각의 쌍들의 제1 측들 사이에 있을 수 있다.
복수의 피치들(131P-135P)의 피치들은 제1 마스크 라인들로부터 멀어지는 복수의 마스크 세그먼트들의 마스크 세그먼트들의 거리에 따라 제2 방향(X-방향)으로 증가할 수 있다. 예를 들어, 복수의 피치들(131P-135P)의 피치들은 마스크 세그먼트들(131-135)의 제1 마스크 라인들로부터 거리가 떨어져서 131P에 대해 78㎚부터 84nm까지 증가할 수 있고, 132P 내지 135P 각각에 대해 78㎚부터 84nm, 90nm 및 100nm까지 증가할 수 있다.
복수의 마스크 영역들의 마스크 영역(예를 들어, 141)은 복수의 마스크 세그먼트들(131-135)의 마스크 세그먼트들에 평행하고 마스크 세그먼트들에 인접한 제1 측(예를 들어, 141a), 및 제2 방향으로 제1 측에 대향하고 마스크 세그먼트의 말단의 제2 측(141b)을 갖는다. 복수의 마스크 세그먼트들은 마스크 영역의 제1 측(141a)에 인접한 마스크 세그먼트(135)를 포함한다. 상기 인접한 마스크 세그먼트(135)는 마스크 영역(141)의 제1 측(141a)으로부터 먼 제1 측(135a), 및 마스크 영역(141)의 제1 측(141a)에 인접한 제2 측(135b)을 갖는다. 마스크 영역(141)의 제1 측(141a)과 인접한 마스크 세그먼트(135)의 제1 측(135a) 사이의 복수의 피치들의 피치(135P)는 마스크 라인 피치(110P) 보다 크고 마스크 라인 피치(110P)의 두 배보다 작다. 피치(135P)는 복수의 피치들의 다른 피치들 보다 클 수 있다. 예를 들어, 피치(135P)는 120nm일 수 있고, 다른 피치들은 78nm 내지 90nm 사이일 수 있다.
복수의 전이 구조들(예를 들어, 161)의 전이 구조는 복수의 전이 구조들의 인접한 전이 구조들에 비해 제1 방향으로 전이 구조 피치(149)를 갖는다. 복수의 마스크 세그먼트들(131-135)의 마스크 세그먼트들은 제1 방향(Y-방향)으로 전이 구조 피치의 대부분을 연장하는 길이(159)를 갖는다. 본원에서 사용되는 전이 구조 피치의 대부분은 전이 구조 피치의 50% 이상을 나타낸다. 예를 들어, 800nm의 전이 구조 피치에서, 전이 구조 피치의 대부분은 400nm 이상을 의미한다.
복수의 전이 구조들의 인접한 전이 구조들(예를 들어, 160, 161)은 제2 방향(X-방향)으로 마스크 라인 피치(110P)만큼 오프셋(offset)될 수 있다. 복수의 제1 마스크 라인들의 인접한 제1 마스크 라인들(예를 들어, 114, 115)은 복수의 전이 구조들에서 각각의 인접한 전이 구조들(예를 들어, 160, 161)에서 종료될 수 있다.
복수의 마스크 세그먼트들(131-135)의 마스크 세그먼트들 각각은 제1 단부(end)(좌측 단부) 및 제1 방향(Y-방향)으로 제1 단부에 대향하는 제2 단부(우측 단부)를 갖는다. 한 쌍의 마스크 연결 라인들(예를 들어, 121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 제1 단부에서 한 쌍의 제1 마스크 연결 라인(121)에 연결되고 제2 단부에서 한 쌍의 제2 마스크 연결 라인(122)으로부터 갭 폭(137)만큼 분리된 마스크 세그먼트들의 제1 세트(132, 134) 및 제2 단부에서 한 쌍의 제2 마스크 연결 라인(122)에 연결되고 제1 단부에서 한 쌍의 제1 마스크 연결 라인(121)으로부터 갭 폭(137)만큼 분리된 마스크 세그먼트들의 제2 세트(예컨대, 131, 133, 135)를 포함한다. 제1 세트(예를 들어, 132, 134)의 마스크 세그먼트들은 제2 방향의 제2 세트(예를 들어, 131, 133, 135)의 마스크 세그먼트와 맞물리게 될 수 있다.
갭 폭(137)과 마스크 라인 폭(127)의 합은 마스크 라인 피치(110P)보다 크고 마스크 라인 피치(110P)의 네 배보다 작을 수 있다. 예를 들어, 갭 폭(137)은 약 30nm 내지 100nm의 범위를 가질 수 있고, 마스크 라인 폭(127)은 약 100nm 내지 150nm의 범위를 가질 수 있고, 마스크 라인 피치(110P)는 78nm일 수 있다. 이 예에서, 갭 폭(137)과 마스크 라인 폭(127)의 합은, 마스크 라인 피치(110P)가 78㎚보다 크고 마스크 라인 피치(110P)의 네 배보다 작은, 약 130㎚ 내지 250㎚의 범위를 가질 수 있다.
도 2는 도 1을 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조를 도시한다. 회로 구조(200)는 제1 방향(Y-방향)으로 연장되는 복수의 제1 도전 라인들(215a 및 215b, 214a 및 214b, 213a 및 213b, 212a 및 212b)을 포함한다. 예를 들어 자기-정렬 이중 패터닝에 의한 형성의 결과로서, 제1 도전 라인들은 쌍으로 구성될 수 있다. 한 쌍의 제1 도전 라인들은 도전 라인들(215a 및 215b)을 갖는다. 한 쌍의 제1 도전 라인들은 제1 방향과 직교하는 제2 방향(X-방향)으로 제1 피치(219)를 갖는다. 제1 피치(219)는 복수의 제1 도전 라인들에서 인접한 도전 라인들에 관련될 수 있다. 예를 들어, 제1 피치(219)는 한 쌍의 도전 라인들(예를 들어, 214a, 214b)에서 제1 및 제2 도전 라인들 사이에 있을 수 있다. 제1 피치(219)는 도 11g를 참조하여 더 설명된다.
회로 구조(200)는 제2 방향(X-방향)으로 연장되는 복수의 연결 라인들(221a 및 221b, 222a 및 22b)을 포함한다. 예를 들면 자기-정렬 이중 패터닝에 의한 형성의 결과로서, 연결 라인들은 쌍으로 구성될 수 있다. 한 쌍의 연결 라인들은 제1 연결 라인과 제2 연결 라인(예를 들어, 221a, 221b)을 갖는다. 연결 라인들은 한 쌍의 연결 라인들에서 제1 및 제2 연결 라인들 사이의 제1 방향(Y-방향)의 제2 피치(229)를 가지며, 제2 피치(229)는 제1 피치(219)보다 크다. 한 쌍의 연결 라인들의 제1 및 제2 연결 라인들(예를 들어, 221a, 221b)은, 그들이 제1 도전 라인에 대해 직각으로 배치되지 않거나 또는 직선이 아닌 경우, 접속 구조(예를 들어, 261)와 한 쌍의 랜딩 패드들(예를 들어, 251a, 251b) 사이의 거리를 변화시킴으로써 제1 방향으로 분리될 수 있다. 제2 피치(229)는 변화하는 거리의 최소치에 대응할 수 있고, 최소 피치로 지칭될 수 있다.
회로 구조(200)는 연결 라인들(221a 및 221b, 222a 및 222b)의 각각의 쌍들로의 전류 흐름을 위한 제1 도전 라인들(215a 및 215b, 216a 및 216b)의 각각의 쌍들을 연결하는 복수의 접속 구조들(261 및 262)을 포함한다. 복수의 접속 구조들의 접속 구조들(예컨대, 261, 262)은 접속 구조 갭 폭(227)에 의해 분리된다. 접속 구조들 각각은 제1 방향으로 연장되는 복수의 세그먼트들(231a, 231b, 232a, 232b, 233a, 233b, 234a, 234b, 235a, 235b)을 포함한다. 복수의 세그먼트들의 세그먼트들은 제1 피치(219) 이상이고, 제2 피치(229)보다 작은 복수의 세그먼트들의 인접한 세그먼트들에 대한 제2 방향의 전이 피치(예를 들어, 239P)를 갖는다.
복수의 세그먼트들의 세그먼트들은 복수의 피치들(예컨대, 231P, 239P)을 가지며, 연결 라인들(221a, 221b)에 인접한 복수의 피치들에서 두 개의 세그먼트들(예를 들어, 235a, 235b) 사이의 전이 피치(예를 들어, 239P)는 제1 도전 라인들(예를 들어, 215a, 215b)에 인접한 복수의 피치들의 두 개의 세그먼트들(예를 들어, 231a, 231b) 사이의 전이 피치(231P)보다 크다. 복수의 피치들의 피치들은 제1 도전 라인들로부터 멀어지는 복수의 세그먼트들의 세그먼트들의 거리에 따라 제2 방향(X-방향)으로 증가 할 수 있다.
복수의 접속 구조들(예를 들어, 261)의 접속 구조들은 인접한 접속 구조들(예를 들어, 261, 262)에 대해 제1 방향(Y-방향)의 접속 구조 피치(249)를 갖고, 복수의 세그먼트들의 세그먼트들은 제1 방향으로 접속 구조 피치의 대부분을 연장하는 길이(259)를 갖는다. 본 명세서에서 사용되는 접속 구조 피치의 대부분은 접속 구조 피치의 50% 이상을 가리킨다. 예를 들어, 800nm의 접속 구조 피치에서 접속 구조 피치의 대부분은 400nm 이상을 의미한다.
복수의 접속 구조들의 인접한 접속 구조들(예컨대, 261, 262)은 제2 방향에서 제1 피치(219)의 두 배만큼 오프셋될 수 있다. 복수의 제1 도전 라인들의 인접한 쌍들의 제1 도전 라인들(예를 들어, 216a 및 216b, 215a 및 215b)은 복수의 접속 구조들의 각각의 인접한 접속 구조물들(예를 들어, 262, 261)에서 종결될 수 있다. 복수의 제1 도전 라인들의 보다 인접한 쌍들의 제1 도전 라인들(예를 들어, 214a 및 214b, 213a 및 213b, 212a 및 212b)은 복수의 접속 구조들(도시되지 않음)의 보다 인접한 각각의 접속 구조들에서 종료될 수 있다.
복수의 연결 라인들의 각 연결 라인들(221a 및 221b, 222a 및 222b)에는 복수의 랜딩 패드들(예를 들어, 251a 및 251b, 252a 및 252b)이 연결될 수 있다. 예를 들어, 복수의 랜딩 패드들에서 랜딩 패드들(예를 들어, 251a 및 251b)의 쌍들은 복수의 연결 라인들에서 각각의 연결 라인들(221a 및 221b)의 쌍들에 연결될 수 있다.
복수의 세그먼트들의 세그먼트들 각각은 제1 단부(좌측 단부) 및 제1 방향으로 제1 단부에 대향하는 제2 단부(우측 단부)를 갖는다. 복수의 세그먼트들은 제2 방향으로 연장하는 각각의 제1 세그먼트들(예를 들어, 231c, 233c, 235c)을 통해 제1 단부에서 각각 연결된 제1 세트의 세그먼트들의 쌍들(예를 들어, 231a 및 231b, 233a 및 233b, 235a 및 235b), 및 제2 방향으로 연장하는 각각의 제2 세그먼트들(예를 들어, 232d, 234d)을 통해 제2 단부에서 각각 연결된 제2 세트의 세그먼트들의 쌍들(232a 및 232b, 234a 및 234b)을 포함한다. 제1 세트의 세그먼트들의 쌍들은 제2 세트의 세그먼트들의 쌍들과 제2 방향으로 맞물리게 할 수 있다.
제1 세트의 세그먼트들의 쌍들의 쌍들 각각은 제1 세그먼트 및 제2 방향으로 제1 세그먼트에 대향하는 제2 세그먼트를 갖는다. 제1 세트의 제1 쌍(231a 및 231b)의 제2 세그먼트(231b)는 제2 단부에서 제2 방향의 제3 세그먼트(231d)를 통해 제1 쌍에 인접한 제1 세트의 제2 쌍(233a 및 233b)의 제1 세그먼트(233a)에 연결된다.
제2 세트의 세그먼트들의 쌍들의 쌍들 각각은 제1 세그먼트 및 제2 방향으로 제1 세그먼트에 대향하는 제2 세그먼트를 갖는다. 제2 세트의 제1 쌍(232a 및 232b)의 제2 세그먼트(232b)는 제1 단부에서 제2 방향의 제4 세그먼트(232c)를 통해 제1 쌍에 인접한 제2 세트의 제2 쌍(234a 및 234b)의 제1 세그먼트(234a)에 연결된다.
제1 세트의 세그먼트들의 쌍들의 세그먼트들의 제1 단부는 제1 방향에서 갭 폭(237)만큼 제2 세트의 세그먼트들의 쌍들의 세그먼트들의 제1 단부로부터 이격될 수 있다. 유사하게, 제1 세트의 세그먼트들의 쌍들의 세그먼트들의 제2 단부는 제1 방향에서 갭 폭(237)만큼 제2 세트의 세그먼트들의 쌍들의 세그먼트들의 제2 단부로부터 이격될 수 있다. 갭 폭(237)과 접속 구조 갭 폭(227)의 합은 제1 피치 (219)보다 크고 제1 피치(219)의 8 배보다 작을 수 있다.
도 3은 제2 실시 예에 따른 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121-123) 및 복수의 전이 구조들(360 -362)을 포함하는 마스크(300)를 도시한다. 도 1에 도시된 유사한 요소들에 관한 설명은 도 3에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 상기 동일한 요소들은 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121-123), 및 제2 방향(X-방향)의 전이 구조에서 복수의 마스크 세그먼트들의 마스크 세그먼트들의 복수의 피치들(131P-135P)를 포함한다. 도 1 및 도 3에 도시된 마스크들 간의 차이는 전이 구조에서 마스크 세그먼트들의 배열이다.
복수의 전이 구조들(예를 들어, 360, 361, 362)은 마스크 연결 라인들(예를 들어, 121, 122)의 각각의 쌍들 사이에 배치된다. 전이 구조들 각각은 제1 방향(Y-방향)으로 연장되는 복수의 마스크 세그먼트들(331-335)을 포함한다.
복수의 전이 구조들(예를 들어, 361)의 전이 구조들은 복수의 전이 구조들의 인접한 전이 구조물들에 대해 제1 방향의 전이 구조 피치(149)를 갖는다. 복수의 마스크 세그먼트들(331-335)의 마스크 세그먼트들은 제1 방향(Y-방향)으로 전이 구조 피치의 대부분을 연장하는 길이(359)를 갖는다. 본원에서 사용되는 전이 구조 피치의 대부분은 전이 구조 피치의 50% 이상을 나타낸다. 예를 들어, 800nm의 전이 구조 피치에서, 전이 구조 피치의 대부분은 400nm 이상을 의미한다.
복수의 마스크 세그먼트들(331-335)의 마스크 세그먼트들 각각은 제1 단부(좌측 단부) 및 제1 방향(Y-방향)으로 제1 단부에 대향하는 제2 단부(우측 단부)를 갖는다. 한 쌍의 마스크 연결 라인들(121,122) 사이에 배치된 복수의 마스크 세그먼트들은 상기 한 쌍의 제1 마스크 연결 라인으로부터 제1 단부에서 분리되고 상기 한 쌍의 제2 마스크 연결 라인으로부터 제2 단부에서 분리되는 적어도 하나의 마스크 세그먼트(예를 들어, 335)를 갖는다.
도 3의 예에 도시된 바와 같이, 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 그 쌍의 제1 마스크 여결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 네 개의 마스크 세그먼트들(에를 들어, 332-335)을 포함한다. 이와 비교하여, 도 5 및 도 7의 예에 도시된 바와 같이, 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 그 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 상이한 수의 마스크 세그먼트들을 포함할 수 있다.
도 4는 도 3을 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조(400)를 도시한다. 도 2에 도시된 유사한 요소들에 관한 설명은 도 4에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 상기 유사한 요소들은 복수의 제1 도전 라인들(예컨대, 215a, 215b, 216a, 216b), 복수의 연결 라인들(예컨대, 221a, 221b, 222a, 222b), 복수의 접속 구조들의 복수의 세그먼트들의 세그먼트들의 복수의 피치들(예를 들어, 231P, 239P)의 전이 피치, 및 복수의 랜딩 패드들(251a, 251b, 252a, 252b)을 포함한다. 도 2 및 도 4에 도시된 회로 구조들 간의 차이점은 접속 구조의 세그먼트들의 배열이다.
회로 구조(400)는 연결 라인들(221a 및 221b, 222a 및 222b)의 쌍들 각각으로의 전류 흐름을 위한 제1 도전 라인들(215a 및 215b, 216a 및 216b)의 쌍들 각각을 연결하는 복수의 접속 구조들(461 및 462)을 포함한다. 접속 구조들 각각은 제1 방향으로 연장되는 복수의 세그먼트들(431a, 431b, 432a, 432b, 433a, 433b, 434a, 434b, 435a, 435b)을 포함한다. 복수의 세그먼트들의 세그먼트들은 제1 피치(219) 이상이고 제2 피치(229)보다 작은 복수의 세그먼트들의 인접한 세그먼트들에 대한 제2 방향의 전이 피치(예를 들어 239P)를 갖는다.
복수의 세그먼트들의 세그먼트들 각각은 제1 단부 및 제1 방향에서 제1 단부에 대향하는 제2 단부를 갖는다. 복수의 세그먼트들의 세그먼트들(431a, 431b)은 제1 단부에서 제1 세그먼트(431c)를 통해 각각 제2 방향으로 연결된다. 또한, 복수의 세그먼트들은 제2 방향에서 제1 세그먼트를 통해 제1 단부에서 연결되고 제2 방향에서 연장되는 제2 세그먼트를 통해 제2 단부에서 연결되는 적어도 한 쌍의 세그먼트드을 포함한다. 예를 들어, 한 쌍의 세그먼트들(435a 및 435b)은 제2 방향에서 제1 세그먼트(435c)를 통해 제1 단부에서 연결되고, 제2 방향에서 제2 세그먼트 (435d)를 통해 제2 단부에서 연결된다. 예를 들어, 세그먼트들(434a 및 434b, 433a 및 433b 및 432a 및 432b)의 쌍들은 제2 방향에서 제1 세그먼트(434c, 433c 및 432c)를 통해 제1 단부에서 각각 연결되고, 제2 방향에서 제2 세그먼트(434d, 433d 및 432d)를 통해 제2 단부에서 각각 연결된다.
도 5는 제2 실시 예에 따른 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121-123) 및 복수의 전이 구조들(560- 562)을 포함하는 마스크(500)를 도시한다. 도 3에 도시된 유사한 요소들에 관한 설명은 도 5에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 상기 유사한 요소들은 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121,122, 123), 및 제2 방향(X-방향)의 전이 구조의 복수의 마스크 세그먼트들의 마스크 세그먼트들의 복수의 피치들(131P, 132P)을 포함한다.
복수의 전이 구조들(예를 들어, 560, 561, 562)은 마스크 연결 라인들(예를 들어, 121, 122)의 각 쌍들 사이에 배치된다. 전이 구조들 각각은 제1 방향(Y-방향)으로 연장되는 복수의 마스크 세그먼트들(531, 532)은 포함한다.
도 3 및 도 5의 실시 예들 간의 차이는 한 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 마스크 세그먼트들의 수이다.
도 5의 실시 예에 도시된 바와 같이, 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 그 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 하나의 마스크 세그먼트(예를 들어, 532)를 포함한다. 이와 비교하여, 도 3의 실시 예에 도시된 바와 같이, 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 그 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 네 개의 마스크 세그먼트들(예를 들어, 332-335)을 포함한다.
도 6은 도 5를 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조(600)를 도시한다. 도 4에 도시된 유사한 요소들에 관한 설명은 도 6에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 도 4 및 도 6에 도시된 예시적인 회로 구조들의 간의 차이는 접속 구조의 더미(dummy) 구조들의 개수이다. 본원에서 사용된 바와 같이, 접속 구조의 더미 구조는 제2 방향에서 제1 세그먼트를 통해 제1 단부에서 연결되고 제2 방향으로 연장되는 제2 세그먼트를 통해 제2 단부에서 연결되는 제1 방향으로 연장하는 한 쌍의 세그먼트들을 포함한다.
회로 구조(600)는 연결 라인들(221a 및 221b, 222a 및 222b)의 쌍들 각각으로의 전류 흐름을 위한 제1 도전 라인들(215a 및 215b, 216a 및 216b)의 각각의 쌍들을 연결하는 복수의 접속 구조들(661, 662)을 포함한다. 접속 구조들 각각은 제1 방향으로 연장되는 복수의 세그먼트들(631a, 631b, 632a, 632b)을 포함한다. 복수의 세그먼트들의 세그먼트들은 제1 피치(219) 이상이고 제2 피치 (229)보다 작은 복수의 세그먼트들의 인접 세그먼트들에 대한 제2 방향의 전이 피치(예를 들어, 233P)를 갖는다.
복수의 세그먼트들의 세그먼트들 각각은 제1 단부 및 제1 방향에서 제1 단부에 대향하는 제2 단부를 갖는다. 도 6의 예에 도시된 바와 같이, 접속 구조(예를 들어, 661)의 복수의 세그먼트들은 세그먼트들(631a, 631b) 및 한 쌍의 세그먼트들(632a, 632b)을 포함한다. 세그먼트들(631a, 631b)은 제1 단부에서 세그먼트(631c)를 통해 각각 제2 방향으로 연결된다. 한 쌍의 세그먼트들(632a, 632b)은 제2 방향에서 제1 세그먼트(632c)를 통해 제1 단부에서 접속되고 제2 방향에서 연장되는 제2 세그먼트(632d)를 통해 제2 단부에서 접속된다. 즉, 도 6의 실시 예는 접속 구조(예를 들어, 661)의 하나의 더미 구조를 도시한다. 이와 비교하여, 도 4의 실시 예는 접속 구조(예를 들어, 461)의 네 개의 더미 구조들을 도시한다. 도 4 및 도 6은 접속 구조의 복수의 세그먼트들이 제2 방향에서 제1 세그먼트를 통해 제1 단부에서 연결되고 제2 방향에서 연장되는 제2 세그먼트를 통해 제2 단부에서 연결되는 적어도 한 쌍의 세그먼트들을 포함할 수 있음을 나타낸다.
도 7은 제2 실시 예에 따른 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121-123) 및 복수의 전이 구조들(760- 762)을 포함하는 마스크(700)를 도시한다. 도 3에 도시된 유사한 요소들에 관한 설명은 도 7에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 상기 유사 요소들은 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121-123), 및 제2 방향(X-방향)의 전이 구조의 복수의 마스크 세그먼트들의 마스크 세그먼트들의 복수의 피치들(131P, 132P, 133P)을 포함한다.
복수의 전이 구조들(예를 들어, 760, 761, 762)은 마스크 연결 라인들(예를 들어, 121, 122)의 각각의 쌍들 사이에 배치된다. 전이 구조들 각각은 제1 방향(Y-방향)으로 연장되는 복수의 마스크 세그먼트들(731, 732, 733)을 포함한다.
도 3 및 도 7의 실시 예들 간의 차이는 한 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 마스크 세그먼트들의 수이다.
도 7의 실시 예에 도시된 바와 같이, 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 그 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 두 개의 마스크 세그먼트들(예를 들어, 732, 733)을 포함한다. 이와 비교하여, 도 3의 실시 예에 도시된 바와 같이, 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 그 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 네 개의 마스크 세그먼트들(예를 들어, 332, 333, 334, 335)을 포함한다.
도 3, 도 5 및 도 7은 한 쌍의 마스크 연결 라인들(121, 122) 사이에 배치된 복수의 마스크 세그먼트들이 그 쌍의 제1 마스크 연결 라인(121)으로부터 제1 단부에서 분리되고 그 쌍의 제2 마스크 연결 라인(122)으로부터 제2 단부에서 분리되는 적어도 하나의 마스크 세그먼트를 포함하는 것을 도시한다.
도 8은 도 7을 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조(800)를 도시한다. 도 4에 도시된 유사한 요소들에 관한 설명은 도 8에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 도 4 및 도 8에 도시된 예시적인 회로 구조들 사이의 차이는 접속 구조의 더미 구조들의 개수이다. 본원에서 사용된 바와 같이, 접속 구조의 더미 구조는 제2 방향에서 제1 세그먼트를 통해 제1 단부에서 접속되고 제2 방향으로 연장되는 제2 세그먼트를 통해 제2 단부에서 접속되는 제1 방향으로 연장되는 한 쌍의 세그먼트들을 포함한다.
회로 구조(800)는 연결 라인들(221a 및 221b, 222a 및 222b)의 쌍들 각각으로의 전류 흐름을 위한 제1 도전 라인성들(215a 및 215b, 216a 및 216b)의 각각의 쌍들을 연결하는 복수의 접속 구조들(861, 862)을 포함한다. 접속 구조들 각각은 제1 방향으로 연장되는 복수의 세그먼트들(831a, 831b, 832a, 832b, 833a, 833b)을 포함한다. 복수의 세그먼트들의 세그먼트들은 제1 피치(219) 이상이고 제2 피치(229)보다 작은 복수의 세그먼트들의 인접한 세그먼트들에 대한 제2 방향의 전이 피치(예를 들어 235P)를 갖는다.
복수의 세그먼트들의 세그먼트들 각각은 제1 단부 및 제1 방향에서 제1 단부 대향하는 제2 단부를 갖는다. 복수의 세그먼트들의 세그먼트들(831a, 831b)은 제1 단부에서 제1 세그먼트(831c)를 통해 각각 제2 방향으로 연결된다. 또한, 도 8의 실시 예에 도시된 바와 같이, 접속 구조(예를 들어, 861)의 복수의 세그먼트들은 제2 방향에서 제1 세그먼트(832c)를 통해 제1 단부에서 접속되고 제2 방향으로 연장되는 제2 세그먼트(832d)를 통해 제2 단부에서 접속되는 제1 세그먼트 쌍(832a 및 832b), 및 제2 방향에서 제1 세그먼트(833c)를 통해 제1 단부에서 접속되고 제2 방향으로 연장되는 제2 세그먼트(833d)를 통해 제2 단부에서 접속되는 제2 세그먼트 쌍(833a, 833b)을 포함한다. 즉, 도 8의 실시 예는 접속 구조(예를 들어, 861)의 두 개의 더미 구조를 도시한다. 이와 비교하여, 도 4의 실시 예는 접속 구조(예를 들어, 461)의 네 개의 더미 구조들을 도시한다. 도 4 및 도 8은 접속 구조의 복수의 세그먼트들이 제2 방향에서 제1 세그먼트를 통해 제1 단부에서 접속되고 제2 방향으로 연장되는 제2 세그먼트를 통해 제2 단부에서 접속되는 적어도 한 쌍의 세그먼트들을 포함할 수 있음을 나타낸다.
도 9는 제3 실시 예에 따른 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121-123), 및 복수의 전이 구조들(960- 962)을 포함하는 마스크(900)를 도시한다. 도 1에 도시된 유사한 요소들에 관한 설명은 도 9에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 상기 유사 요소들은 복수의 제1 마스크 라인들(111-115), 복수의 마스크 영역들(141-143), 복수의 마스크 연결 라인들(121-123), 및 전이 구조에서 복수의 마스크 세그먼트들의 마스크 세그먼트의 복수의 피치들(131P-135P)을 포함한다.
복수의 전이 구조들(예를 들어, 960, 961, 962)은 마스크 연결 라인들(예를 들어, 121, 122, 123)의 각각의 쌍들 사이에 배치된다. 전이 구조들 각각은 제1 방향(Y-방향)으로 연장되는 복수의 마스크 세그먼트들(931a, 931b, 932a, 932b, 933a, 933b, 934, 935)을 포함한다. 복수의 마스크 세그먼트의 마스크 세그먼트들은 도 1을 참조하여 기술된 바와 같이 제2 방향(X-방향)의 전이 피치(예를 들어, 131P-135P)를 갖는다.
복수의 마스크 세그먼트들의 마스크 세그먼트들 각각은 제1 단부(좌측 단부) 및 제1 방향(Y-방향)에서 제1 단부에 대향하는 제2 단부(우측 단부)를 갖는다. 한 쌍의 마스크 연결 라인들(예를 들어, 121, 122) 사이에 배치된 복수의 마스크 세그먼트들은 제1 단부에서 그 쌍의 제1 마스크 연결 라인(121)에 접속되고 제2 단부에서 정렬되지 않은 제1 세트의 마스크 세그먼트들(931a, 932a, 933a), 및 제2 단부에서 그 쌍의 제2 마스크 연결 라인(122)에 접속되고 제1 단부에서 정렬되지 않은 제2 세트의 마스크 세그먼트들(931b, 932b, 933b)을 포함한다. 제1 세트의 마스크 세그먼트들(931a, 932a, 933a)의 마스크 세그먼트들은 제2 방향(X-방향)의 제2 세트의 마스크 세그먼트들(931b, 932b, 933b)의 각각의 마스크 세그먼트들과 정렬된다.
복수의 전이 구조들(예를 들어, 961)의 전이 구조들은 복수의 전이 구조들의 인접한 전이 구조들에 대해 제1 방향(Y-방향)으로 전이 구조 피치(149)를 갖는다. 제1 세트의 마스크 세그먼트들의 제1 마스크 세그먼트(예를 들어, 931a)의 제1 길이 및 제2 방향의 제1 마스크 세그먼트와 정렬된 제2 세트의 마스크 세그먼트의 제2 마스크 세그먼트(예를 들어, 931b)의 제2 길이의 합은 제1 방향(Y-방향)으로 전이 구조 피치(149)의 대부분을 연장할 수 있다. 본원에서 사용되는 전이 구조 피치의 대부분은 전이 구조 피치의 50% 이상을 나타낸다. 예를 들어, 800nm의 전이 구조 피치에서, 전이 구조 피치의 대부분은 400nm 이상을 의미한다.
제1 세트의 마스크 세그먼트들의 제1 마스크 세그먼트(예를 들어, 932a) 및 제2 방향의 제1 마스크 세그먼트와 정렬된 제2 세트의 마스크 세그먼트의 제2 마스크 세그먼트(예를 들어, 932b)는 갭 폭(137)에 의해 서로 분리된다. 일 실시 예에서, 갭 폭(137)과 마스크 라인 폭(127)의 합은 마스크 라인 피치(110P)보다 크고 마스크 라인 피치(110P)의 네 배보다 작을 수 있다. 예를 들어, 갭 폭(137)은 약 30nm 내지 100nm의 범위를 가질 수 있고, 마스크 라인 폭(127)은 약 100nm 내지 150nm의 범위를 가질 수 있고, 마스크 라인 피치(110P)는 78nm일 수 있다. 이 예에서, 갭 폭(137)과 마스크 라인 폭(127)의 합은 약 130nm 내지 250nm의 범위를 가질 수 있고, 이는 78nm의 마스크 라인 피치(110P)보다 크고 마스크 라인 피치(110P)의 네 배보다 작다.
도 10은 도 9를 참조하여 기술된 마스크를 사용하여 제조될 수 있는 예시적인 회로 구조(1000)를 도시한다. 도 2에 도시된 유사한 요소들에 관한 설명은 도 10에 도시된 유사한 요소들에 적용 가능하고 여기에서 반복되지 않는다. 상기 유사한 요소들은 복수의 제1 도전 라인들(예를 들어, 213a, 213b, 214a, 214b, 215a, 215b, 216a, 216b), 복수의 연결 라인들(예를 들어, 221a, 221b, 222a, 222b), 복수의 접속 구조에서 복수의 세그먼트들의 세그먼트들의 복수의 피치들(예를 들어, 231P, 239P)에서의 전이 피치, 및 복수의 랜딩 패드들(251a, 251b, 252a, 252b)을 포함한다. 도 2와 도 10에 표시된 회로 구조들 사이의 차이점은 결합 구조의 세그먼트의 배열이다.
회로 구조(1000)는 연결 라인들(221a 및 221b, 222a 및 222b)의 쌍들 각각으로의 전류 흐름을 위한 제1 도전 라인들(215a 및 215b, 216a 및 216b)의 각각의 쌍들을 연결하는 복수의 접속 구조들(1061 및 1062)을 포함한다. 접속 구조들 각각은 제1 방향으로 연장되는 복수의 세그먼트들(1033a, 1033b, 1034a, 1034b, 1035a, 1035b, 1036a, 1036b)을 포함한다. 복수의 세그먼트들의 세그먼트들은 제1 피치(219) 이상이고 제2 피치(229)보다 작은 복수의 세그먼트들의 인접한 세그먼트들에 대한 제2 방향의 전이 피치(예를 들어 239P)를 갖는다.
복수의 세그먼트들의 세그먼트들 각각은 제1 단부(좌측 단부) 및 제1 방향에서 제1 단부에 대향하는 제2 단부(우측 단부)를 갖는다. 도 10의 실시 예에 도시된 바와 같이, 복수의 세그먼트들은 제2 단부에서 정렬되고 각각이 제2 방향으로 연장하는 각각의 제1 세그먼트들(예를 들어, 1033c, 1035c)을 통해 제1 단부에서 접속되는 제1 세트의 세그먼트들의 쌍들(예를 들어, 1033a 및 1033b, 1035a 및 1035b)을 포함한다. 복수의 세그먼트들은 제1 단부에서 정렬되고 각각이 제2 방향으로 연장하는 각각의 제2 세그먼트들(예를 들어, 1034d, 1036d)을 통해 제2 단부에서 접속되는 제2 세트의 세그먼트들의 쌍들(예컨대, 1034a 및 1034b, 1036a 및 1036b)을 포함한다. 제 2 방향으로 연장되는 제1 및 제2 세그먼트들(예를 들어, 1033c, 1034d, 1035c, 1036d)은 제1 방향에서 정렬되지 않는다.
복수의 접속 구조들의 접속 구조들은 복수의 접속 구조들의 인접한 접속 구조들(예를 들면, 1061, 1062)에 대하여 제1 방향으로 접속 구조 피치(249)를 갖는다. 제1 세트의 세그먼트들의 쌍들의 제1 세그먼트들의 쌍(예를 들어, 1033a, 1033b)의 제1 길이 (L1)와 제2 방향의 제1 세그먼트들의 쌍과 정렬된 제2 세트의 세그먼트들의 쌍들의 제2 세그먼트들의 쌍(예를 들어, 1034a, 1034b)의 제2 길이(L2)의 합은 접속 구조 피치(249)의 대부분을 연장할 수 있다.
도 11a 내지 도 11g는 도 2를 참조하여 기술된 회로 구조를 초래하기 위해 도 1을 참조하여 기술된 바와 같은 마스크를 사용하는 자기-정렬 이중 패터닝 공정에서의 예시적인 제조 단계들을 도시한다. 도 11a는 도 1에 도시된 마스크(100)의 전이 구조(161)에서 복수의 제1 마스크 라인들(111-114) 및 복수의 마스크 세그먼트들(131-135)를 통해 제2 방향으로 라인 AA'에서 취한 기판의 단면을 도시한다. 제조 단계들은 도 2, 도 4, 도 6, 도 8, 도 10을 참조하여 설명한 회로 구조들 각각을 초래하기 위해 도 3, 도 5, 도 7, 도 9를 참조하여 기술된 바와 같은 마스크를 사용하는 자기-정렬-이중 패턴 형성 공정에 적용 가능하다.
기판은 많은 적절한 재료들의 조합일 수 있지만, 본 실시 예의 기판은, 상부에서 하부까지, 비정질 탄소를 포함하는 APF(Advanced Patterning Film)와 같은 희생 재료 층(1140), TiN과 같은 하드 마스크 재료 층(1130), 및 폴리실리콘과 같은 도전성 재료 층(1120), 및 SiO2와 같은 절연 재료 층(1110)을 포함하는 재료들의 층을 가질 수 있다. 마스크 라인(1150)은 기판 상에 형성되며, 도 1을 참조하여 설명된 바와 같은 전이 구조에서 복수의 제1 마스크 라인들 및 복수의 마스크 세그먼트들을 나타낸다.
도 11b는 두 개의 인접한 트림된(trimmed) 마스크 라인들 사이의 마스크 공간 폭(1162)에 대한 마스크 라인 폭(1161)의 1:3 비율을 갖는 트림된 마스크 라인들(1155)을 초래하기 위해 마스크 라인들(1150)을 트림한 결과를 도시한다. 마스크 라인 피치(1163)는 마스크 라인 폭(1161) 및 마스크 공간 폭(1162)을 포함할 수 있다.
도 11c는 트림된 마스크 라인(1155)을 포함하는 본 명세서에 기재된 마스크(예를 들어, 도 1의 100)를 사용하여 희생 재료 층(1140)을 에칭하고, 하드 마스크 재료 층(1130)에서 멈춤 후, 마스크를 제거한 결과를 도시한다. 에칭 단계는 희생 라인(1145)을 포함하는 희생 패턴을 초래한다.
도 11d는 하드 마스크 재료 층(1130) 상에 희생 라인들(1145)을 포함하는 희생 패턴 상에 측벽 스페이서들(sidewall spacers)(1160)을 형성한 결과를 도시한다. 이 단계는, 화학 기상 증착과 같은 방법을 사용하여, 희생 라인들(1145)을 포함하는 부분적으로 제조된 회로 구조 위에 저온 산화물과 같은 스페이서 재료의 층을 증착하는 단계를 포함할 수 있다. 이어서, 희생 라인들(1145) 상에 측벽 스페이서(1160)를 형성하기 위해 스페이서 재료의 층이 에칭될 수 있다.
도 11e는 희생 라인들(1145) 상에 측벽 스페이서들(1160)이 형성된 후에 희생 라인들(1145)을 포함하는 희생 패턴을 제거한 결과를 도시한다. 희생 패턴이 제거된 후에, 측벽 스페이서들(1160)은 하드 마스크 재료 층(1130) 상에 남는다.
도 11f는 하드 마스크(1135)를 형성하기 위해 에칭 마스크로서 측벽 스페이서들(1160)을 사용하여 하드 마스크 재료 층(1130)을 에칭 한 결과를 도시한다. 측벽 스페이서들(1160)은 하드 마스크(1135)를 형성하는 공정 중에 제거된다.
도 11g는 하드 마스크(1135)를 사용하여 도전성 재료(1120)을 에칭하여 도 2를 참조하여 기술된 바와 같은 접속 구조들에서 복수의 제1 도전 라인들 및 복수의 세그먼트들과 같은 도전 라인들(1125)을 형성한 결과를 도시한다. 도 2를 참조하여 기술된 제1 피치(219)는 도전 라인들(1125)의 라인 폭(1171) 및 두 인접한 도전 라인들 사이의 공간 폭(1172)을 포함할 수 있다.
도 12는 로컬 워드 라인/글로벌 워드 라인 구조들을 포함하는 메모리 어레이의 메모리 셀들의 복수의 블록들의 개략도이다. 로컬 워드 라인/글로벌 워드 라인 구조의 일 예가 2016년 5월 3일자로 Lin et al.에 의한 "Array Fanout Pass Transistor Structure"라는 제목의 미국 특허 제9,330,764 B2호에 개시되어있고, 상기 출원은 본 명세서에서 완전히 설명된 것처럼 참고 문헌으로 포함된다.
도 12의 실시 예에 도시된 바와 같이, 회로 구조(1200)는 복수의 메모리 셀들의 블록들(1201-1203)을 포함하고, 복수의 블록들의 블록들은 각각의 로컬 워드 라인들(1214-1, 1214-2, 1214-3)로서 구성된 제1 도전 라인들(예를 들어,도 2의 215a, 215b)을 포함한다. 회로 구조(1200)는 복수의 팬 아웃 구조들(fanout structure)(예를 들어, 1212-1, 1212-2, 1212-3)를 포함하고, 복수의 팬 아웃 구조들의 팬 아웃 구조들은 각각의 접속 구조들(예를 들어, 도 2의 261) 및 각각의 연결 라인들(예를 들어, 도 2의 221a, 221b)을 포함한다. 회로 구조(1200)는 복수의 랜딩 패드들(예를 들어, 도 2의 251a, 251b)를 포함하고, 복수의 랜딩 패드들의 랜딩 패드들은 각각의 연결 라인들(예를 들어, 도 2의 221a, 221b)에 접속된다. 회로 구조(1200)는 복수의 글로벌 워드 라인들(1221)을 포함하고, 복수의 글로벌 워드 라인들의 글로벌 워드 라인들은 각각의 랜딩 패드들에 접속된다.
블록(1201)은 X-DEC(X-디코더) 회로(1210-1), 레벨 시프터(1211-1), 패스 트랜지스터들을 포함하는 로컬 워드 라인 팬 아웃 구조(1212-1) 및 메로리 셀들의 서브어레이를 통해 연장되는 로컬 워드 라인들의 세트(1213-1)을 포함한다. 블록(1202)은 X-DEC 회로(1210-2), 레벨 시프터(1211-2), 패스 트랜지스터를 포함하는 로컬 워드 라인 팬 아웃 구조(1212-2) 및 서브 어레이(1213-2)를 통해 연장되는 로컬 워드 라인의 세트(1214-2)를 포함한다. 블록(1203)은 X-DEC 회로(1210-3), 레벨 시프터(1211-3), 패스 트랜지스터를 포함하는 로컬 워드 라인 팬 아웃 구조(1212-3) 및 서브 어레이(1213-3)를 통해 연장되는 로컬 워드 라인의 세트(1214-3)를 포함한다.
글로벌 워드 라인 디코더(1220)는 어레이의 모든 블록 또는 일부 블록에서 어레이를 통해 로컬 워드 라인 팬 아웃 구조들(1212-1, 1212-2, 1212-3)로 연장되는 글로벌 워드 라인(1221)의 세트에 대한 워드 라인 전압을 생성한다. X-DEC 회로들(예를 들어, 1210-3)은 집적 회로 상의 블록 디코더로부터 블록 선택 신호들(X-SEL)을 수신하고, 선택된 블록들로 글로벌 워드 라인들의 접속을 가능하게 하는 제어를 수행한다. 레벨 시프터들(예를 들어, 1211-3)은 팬 아웃 구조에서 패스 트랜지스터들에 대한 제어 신호를 생성하는데 사용되며, 패스 트랜지스터 상의 게이트 전압은 선택된 블록들에서 패스 트랜지스터를 턴온하기 위해 글로벌 워드 라인들 상에 공급된 워드 라인 전압에 비해 충분히 높다.
본 발명은 상술한 바람직한 실시 예 및 실시 예들을 참조하여 개시되었지만, 이들 실시 예들은 제한적인 의미가 아니라 예시적인 것으로 이해되어야 한다. 수정 및 조합은 당업자에게 용이하게 일어날 것이며, 수정 및 조합은 본 발명의 사상 및 다음의 청구 범위의 범위 내에 있는 것으로 이해되어야 한다.

Claims (21)

  1. 회로 구조에 있어서,
    제1 방향으로 연장하는 복수의 제1 도전 라인들로서, 상기 제1 방향과 직교하는 제2 방향의 제1 피치를 갖는, 상기 복수의 제1 도전 라인들;
    상기 제2 방향으로 연장하는 복수의 연결 라인들로서, 상기 제1 방향의 제2 피치를 갖고, 상기 제2 피치는 상기 제1 피치보다 큰, 상기 복수의 연결 라인들; 및
    각 연결 라인들로의 전류 흐름을 위해 각각의 제1 도전 라인들을 연결하는 복수의 접속 구조들로서, 상기 접속 구조들 각각은 상기 제1 방향으로 연장하는 복수의 세그먼트들을 포함하고, 상기 복수의 세그먼트들의 세그먼트들은 상기 제1 피치 이상이고, 상기 제2 피치보다 작은 상기 복수의 세그먼트들의 인접한 세그먼트들에 대한 상기 제2 방향의 전이 피치를 갖는, 상기 복수의 접속 구조들을 포함하고,
    상기 복수의 세그먼트들의 세그먼트들은 복수의 피치들을 갖고, 상기 연결 라인들에 인접한 상기 복수의 세그먼트들의 두 개의 세그먼트들 사이의 상기 전이 피치는 상기 제1 도전 라인들에 인접한 상기 복수의 피치들의 두 개의 세그먼트들 사이의 상기 전이 피치보다 큰, 회로 구조.
  2. 삭제
  3. 청구항 1에 있어서, 상기 복수의 피치들의 피치들은 상기 제1 도전 라인들로부터 멀어지는 상기 복수의 세그먼트들의 세그먼트들의 거리에 따라 증가하는, 회로 구조.
  4. 청구항 1에 있어서, 상기 복수의 접속 구조들의 접속 구조들은 상기 제1 방향의 접속 구조 피치를 갖고, 상기 복수의 세그먼트들의 세그먼트들은 상기 접속 구조 피치의 50%를 초과하여 연장하는 길이를 갖는, 회로 구조.
  5. 청구항 1에 있어서,
    상기 복수의 접속 구조들의 인접한 접속 구조들은 상기 제2 방향으로 상기 제1 피치의 두 배만큼 오프셋되고; 및
    상기 복수의 제1 도전 라인들의 제1 도전 라인들의 인접한 쌍들은 상기 복수의 접속 구조들의 각각의 인접한 접속 구조들에서 종결되는, 회로 구조.
  6. 청구항 1에 있어서,
    상기 복수의 세그먼트들의 세그먼트들 각각은 제1 단부 및 상기 제1 방향에서 상기 제1 단부에 대향하는 제2 단부를 가지며; 및
    상기 복수의 세그먼트들은 상기 제2 방향으로 연장하는 각각의 제1 세그먼트들을 통해 상기 제1 단부에서 각각 접속되는 제1 세트의 세그먼트들의 쌍들, 및 상기 제2 방향으로 연장하는 각각의 제2 세그먼트들은 통해 상기 제2 단부에서 각각 접속되는 제2 세트의 세그먼트들의 쌍들을 포함하고,
    상기 제1 세트의 상기 세그먼트들의 쌍들은 상기 제2 방향에서 상기 제2 세트의 상기 세그먼트들의 쌍들과 서로 맞물리는, 회로 구조.
  7. 청구항 1에 있어서,
    상기 복수의 세그먼트들의 세그먼트들 각각은 제1 단부 및 상기 제1 방향에서 상기 제1 단부와 대향하는 제2 단부를 갖고; 및
    상기 복수의 세그먼트들은 상기 제2 방향에서 제1 세그먼트를 통해 상기 제1 단부에서 접속되고 상기 제2 방향으로 연장하는 제2 세그먼트를 통해 상기 제2 단부에서 접속되는 적어도 한 쌍의 세그먼트들을 포함하는, 회로 구조.
  8. 청구항 1에 있어서,
    상기 복수의 세그먼트들의 세그먼트들 각각은 제1 단부 및 상기 제1 방향에서 상기 제1 단부와 대향하는 제2 단부를 갖고; 및
    상기 복수의 세그먼트들은 상기 제2 단부에서 정렬되고 상기 제2 방향에서 연장하는 각각의 제1 세그먼트들을 통해 상기 제1 단부에서 각각 접속되는 제1 세트의 세그먼트들의 쌍들, 및 상기 제1 단부에서 정렬되고 상기 제2 방향에서 연장하는 각각의 제2 세그먼트들을 통해 상기 제2 단부에서 각각 접속되는 제2 세트의 세그먼트들의 쌍들을 포함하고,
    상기 제2 방향으로 연장하는 상기 제1 및 제2 세그먼트들은 상기 제1 방향으로 정렬되지 않는, 회로 구조.
  9. 청구항 8에 있어서, 상기 복수의 접속 구조들의 접속 구조들은 상기 복수의 접속 구조들의 인접한 접속 구조들에 대하여 상기 제1 방향의 접속 구조 피치를 갖고, 상기 제1 세트의 세그먼트들의 쌍들의 제1 쌍의 세그먼트들의 제1 길이 및 상기 제2 방향으로 상기 제1 쌍의 세그먼트들과 정렬된 상기 제2 세트의 세그먼트들의 쌍들의 제2 쌍의 세그먼트들의 제2 길이의 합은 상기 접속 구조 피치의 50%를 초과하여 연장하는, 회로 구조.
  10. 청구항 1에 있어서,
    메모리 셀들의 복수의 블록들로서, 상기 복수의 블록들의 블록들은 각각의 로컬 워드 라인들로서 구성된 상기 제1 도전 라인들을 포함하는, 상기 메모리 셀들의 복수의 블록들;
    복수의 팬 아웃 구조들로서, 상기 복수의 팬 아웃 구조들의 팬 아웃 구조들은 각각의 접속 구조들 및 각각의 연결 라인들을 포함하는, 상기 복수의 팬 아웃 구조들;
    복수의 랜딩 패드들로서, 상기 복수의 랜딩 패드들의 랜딩 패드들은 각각의 연결 라인들에 접속되는, 상기 복수의 랜딩 패드들; 및
    복수의 글로벌 워드 라인들로서, 상기 복수의 글로벌 워드 라인들의 글로벌 워드 라인들은 각각의 랜딩 패드들에 접속되는, 상기 복수의 글로벌 워드 라인들을 포함하는, 회로 구조.
  11. 회로 구조를 제조하는 방법에 있어서,
    기판 상에 마스크를 형성하는 단계로서, 상기 마스크는;
    제1 방향으로 연장하는 복수의 제1 마스크 라인들로서, 상기 제1 방향에 직교하는 제2 방향의 마스크 라인 피치를 갖는, 상기 복수의 제1 마스크 라인들;
    상기 마스크 라인 피치보다 큰 상기 제1 방향의 마스크 영역 캡 폭을 갖는 마스크 영역 갭들에 의해 분리된 복수의 마스크 영역들;
    상기 마스크 라인 피치보다 크고 상기 마스크 라인 피치의 두 배보다 작은 마스크 라인 폭을 갖는 상기 제2 방향으로 연장하는 복수의 마스크 연결 라인들로서, 상기 마스크 연결 라인들은 각각의 마스크 영역들은 각각의 제1 마스크 라인들에 연결하는, 상기 복수의 마스크 연결 라인들; 및
    마스크 연결 라인들의 쌍들 각각의 사이에 배치된 복수의 전이 구조들로서, 상기 전이 구조들 각각은 상기 제1 방향으로 연장하는 복수의 마스크 세그먼트들은 포함하고, 상기 복수의 마스크 세그먼트들의 마스크 세그먼트들은 상기 마스크 라인 피치보다 크거나 같고 상기 마스크 영역 갭 폭보다 작은 상기 복수의 마스크 세그먼트들의 인접한 마스크 세그먼트들에 대한 상기 제2 방향의 전이 구조 피치를 갖는, 상기 복수의 전이 구조들을 포함하는, 상기 마스크를 형성하는 단계; 및
    상기 마스크를 이용하여 상기 기판 상에 자기-정렬 이중 패터닝 공정을 실행하는 단계를 포함하는, 방법.
  12. 청구항 11에 있어서,
    상기 복수의 마스크 세그먼트들의 마스크 세그먼트들은 복수의 피치들을 갖고, 상기 마스크 영역들에 인접한 상기 복수의 피치들의 두 세그먼트들 사이의 상기 전이 피치는 상기 제1 마스크 라인들에 인접한 상기 복수의 피치들의 두 세그먼트들 사이의 상기 전이 피치보다 큰, 방법.
  13. 청구항 12에 있어서, 상기 복수의 피치들의 상기 피치들은 상기 제1 마스크 라인들로부터 멀어지는 상기 복수의 마스크 세그먼트들의 상기 마스크 세그먼트들의 거리에 따라 증가하는, 방법.
  14. 청구항 12에 있어서,
    상기 복수의 마스크 영역들의 마스크 영역은 상기 복수의 마스크 세그먼트들의 마스크 세그먼트들에 평행하고 인접한 제1 측을 갖고;
    상기 복수의 마스크 세그먼트들은 상기 마스크 영역의 상기 제1 측에 인접한 마스크 세그먼트를 포함하고, 상기 인접한 마스크 세그먼트는 상기 마스크 영역의 상기 제1 측에 대해 말단인 제1 측 및 기 마스크 영역의 상기 제1 측에 인접한 제2 측을 갖고; 및
    상기 마스크 영역의 상기 제1 측 및 상기 인접한 마스크 세그먼트의 상기 제1 측 사이의 상기 복수의 피치들의 피치는 상기 마스크 라인 피치보다 크고 상기 마스크 라인 피치의 두 배보다 작은, 방법.
  15. 청구항 11에 있어서, 기 복수의 전이 구조들의 전이 구조들은 상기 복수의 전이 구조들의 인접한 전이 구조들에 대해 상기 제1 방향으로 전이 구조 피치를 갖고, 및 상기 복수의 마스크 세그먼트들의 마스크 세그먼트들은 상기 전이 구조 피치의 50%를 초과하여 연장하는 길이를 갖는, 방법.
  16. 청구항 11에 있어서,
    상기 복수의 전이 구조들의 인접한 전이 구조들은 상기 제2 방향으로 상기 마스크 라인 피치만큼 오프셋되고; 및
    상기 복수의 제1 마스크 라인들의 인접한 제1 마스크 라인들은 상기 복수의 전이 구조들의 인접한 전이 구조들 각각에서 종결되는, 방법.
  17. 청구항 11에 있어서,
    상기 복수의 마스크 세그먼트들의 마스크 세그먼트들 각각은 제1 단부 및 상기 제1 방향에서 상기 제1 단부에 대향하는 제2 단부를 갖고; 및
    한 쌍의 상기 마스크 연결 라인들 사이에 배치된 상기 복수의 마스크 세그먼트들은 상기 제1 단부에서 상기 한 쌍의 제1 마스크 연결 라인에 접속되고 상기 제2 단부에서 상기 한 쌍의 제2 마스크 연결 라인들로부터 분리되는 제1 세트의 마스크 세그먼트들, 및 상기 제2 단부에서 상기 한 쌍의 제2 상기 마스크 연결 라인에 접속되고 상기 제1 단부에서 상기 한 쌍의 상기 제1 마스크 연결 라인으로부터 분리되는 제2 세트의 마스크 세그먼트들을 포함하고,
    상기 제1 세트의 마스크 세그먼트들은 상기 제2 방향으로 상기 제2 세트의 마스크 세그먼트들과 맞물리는, 방법.
  18. 청구항 11에 있어서,
    상기 복수의 마스크 세그먼트들의 마스크 세그먼트들 각각은 제1 단부 및 상기 제1 방향에서 상기 제1 단부에 대향하는 제2 단부를 갖고; 및
    한 쌍의 마스크 연결 라인들 사이에 배치된 상기 복수의 마스크 세그먼트들은 상기 제1 단부에서 상기 한 쌍의 제1 마스크 연결 라인으로부터 분리되고 상기 제2 단부에서 상기 한 쌍의 제2 마스크 연결 라인으로부터 분리되는 적어도 마스크 세그먼트를 포함하는, 방법.
  19. 청구항 11에 있어서,
    상기 복수의 마스크 세그먼트들의 마스크 세그먼트들 각각은 제1 단부 및 상기 제1 방향에서 상기 제1 단부에 대향하는 제2 단부를 갖고; 및
    한 쌍의 마스크 연결 라인들 사이에 배치된 상기 복수의 마스크 세그먼트들은 상기 제1 단부에서 상기 한 쌍의 제1 마스크 연결 라인에 접속되고 상기 제2 단부에서 정렬되지 않은 제1 세트의 마스크 세그먼트들, 및 상기 제2 단부에서 상기 한 쌍의 제2 마스크 연결 라인에 접속되고 상기 제1 단부에서 정렬되지 않은 제2 세트의 마스크 세그먼트들을 포함하고,
    상기 제1 세트의 마스크 세그먼트들의 마스크 세그먼트들은 상기 제2 방향에서 상기 제2 세트의 마스크 세그먼트들의 각각의 마스크 세그먼트들과 정렬되는, 방법.
  20. 청구항 19에 있어서, 상기 복수의 전이 구조들의 전이 구조들은 상기 복수의 전이 구조들의 인접한 전이 구조들에 대한 상기 제1 방향의 전이 구조 피치를 갖고,
    상기 제1 세트의 마스크 세그먼트들의 제1 마스크 세그먼트의 제1 길이 및 상기 제2 방향에서 상기 제1 마스크 세그먼트와 정렬된 상기 제2 세트의 마스크 세그먼트의 제2 마스크 세그먼트의 제2 길이의 합은 상기 전이 구조 피치의 50%를 초과하여 연장하는, 방법.
  21. 청구항 11에 있어서,
    상기 기판은 도전성 재료 층 위에 하드 마스크 재료 층 위에 희생 재료 층을 포함하고, 상기 자기-정렬 이중 패터닝 고정을 실행하는 단계는;
    상기 마스크를 이용하여 희생 패턴을 형성하기 위해 상기 희생 재료 층을 에칭하는 단계;
    상기 하드 마스크 재료 층 상에 상기 희생 패턴 상에 측벽 스페이서들을 형성하는 단계;
    상기 측벽 스페이서들을 남겨두고 상기 희생 패턴을 제거하는 단계;
    하드 마스크를 형성하기 위해 상기 측벽 스페이서들을 에칭 마스크로서 사용하여 상기 하드 마스크 재료 층을 에칭하는 단계; 및
    도전 라인들을 형성하기 위해 상기 하드 마스크를 사용하여 상기 도전성 재료 층을 에칭하는 단계를 포함하는, 방법.
KR1020180094270A 2018-06-19 2018-08-13 회로 구조 및 그 제조 방법 KR102498174B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/012,608 US10497566B1 (en) 2018-06-19 2018-06-19 Layout design for fanout patterns in self-aligned double patterning process
US16/012,608 2018-06-19

Publications (2)

Publication Number Publication Date
KR20190143326A KR20190143326A (ko) 2019-12-30
KR102498174B1 true KR102498174B1 (ko) 2023-02-09

Family

ID=62837753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180094270A KR102498174B1 (ko) 2018-06-19 2018-08-13 회로 구조 및 그 제조 방법

Country Status (6)

Country Link
US (1) US10497566B1 (ko)
EP (1) EP3584836B1 (ko)
JP (1) JP6800186B2 (ko)
KR (1) KR102498174B1 (ko)
CN (1) CN110620112B (ko)
TW (1) TWI692848B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043417B2 (en) * 2019-06-12 2021-06-22 Macronix International Co., Ltd. Line structure for fan-out circuit and manufacturing method thereof, and photomask pattern for fan-out circuit
TWI809959B (zh) * 2022-06-30 2023-07-21 南亞科技股份有限公司 偏移量測設備及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197266A (ja) 2012-03-19 2013-09-30 Toshiba Corp 半導体装置およびその製造方法
JP2015023225A (ja) * 2013-07-22 2015-02-02 株式会社東芝 半導体装置
US20160099217A1 (en) 2014-10-02 2016-04-07 Macronix International Co., Ltd. Line layout and method of spacer self-aligned quadruple patterning for the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111269A (en) * 1997-05-30 2000-08-29 Cypress Semiconductor Corp. Circuit, structure and method of testing a semiconductor, such as an integrated circuit
US6294397B1 (en) * 1999-03-04 2001-09-25 Advanced Micro Devices, Inc. Drop-in test structure and abbreviated integrated circuit process flow for characterizing production integrated circuit process flow, topography, and equipment
JP3964608B2 (ja) * 2000-08-17 2007-08-22 株式会社東芝 半導体装置
CN1179413C (zh) * 2001-03-28 2004-12-08 华邦电子股份有限公司 避免静电放电破坏的导架及其方法
JP4625674B2 (ja) * 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置
JP5132098B2 (ja) * 2006-07-18 2013-01-30 株式会社東芝 半導体装置
KR101192359B1 (ko) 2007-12-17 2012-10-18 삼성전자주식회사 Ｎａｎｄ 플래시 메모리 소자 및 그 제조 방법
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
US8053902B2 (en) * 2008-12-02 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for protecting dielectric layers from degradation
KR101565798B1 (ko) * 2009-03-31 2015-11-05 삼성전자주식회사 콘택 패드와 도전 라인과의 일체형 구조를 가지는 반도체 소자
CN101673003B (zh) 2009-10-15 2012-10-17 友达光电股份有限公司 扇出线路以及显示面板
US8222140B2 (en) * 2009-12-23 2012-07-17 Intel Corporation Pitch division patterning techniques
CN101719415A (zh) * 2009-12-30 2010-06-02 华东师范大学 平面螺旋电感
KR101756226B1 (ko) * 2010-09-01 2017-07-11 삼성전자 주식회사 반도체 소자 및 그 반도체 소자의 패턴 형성방법
US8941166B2 (en) 2010-12-29 2015-01-27 Macronix International Co., Ltd. Multiple patterning method
US8922020B2 (en) 2010-12-29 2014-12-30 Macronix International Co., Ltd. Integrated circuit pattern and method
JP5395837B2 (ja) * 2011-03-24 2014-01-22 株式会社東芝 半導体装置の製造方法
US8993430B2 (en) * 2011-09-30 2015-03-31 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device and semiconductor device
KR101927924B1 (ko) * 2011-10-28 2018-12-12 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 패턴 형성방법
US9018050B2 (en) * 2012-10-11 2015-04-28 The Board Of Trustees Of The University Of Illinois Rolled-up transmission line structure for a radiofrequency integrated circuit (RFIC)
US9224635B2 (en) * 2013-02-26 2015-12-29 Micron Technology, Inc. Connections for memory electrode lines
US9245844B2 (en) * 2013-03-17 2016-01-26 Nanya Technology Corporation Pitch-halving integrated circuit process and integrated circuit structure made thereby
US8907496B1 (en) * 2013-06-04 2014-12-09 Globalfoundries Inc. Circuit structures and methods of fabrication with enhanced contact via electrical connection
CN104733458B (zh) * 2013-12-20 2017-09-22 中芯国际集成电路制造(上海)有限公司 Cmos反相器
TW201601260A (zh) * 2014-03-31 2016-01-01 長瀨化成股份有限公司 具有中空部之電路構件及安裝構造體、以及安裝構造體之製造方法
US9330764B2 (en) 2014-06-16 2016-05-03 Macronix International Co., Ltd. Array fanout pass transistor structure
US9153535B1 (en) 2014-10-24 2015-10-06 Macronix International Co., Ltd. Line layout and method of spacer self-aligned quadruple patterning for the same
US9673051B1 (en) 2016-01-14 2017-06-06 Macronix International Co., Ltd. High density patterned material on integrated circuits
CN107123647B (zh) * 2016-02-24 2019-10-18 旺宏电子股份有限公司 集成电路的高密度图案化材料
US9847339B2 (en) 2016-04-12 2017-12-19 Macronix International Co., Ltd. Self-aligned multiple patterning semiconductor device fabrication
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect
US11251124B2 (en) * 2016-11-29 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power grid structures and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197266A (ja) 2012-03-19 2013-09-30 Toshiba Corp 半導体装置およびその製造方法
JP2015023225A (ja) * 2013-07-22 2015-02-02 株式会社東芝 半導体装置
US20160099217A1 (en) 2014-10-02 2016-04-07 Macronix International Co., Ltd. Line layout and method of spacer self-aligned quadruple patterning for the same

Also Published As

Publication number Publication date
TWI692848B (zh) 2020-05-01
KR20190143326A (ko) 2019-12-30
US10497566B1 (en) 2019-12-03
US20190385848A1 (en) 2019-12-19
CN110620112A (zh) 2019-12-27
EP3584836B1 (en) 2021-10-27
EP3584836A1 (en) 2019-12-25
JP6800186B2 (ja) 2020-12-16
JP2019220663A (ja) 2019-12-26
CN110620112B (zh) 2023-04-18
TW202002213A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
CN104681410B (zh) 形成图案的机制
US10461145B2 (en) Method for fabricating magnetic core
KR101827610B1 (ko) 집적 회로 설계 방법
KR102498174B1 (ko) 회로 구조 및 그 제조 방법
TWI637233B (zh) 自動對準雙重圖型化用之可變空間心軸切口及其製造方法
US10056291B2 (en) Post spacer self-aligned cuts
US11355342B2 (en) Semiconductor device with reduced critical dimensions and method of manufacturing the same
US20070161245A1 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
JP5090625B2 (ja) 半導体デバイスを形成する方法およびシステム
US20140011351A1 (en) Metal Layer End-Cut Flow
US20110068436A1 (en) Methods and structures for enhancing perimeter-to-surface area homogeneity
US20140213066A1 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
US9673051B1 (en) High density patterned material on integrated circuits
JP2007294500A (ja) 半導体装置およびその製造方法
KR20180115548A (ko) 반도체 장치의 퓨즈 및 그 형성 방법
US10373915B1 (en) Method for monitoring semiconductor process
TWI534947B (zh) 形成半導體主動區和隔離區域之雙圖案方法
CN107123647B (zh) 集成电路的高密度图案化材料
US8739083B1 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
TWI597829B (zh) 積體電路之高密度圖案化材料
US20150155238A1 (en) Making an efuse
US8871649B2 (en) Methods of forming trench/hole type features in a layer of material of an integrated circuit product
CN116031201A (zh) 金属互连结构的制备方法及半导体器件的制备方法
CN103872246A (zh) 电阻型随机存取存储器和用于控制制造导电元件和阻性元件对应的亚分辨率特征的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant