CN117077609A - 一种改进的集成无源器件（ipd）仿真建模方法 - Google Patents
一种改进的集成无源器件（ipd）仿真建模方法 Download PDFInfo
- Publication number
- CN117077609A CN117077609A CN202311113530.2A CN202311113530A CN117077609A CN 117077609 A CN117077609 A CN 117077609A CN 202311113530 A CN202311113530 A CN 202311113530A CN 117077609 A CN117077609 A CN 117077609A
- Authority
- CN
- China
- Prior art keywords
- passive device
- integrated passive
- simulation
- ipd
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000005094 computer simulation Methods 0.000 title claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000004364 calculation method Methods 0.000 claims abstract description 19
- 238000005516 engineering process Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000009467 reduction Effects 0.000 claims abstract description 7
- 230000004044 response Effects 0.000 claims abstract description 7
- 239000007787 solid Substances 0.000 claims abstract description 5
- 238000004088 simulation Methods 0.000 claims description 31
- 238000010586 diagram Methods 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 230000005284 excitation Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000008569 process Effects 0.000 description 13
- 230000006872 improvement Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出了一种改进的集成无源器件(IPD)仿真建模方法，该方法包括如下步骤：在ADS layout模块中画出二维平面的集成无源器件的版图结构，创建层叠给出垂直方向信息；对二维平面中同一种材料进行区域划分，确定每一区域的起始高度（同一材料在覆盖时由于刻蚀会产生不同的起始高度），然后向垂直方向拉伸相应高度，得到三维实体模型；混合有限元快速扫频法在传统有限元法上引入tree‑cotree技术和Lanczos模态降阶技术，可用于分析复杂微波集成电路模型的频率响应问题，实现快速扫频计算，将改进后的集成无源器件模型与混合有限元快速扫频法相结合，提高了计算的效率，保证了结果的准确性。
Description
技术领域
本发明属于电磁场建模和仿真的技术领域，具体涉及一种改进的集成无源器件仿真建模方法。
背景技术
随着5G技术和便携式电子设备的发展，滤波器的结构简单化和小型化愈发重要。集成无源器件(IPD)满足了对射频前端功能不断增加，集成度不断提高的需求，被广泛应用于集成电路设计中。
相比于理想的电路仿真，对IPD模型进行电磁仿真可以更好地考虑寄生效应的影响。IPD工艺中的层叠信息由于刻蚀清洗等过程变得非常复杂，而商业软件ADS中的二维和层叠信息无法准确地刻画这一过程，因此为了模拟实际薄膜沉积过程，提高仿真建模的准确性，本文提出了一种更好刻画工艺流程的建模方法。
其次，生产一款可应用于实际需求的产品需要进行生产前的设计和仿真验证，生产后再测试功能，处理数据结果等。因此，为了防止生产后产品性能不合要求造成成本亏损，生产前的模拟仿真至关重要，准确且快速地得到仿真结果，有利于降低时间成本，优化后续产品的性能。混合有限元快速扫频法和新型建模方式结合可以达到高效和精确的效果。
有鉴于此，提出一种改进的集成无源器件仿真建模方法是非常具有意义的。
发明内容
为了解决ADS无法刻画实际工艺中对IPD的层叠进行刻蚀清洗等过程，以及电磁模型仿真计算量大、耗时久、结果与实际不太相符等问题，本发明提供一种改进的集成无源器件仿真建模方法，以解决上述存在的技术缺陷问题。
第一方面，本发明提出了一种基于实际工艺的集成无源器件建模的改进方法，该方法包括如下步骤：
在ADS layout模块中画出二维平面的集成无源器件的版图结构，创建层叠给出垂直方向信息；
对二维平面中同一种材料进行区域划分，确定每一区域的起始高度(同一材料在覆盖时由于刻蚀会产生不同的起始高度)，然后向垂直方向拉伸相应高度，得到三维实体模型。
本方法首先利用ADS设计IPD的原理图，再在Layout模块画出相应的版图并得到层叠信息，最后根据实际工艺对层叠和版图做出优化，得到更加精准的三维模型。这种基于实际工艺的集成无源器件建模的改进方法，通过仿真能得到更加准确的结果，也能给实际产品的性能检测提供一个好的参考。
优选的，先在ADS软件中设计原理图，然后在Layout模块中画出相应的版图进行电磁仿真。
进一步优选的，在ADS Layout模块中画版图结构时，是在二维平面(xy平面)上操作，垂直方向(z轴方向)上由内部层叠信息给出，层叠信息包含每一层材料的厚度，以及材料属性。
进一步优选的，三维建模实际上是对平面图形向z方向做拉伸，工艺上完整的电路是在最初的衬底结构上覆盖许多层材料，每一层材料覆盖完成后要经过刻蚀，清洗等过程，金属层之间由刻蚀出来的通孔连接。
进一步优选的，刻蚀和清洗会造成材料层起始坐标不同，我们需要对该层进行区域划分，然后向垂直方向拉伸相同高度，并且后面覆盖的材料层都会出现起始坐标不一致的问题。
进一步优选的，划分各层区域后，由于起始坐标发生改变，将包含原始层叠信息的tech文件作出相应的改变，得到新的tech文件。
Tech文件包括：模型尺寸的单位；材料在Layout模块中的编号信息(一一对应)；层的名字、颜色；该层在垂直方向上的起始坐标；材料的厚度。
进一步优选的，将包含层叠信息的.GDS文件与上述.tech文件一起导入商业软件HFSS中即可得到相应的3D模型，完成相关设置后可以进行电磁仿真。
相关设置包括：设置相应的材料信息，添加激励端口、边界条件和仿真频率范围。
第二方面，本发明采用混合有限元快速扫频方法对集成无源器件改进后的3D几何模型进行仿真，主要在于：
混合有限元快速扫频法在传统有限元法上引入tree-cotree技术和Lanczos模态降阶技术，可用于分析复杂微波集成电路模型的频率响应问题，实现快速扫频计算，与改进后的三维电磁模型结合，既提高了仿真效率，又保证了结果的准确。
与现有技术相比，本发明的有益成果在于：
通过对模型的同一材料在二维平面进行区域划分，确定每一区域的起始高度，然后向垂直方向拉伸相应高度得到了三维实体模型，然后采用混合有限元快速扫频法进行求解；混合有限元快速扫频法在传统有限元法上引入tree-cotree技术和Lanczos模态降阶技术，可用于分析复杂微波集成电路模型的频率响应问题，实现快速扫频计算；本发明将该方法与改进后的三维电磁模型结合，既提高了仿真效率，又保证了结果的准确。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1为本发明的实施例的基于一种改进的集成无源器件仿真建模方法的流程示意图；
图2为本发明的实施例的基于一种改进的集成无源器件仿真建模方法中一个模型结构示意图；
图3为本发明的实施例的基于传统集成无源器件建模方法中一个模型剖面结构图；
图4为本发明的实施例的基于一种改进的集成无源器件仿真建模方法中一个模型剖面结构图；
图5为本发明的实施例中一个模型在1GHz到6GHz之间使用改进建模方法与原始建模方法得到的电感L和品质因素Q的参数和误差对比图，并与实测结果相比较；
图6为本发明的实施例中一个模型在1GHz到6GHz之间使用混合有限元快速扫频法与商业软件得到的电感L和品质因素Q的参数和误差对比图，并与实测结果相比较；
图7为基于上述实施例设计的一个IPD低通滤波器模型结构图；
图8为IPD低通滤波器采用混合有限元快速扫频法计算与商业软件ADS、HFSS相比得到的S参数对比图。
具体实施方式
在以下详细描述中，参考附图，该附图形成详细描述的一部分，并且通过其中可实践本发明的说明性具体实施例来示出。对此，参考描述的图的取向来使用方向术语，例如“顶”、“底”、“左”、“右”、“上”、“下”等。因为实施例的部件可被定位于若干不同取向中，为了图示的目的使用方向术语并且方向术语绝非限制。应当理解的是，可以利用其他实施例或可以做出逻辑改变，而不背离本发明的范围。因此以下详细描述不应当在限制的意义上被采用，并且本发明的范围由所附权利要求来限定。
图1示出了本发明的实施例公开了一种基于改进的集成无源器件仿真建模方法，如图1所示，该方法包括如下步骤：
S1、先利用ADS设计器件的原理图，再在layout模块中画出二维平面的集成无源器件的版图结构，创建层叠给出垂直方向信息；
以片上电感为例阐述具体建模过程，为了得到电感的特性值需要进行去嵌入操作，因此在进行三维电磁仿真时需要同时仿真电感，开路和短路三个模型，片上电感模型如图2所示，模型剖面结构示意图如图3所示，具体层叠为：
S11、Sub为衬底；
S12、P1是覆盖的介质层，此时P1层垂直方向上所有的起始坐标都一致；
S13、M1是金属层；
S14、P2是包裹M1并叠加于P1上的介质层，ADS中无法做出刻蚀和清洗操作，P2层默认统一起始坐标和高度；
S15、via是金属过孔，连接M1和上层金属；
S16、M2是叠加在M1层上的金属，与M1通过via连接。
S2、对二维平面中同一种材料进行区域划分，确定每一区域的起始高度(同一材料在覆盖时由于刻蚀会产生不同的起始高度)，然后向垂直方向拉伸相应高度，得到三维实体模型；得到的模型剖分结构图如图4所示，根据同一种材料起始位置不同，高度不同，从最底层材料开始依次向上划分区域，在Layout模块中采用布尔运算来实现，具体操作如下：
S21、Sub层、P1层和M1层不用进行布尔运算；
S22、P2层可以被分为三个部分：P2_1层等于P1层减去M2层，P2_2层等于M2层减去M1层，P2_3层等于M1层减去via；
S23、M2层金属可以被分为两个部分：M2_2层等于M2层减去via，M2_1层等于M2层减去M2_2层。
层叠信息的参数设置可以写成.tech文件，如表1所示
表1
S3、混合有限元快速扫频法在传统有限元法上引入tree-cotree技术和Lanczos模态降阶技术，可用于分析复杂微波集成电路模型的频率响应问题，实现快速扫频计算，将混合有限元快速扫频法与改进后的集成无源器件模型结合，求解电磁场问题。
在本实施例中，为了验证本方法的准确性，将包含层叠信息的.GDS文件与上述.tech文件一起导入HFSS软件中即可得到相应的3D模型，然后设置相应的材料信息，添加激励端口、边界条件和仿真频率范围等就可以完成3D电磁仿真，再基于HFSS软件导出的网格文件，采用混合有限元快速扫频法(MFEM-fast)计算，由于采用相同的网格，保证了两种计算方法具有相同的未知量。分别采用ADS软件和本算法对模型进行电磁仿真，获得模型在1GHz到6GHz范围内的电感值L和品质因素Q，如图5和图6所示，从图5中可以看出，在工作频带内，本文方法对L和Q的相对误差均小于ADS中的建模方法，说明本文方法更适合描述模型内部的电磁效应。图6显示了使用ADS-MoM和MFEM-fast计算出的L和Q，以及这些结果与实测值相比的相对误差。由图可知，MFEM-fast与ADS建模方法相结合得到的结果比ADS得到的结果更接近实测数据。这种差异是由于建模方法和数值算法的共同作用，导致ADS结果存在较大误差。
进一步的，对于由无源器件(电阻、电容和电感)搭建的电路，例如IPD滤波器结构均可由上述方式进行3D建模和仿真，图7给出了一个基于所提方法的IPD低通滤波器模型图，图8示出了利用ADS、HFSS和本文方法计算得到的S参数。可以看出混合有限元快速扫频法与HFSS快速方法(HFSS-fast)的S参数吻合较好，ADS-MoM与上述两种方法的结果存在较大差异，特别是低频S11和高频S21的结果差异较大，证明了本发明计算的准确性，并在测试后发现混合有限元快速扫频法在计算时间上要比ADS的MoM算法和HFSS快速方法都更短，证明了该方法能够极大地提高计算效率。具体测试参数如表2所示：
表2
在具体的实施例中，采用一种新提出的方法进行建模，基于实际工艺中对层叠进行刻蚀清洗以达到薄膜沉积，即按下料先后顺序堆叠在一起，使模型呈阶梯状，相比于原始建模忽略这一过程，改进方法能够更好地刻画薄膜沉积，提高仿真建模的准确性，并在此基础上，采用混合有限元快速扫频法来求解IPD电磁模型。混合有限元快速扫频法在传统有限元法上引入tree-cotree技术和Lanczos模态降阶技术，可用于分析复杂微波集成电路模型的频率响应问题，实现快速扫频计算。两者的结合通过与实测、商业软件ADS、HFSS进行对比，证明了其能够降低模型计算时间、提高计算效率和保证仿真结果准确性的优越性能。
本发明提出了一种基于实际工艺的集成无源器件建模改进方法，通过建立相应的模型，与ADS等商业软件进行仿真结果对比，并以实测结果作为参考，观察所提方法相较于原始建模和实测结果的差别，在保证其余变量控制相同的情况下，本发明与实测的结果误差更小，证明了其能够提高仿真建模的准确性。
第二方面，本发明的实施例还应用了一种和IPD改进建模方法结合的混合有限元快速扫频法，该方法在传统有限元法上引入tree-cotree技术和Lanczos模态降阶技术，可用于分析复杂微波集成电路模型的频率响应问题，实现快速扫频计算。通过与相应的模型结合，与商业软件HFSS、ADS进行仿真结果对比，在相同的输入参数的情况下，与ADS的结果相差较大，与HFSS的结果误差较小，并且比较了仿真计算时间，证明了混合有限元快速扫频法能够在结果准确的情况下极大地提高计算效率，这对于集成电路模型的优化设计、电磁完整性仿真和电磁干扰分析有很大的帮助。
以上描述仅为本发明的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本发明中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本发明中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (8)
1.一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，该方法包括如下步骤：
在ADS layout模块中画出二维平面的集成无源器件的版图结构，创建层叠给出垂直方向信息；
对二维平面中同一种材料进行区域划分，确定每一区域的起始高度(同一材料在覆盖时由于刻蚀会产生不同的起始高度)，然后向垂直方向拉伸相应高度，得到三维实体模型；
混合有限元快速扫频法在传统有限元法上引入tree-cotree技术和Lanczos模态降阶技术，可用于分析复杂微波集成电路模型的频率响应问题，实现快速扫频计算。将混合有限元快速扫频法与改进后的集成无源器件模型结合，实现了高效准确的计算。
2.根据权利要求1所述的一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，先在ADS软件中设计原理图，然后在Layout模块中画出相应的版图进行电磁仿真。
3.根据权利要求2所述的一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，在ADS Layout模块中画版图结构时，是在二维平面(xy平面)上操作，垂直方向(z轴方向)上由内部层叠信息给出，层叠信息包含每一层材料的厚度，以及材料属性。
4.根据权利要求3所述的一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，三维建模实际上是对平面图形向z方向做拉伸，工艺上完整的电路是在最初的衬底结构上覆盖许多层材料，每一层材料覆盖完成后要经过刻蚀，清洗等过程，金属层之间由刻蚀出来的通孔连接。
5.根据权利要求4所述的一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，刻蚀和清洗会造成材料层起始坐标不同，我们需要对该层进行区域划分，然后向垂直方向拉伸相同高度，并且后面覆盖的材料层都会出现起始坐标不一致的问题。
6.根据权利要求5所述的一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，划分各层区域后，由于起始坐标发生改变，将包含原始层叠信息的tech文件做出相应的改变，得到新的tech文件；
Tech文件包括：模型尺寸的单位；材料在Layout模块中的编号信息(一一对应)；层的名字、颜色；该层在垂直方向上的起始坐标；材料的厚度。
7.根据权利要求6所述的一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，将包含层叠信息的.GDS文件与上述.tech文件一起导入商业软件HFSS中即可得到相应的3D模型，完成相关设置后可以进行电磁仿真；
相关设置包括：设置相应的材料信息，添加激励端口、边界条件和仿真频率范围。
8.根据权利要求1所述的一种改进的集成无源器件(IPD)仿真建模方法，其特征在于，读取HFSS导出的网格文件，采用混合有限元快速扫频法计算出电磁参量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311113530.2A CN117077609A (zh) | 2023-08-31 | 2023-08-31 | 一种改进的集成无源器件（ipd）仿真建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311113530.2A CN117077609A (zh) | 2023-08-31 | 2023-08-31 | 一种改进的集成无源器件（ipd）仿真建模方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117077609A true CN117077609A (zh) | 2023-11-17 |
Family
ID=88716946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311113530.2A Pending CN117077609A (zh) | 2023-08-31 | 2023-08-31 | 一种改进的集成无源器件（ipd）仿真建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117077609A (zh) |
-
2023
- 2023-08-31 CN CN202311113530.2A patent/CN117077609A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111737943B (zh) | 一种基于等效电路模型的集成电路ibis模型提取方法及系统 | |
| US8355258B2 (en) | Support method and apparatus for printed circuit board | |
| US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
| US20200042667A1 (en) | Modeling of Power Distribution Networks for Path Finding | |
| CN111931457B (zh) | 基于混合阶有限元的多层集成电路电磁场计算方法及装置 | |
| CN111931458B (zh) | 基于混合阶有限元的三维集成电路电磁场计算方法及装置 | |
| TW201337613A (zh) | 模型化系統、電腦模型化方法以及非暫時性電腦可讀儲存媒體 | |
| US10083266B2 (en) | Simulation method of CMP process | |
| US7788076B2 (en) | Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon | |
| CN100535672C (zh) | 内藏电容组件的测试方法及其测试系统 | |
| US20170017744A1 (en) | Modeling of Power Distribution Networks for Path Finding | |
| US6031986A (en) | Thin-film passive circuit simulation on basis of reduced equivalent circuits | |
| US8185864B2 (en) | Circuit board analyzer and analysis method | |
| JP2006293726A (ja) | 電子部品の設計方法 | |
| US20090249264A1 (en) | Analyzing device for circuit device, circuit device analyzing method, analyzing program, and electronic medium | |
| KR101495986B1 (ko) | 더블 패터닝 기술을 위한 ｒｃ 코너해 | |
| CN117077609A (zh) | 一种改进的集成无源器件（ipd）仿真建模方法 | |
| TWI397087B (zh) | Inductance / transformer and its making method | |
| Kapur et al. | Modeling of integrated RF passive devices | |
| CN106650014A (zh) | 一种微波集成lc滤波器模型的设计方法 | |
| US7434190B2 (en) | Analysis method and analysis apparatus of designing transmission lines of an integrated circuit packaging board | |
| De Paulis et al. | A methodical approach for PCB PDN decoupling minimizing overdesign with genetic algorithm optimization | |
| EP1394702A1 (en) | High-frequency electronic component and its designing method | |
| Dunn et al. | EMX: Overcoming silicon chip EM simulation challenges for passive circuit analysis and model development | |
| CN102663175B (zh) | 一种射频无源器件三维模型的构建系统以及构建方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240204 Address after: Room 4-1, Building 12, No. 888 Tongxin Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315000 (9th floor) Applicant after: Tangshan Technology (Ningbo) Co.,Ltd. Country or region after: China Applicant after: XIAMEN University Address before: Room 4-1, Building 12, No. 888 Tongxin Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315000 (9th floor) Applicant before: Tangshan Technology (Ningbo) Co.,Ltd. Country or region before: China |