TWI683412B - 降低不同區域間半導體圖案元件圖案密度差異值的方法 - Google Patents

Abstract

本發明提供一種降低不同區域間半導體圖案元件圖案密度差異的方法，包含定義一第一區域、一第二區域以及一第三區域，各區域內皆包含有複數個元件圖案，第二區域內更包含有複數個第二虛置圖案，其中第一區域內的元件圖案密度為X，第二區域內的元件圖案密度為Y，接下來，對第二區域進行一圖案密度調整步驟，調整第二區域內的各第二虛置圖案，並使得第二區域內的第二元件圖案密度由Y變成Y’，其中Y’大於Y，以及將各區域內所包含的各元件圖案以及複數個調整後的第二虛置圖案輸出至一光罩或形成至一基板上。

Description

降低不同區域間半導體圖案元件圖案密度差異值的方法

本發明係有關於半導體領域，尤其是關於一種降低不同區域間半導體圖案元件圖案密度差異值的方法。

隨著半導體技術領域的發展，半導體元件的尺寸也隨之縮小。如何提升單位體積內所容納的半導體元件數量，一直是本領域的發展趨勢之一。

為了在有限的空間內容納更多半導體元件，各元件通常相互緊密排列。但是由於半導體元件包含不同區域(例如包含有電晶體元件的主動區，以及包含電阻或是其他元件的周邊區等)，不同的區域內，元件的排列密度往往也不相同。具有不同元件圖案密度的區域緊鄰時，將會造成半導體製程上的困難。舉例來說，當兩相鄰區域的元件圖案密度差異較大時，曝光顯影的製程參數難以同時滿足兩不同區域的元件製作。進而造成部分的區域(尤其是兩區域之間的交界部分)元件良率受到影響。

為了避免上述情形，習知技術中，可能會在較低元件圖案密度的區域中加入虛置圖案(dummy pattern)，以提高元件圖案密度較低區域的元件圖案密度。然而申請人發現，即使加入了虛置圖案，不同區域之間的元件圖案密度差異仍無法達到適當的平衡，甚至元件圖案密度可能相差10%以上，如此仍會造成 上述實際製作上的困難。

本發明提供一種降低不同區域間半導體圖案元件圖案密度差異值的方法，包含定義一第一區域、一第二區域以及一第三區域，其中該第二區域位於該第一區域與該第三區域之間，且該第一區域、該第二區域、該第三區域內皆包含有複數個元件圖案，該第二區域內更包含有複數個第二虛置圖案，該第三區域內更包含有複數個第三虛置圖案，其中該第一區域內的一第一元件圖案密度為X，該第二區域內的一第二元件圖案密度為Y，接下來，對該第二區域進行一圖案密度調整步驟，調整該第二區域內的各該第二虛置圖案，並使得該第二區域內的該第二元件圖案密度由Y變成Y’，其中Y’大於Y，以及將該第一區域、該第二區域以及該第三區域內所包含的各該元件圖案以及該複數個調整後的第二虛置圖案輸出至一光罩或形成至一基板上。

本發明的特徵在於，在一些元件圖案密度差異過大的區域之間，即使已經加上了虛置圖案，可能仍無法調整元件圖案密度至一較佳的平衡，導致後續實際製程上的困難。因此，本發明針對已經存在的該些虛置圖案，再次進行一判斷以及調整步驟，對於元件圖案密度較低的區域中，放大其中的虛置圖案，使得該區域的元件圖案密度再次增加，並且減少與相鄰區域的元件圖案密度差異，進一步增加製程良率。

101‧‧‧步驟

103‧‧‧步驟

105‧‧‧步驟

107‧‧‧步驟

109‧‧‧步驟

11‧‧‧元件圖案

21‧‧‧元件圖案

22‧‧‧第二虛置圖案

22’‧‧‧第二虛置圖案

31‧‧‧元件圖案

32‧‧‧第三虛置圖案32

第1圖繪示本發明降低不同區域間半導體圖案元件圖案密度差異值的方法流程圖。

第2圖至第3圖繪示本發明降低不同區域間半導體圖案元件圖案密度差異值的示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物件之相對位置而言，因此皆可以翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。

請參考第1圖至第3圖，第1圖繪示本發明降低不同區域間半導體圖案元件圖案密度差異值的方法流程圖，第2圖至第3圖繪示本發明降低不同區域間半導體圖案元件圖案密度差異值的示意圖。如第1圖所示與第2圖所示，進行步驟101：定義一區域A、一區域B以及一區域C，其中區域A內包含有複數個元件圖案11，區域B內包含有複數個元件圖案21以及複數個第二虛置圖案22，區域C內包含有複數個元件圖案31以及複數個第三虛置圖案32。更詳細說明，在一預定形成於光罩上圖案中，包含元件圖案密度不同的區域。舉例來說，包含有一區域A、區域B以及區域C。其中區域B位於區域A以及區域C之間，且區域B分別與區域A以及區域C直接相鄰。在本發明中，區域A、區域B與區域C分別包含有不同的元件圖案密度。舉例來說，區域A擁有較高的元件圖案密度，例如對應後續半導體的主動區位置，區域B與區域C的元件圖案密度則低於區域A之元件圖案 密度，例如對應到後續製程中的周邊區等，在一些實施例中，區域C的元件圖案密度又更低於區域B的圖案密度，或是區域C的元件圖案密度等於區域B的圖案密度。上述定義區域A對應至後續製程的主動區，而區域B與區域C對應至周邊區，但本發明不限於此。僅需滿足區域A與區域B的圖案密度不同，皆屬於本發明的涵蓋範圍內。此外，區域B的元件圖案密度可能大於或是等於區域C的元件圖案密度。區域A、區域B或區域C可以各自對應到後續製程的主動區、周邊區或是其他任何包含有元件圖案的區域。

區域A內包含有複數個元件圖案11，位於區域A內。同樣地，區域B內包含有複數個元件圖案21，區域C內包含有複數個元件圖案31。一般而言，由於區域A內所包含的元件圖案11數量較多或是排列更緊密，此時區域A的元件圖案密度將會大於區域B或區域C的元件圖案密度。此處定義元件圖案密度為一區域內所有的元件圖案面積總和與該區域的總面積之比值。為了降低區域A與區域B、區域C之間的元件圖案密度差異，在區域B以及區域C中分別包含有第二虛置圖案22以及第三虛置圖案32。其中第二虛置圖案22與第三虛置圖案32分別位於區域B與區域C之內的空白區域(也就是原先不存在元件的區域)。加入第二虛置圖案22與第三虛置圖案32之後，區域B與區域C的元件圖案密度提高，因此與區域A之間的元件圖案密度差異變小。值得注意的是，上述加入第二虛置圖案22以及第三虛置圖案32的方法例如為一光學接近修正(Optical Proximity Correction，OPC)步驟，也就是說，在本發明提供元件圖案11、元件圖案21與元件圖案31之後，即隨之進行光學接近修正步驟，並且加入第二虛置圖案22以及第三虛置圖案32於區域B以及區域C中。

此時，定義區域A的元件圖案密度為X，其中X=(區域A內所有元件圖 案11的面積總和)/(區域A的總面積)之比值；定義區域B的元件圖案密度為Y，其中Y=(區域B內所有元件圖案21以及所有第二虛置圖案22的面積總和)/(區域B的總面積)之比值；定義區域C的元件圖案密度為Z，其中Z=(區域C內所有元件圖案31以及所有第三虛置圖案32的面積總和)/(區域C的總面積)之比值。

除此之外，在上述實施例中，區域A內雖然不包含有虛置圖案，但在本發明的其他實施例中，區域A內也可以包含有虛置圖案。此時計算元件圖案密度為X，則必須要加入區域A內的虛置圖案面積。也就是X=(區域A內所有元件圖案11以及所有虛置圖案的面積總和)/(區域A的總面積)之比值。此實施例也屬於本發明的涵蓋範圍內。

根據上述計算元件圖案密度的方法，進行步驟103：分別計算區域A、區域B以及區域C的元件圖案密度，以及步驟105：：判斷不同區域之間的元件圖案密度差異是否大於一預定值。更詳細說明，申請人發現，在實際的半導體製程中，若不同區域之間元件圖案密度差異過大，即使加入虛置圖案至區域B以及區域C，仍無法有效彌補不同區域之間元件圖案密度差異，也就是仍然會造成後續製程上的困難。申請人先設定一預定值為10%，代表當兩區域的元件圖案密度差異值大於10%時，將會造成後續製程上的困難。值得注意的是，此處的預定值設定為10%僅為一範例，而實際上設定值可以依照需求而調整。以本實施例為例，區域A的元件圖案密度假設為30%，區域B與區域C在加入虛置圖案之後，元件圖案密度皆為15%。

請繼續參考第1圖以及第3圖。在上述步驟105之後，若判斷的結果為是，代表即使已經先加入了虛置圖案，各區域之間的元件圖案密度差異仍然過 大。此時需要進行步驟107：對特定區域進行一調整步驟，增加虛置圖案的面積。如第3圖所示，以本實施例為例，由於區域A與區域B的元件圖案密度差異高達15%，因此針對元件圖案密度較低的區域B進行一圖案密度調整步驟。具體而言，可以放大位於區域B內之第二虛置圖案的面積，使得各第二虛置圖案22調整成為第二虛置圖案22’，其中第二虛置圖案22’的總和面積大於第二虛置圖案22的總和面積，或是在一些實施例中，也可以合併部分原有的第二虛置圖案22，並且加入新的第二虛置圖案。總而言之，在對區域B進行圖案密度調整步驟後，區域B的元件圖案密度由原先的Y變成Y’，由於其中第二虛置圖案22’經過調整後所占的面積變大，因此Y’將會大於Y。以本實施例為例，Y’例如為25%。因此區域A與區域B之間的元件圖案密度差異降至5%以內。

此外，步驟107不僅可對於區域B進行虛置圖案面積的放大，也可以選擇性地對區域C也進行虛置圖案面積的放大。實際的做法類似上述對區域B所進行的步驟，因此當圖案密度調整步驟進行之後，將區域C內的第三虛置圖案32調整為第三虛置圖案32’，其中第三虛置圖案32’的總和面積大於第三虛置圖案32的總和面積，因此區域C的元件圖案密度由原先的Z變成Z’，其中Z’大於Z。以本實施例為例，Z’例如為20%。

在本發明的實施例中，調整後的區域A、區域B以及區域C的元件圖案密度分別為30%、25%以及20%。由區域A開始，其相鄰的區域之元件圖案密度呈現遞減，但本發明不限於此。僅需要滿足調整步驟後，相鄰的區域之元件圖案密度差異小於預定值(例如10%)即可。因此，以本實施例為例，區域A與區域B在調整後，其元件圖案密度差異為5%，小於設定的預定值10%；區域B與區域C的元件圖案密度差異也是5%，小於設定的預定值10%。

值得注意的是，上述針對區域C的調整步驟，可以與調整區域B的調整步驟同時進行或是分別進行，例如在調整區域B的調整步驟之前或是之後進行。另外，在本發明的其他實施例中，可能僅存在區域A與區域B，而不存在區域C，或是存在四個以上的不同區域，本發明可針對各個區域同時或是分開進行調整步驟，也都屬於本發明的涵蓋範圍內。

若上述步驟105的判斷結果為否，則會直接進行步驟109：將各區域內的元件圖案輸出至一光罩(圖未示)或是形成於一基板(圖未示)上。或是在上述步驟107完成後，將會回到步驟103，再次計算與判斷不同區域之間的元件圖案密度差異是否大於一預定值，若結果為否，也同樣會進行步驟109，將調整後各區域內的元件圖案輸出至一光罩或是形成於一基板上。值得注意的是，在步驟109之前，可以再次進行另外一次光學接近修正(圖未示)步驟，以檢查調整後的虛置圖案是否會影響到其他元件。因此需要注意的是，本發明上述的圖案密度調整步驟與習知技術中的光學接近修正實質上屬於不同的步驟。本發明的圖案密度調整步驟是進一步修正由習知技術中的光學接近修正步驟中所加入的虛置圖案。藉由本發明再次檢查預定形成於光罩上或是基板上的圖案，並且針對元件圖案密度差異較大的區域進行調整，可以確保形成於光罩上或是基板上的圖案，各區域之間的元件圖案密度不會差異過大，並且進一步可以提高生產良率。

綜上所述，本發明的特徵在於，在一些元件圖案密度差異過大的區域之間，即使已經加上了虛置圖案，可能仍無法調整元件圖案密度至一較佳的平衡，導致後續實際製程上的困難。因此，本發明針對已經存在的該些虛置圖案，再次進行一判斷以及調整步驟，對於元件圖案密度較低的區域中，放大其 中的虛置圖案，使得該區域的元件圖案密度再次增加，並且減少與相鄰區域的元件圖案密度差異，進一步增加製程良率。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

101‧‧‧步驟

103‧‧‧步驟

105‧‧‧步驟

107‧‧‧步驟

109‧‧‧步驟

Claims (8)

1. 一種降低不同區域間半導體圖案元件圖案密度差異值的方法，包含：定義一第一區域、一第二區域以及一第三區域，其中該第二區域位於該第一區域與該第三區域之間，且該第一區域、該第二區域、該第三區域內皆包含有複數個元件圖案，該第二區域內更包含有複數個第二虛置圖案，該第三區域內更包含有複數個第三虛置圖案，其中該第一區域內的一第一元件圖案密度為X，該第二區域內的一第二元件圖案密度為Y；判斷該第一元件圖案密度X是否大於該第二元件圖案密度Y；若該第一元件圖案密度X大於該第二元件圖案密度Y，對該第二區域進行一圖案密度調整步驟，調整該第二區域內的各該第二虛置圖案，並使得該第二區域內的該第二元件圖案密度由Y變成Y’，其中Y’大於Y；以及將該第一區域、該第二區域以及該第三區域內所包含的各該元件圖案以及該複數個調整後的第二虛置圖案輸出至一光罩或形成至一基板上。
2. 如申請專利範圍第1項所述的方法，其中該第一元件圖案密度X的計算方式為該第一區域內的各該元件圖案之面積總和除以該第一區域之一總面積的比值。
3. 如申請專利範圍第1項所述的方法，其中該第二元件圖案密度Y的計算方式為該第二區域內的各該元件圖案之面積總和與該複數個第二虛置圖案之面積總和相加後，除以該第二區域之一總面積的比值。
4. 如申請專利範圍第1項所述的方法，其中該第一元件圖案密度X與該第二元件圖案密度Y的差值大於5%。
5. 如申請專利範圍第1項所述的方法，其中該第一元件圖案密度X與該第二元件圖案密度Y’的差值小於或等於5%。
6. 如申請專利範圍第1項所述的方法，其中該圖案密度調整步驟包含放大該第二區域內的各該第二虛置圖案的面積。
7. 如申請專利範圍第1項所述的方法，其中該第三區域包含一第三元件圖案密度Z，其中該第一元件圖案密度X與該第三元件圖案密度Z的差值大於10%。
8. 如申請專利範圍第7項所述的方法，更包含進行一第二圖案密度調整步驟，調整該第三區域內的各該第三虛置圖案，並使得該第三區域內的該第三元件圖案密度由Z變成Z’，其中Z’大於Z。

Images