CN113659435A - 一种vcsel芯片的氧化工艺 - Google Patents

一种vcsel芯片的氧化工艺 Download PDF

Info

Publication number
CN113659435A
CN113659435A CN202110707986.6A CN202110707986A CN113659435A CN 113659435 A CN113659435 A CN 113659435A CN 202110707986 A CN202110707986 A CN 202110707986A CN 113659435 A CN113659435 A CN 113659435A
Authority
CN
China
Prior art keywords
oxidation
oxidized
wafer
temperature
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110707986.6A
Other languages
English (en)
Other versions
CN113659435B (zh
Inventor
姚林松
杨首朕
李雪松
陈丽祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weike Saile Microelectronics Co Ltd
Original Assignee
Weike Saile Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weike Saile Microelectronics Co Ltd filed Critical Weike Saile Microelectronics Co Ltd
Priority to CN202110707986.6A priority Critical patent/CN113659435B/zh
Publication of CN113659435A publication Critical patent/CN113659435A/zh
Application granted granted Critical
Publication of CN113659435B publication Critical patent/CN113659435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种VCSEL芯片的氧化工艺，涉及垂直腔面发射激光器制造技术领域。本发明的一种VCSEL芯片的氧化工艺，改变了传统的芯片放置方法，利用工艺片和待氧化晶圆之间的协同作用，提高N2/H2O混合气体在待氧化晶圆处的浓度，提高了氧化效率，缩短了氧化时间，且采用阶梯式的升温方式，能够方法有效提高了氧化孔径的均匀性，保证了氧化的效果，更适合于工业化使用。

Description

一种VCSEL芯片的氧化工艺
技术领域
本发明涉及垂直腔面发射激光器制造技术领域，尤其涉及一种VCSEL芯片的氧化工艺。
背景技术
VCSEL全名垂直共振腔表面放射激光(Vertical Cavity Surface EmittingLaser,VCSEL)，简称面射型激光，在众多加工领域有着极其广泛的应用前景。其结构紧凑、光束质量好、寿命长及性能稳定等优势受到青睐，主要作为光纤激光器的泵浦源、固体激光器泵浦源，也可直接应用于激光医疗，材料处理如熔覆、焊接等领域。而VCSEL由于具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用与光通信、光互连、光存储等领域。
现在的主流的VCSEL生产工艺，大多需要先将外延结构刻蚀到N-DBR处，从下往上依次露出了有源层，氧化层，P-DBR，然后再将氧化层通过氧化工艺氧化成规则的图形，同时要求氧化孔径为5-30μm，并且一致性好。目前，大多数氧化工艺是保持固定容器H20温度为50-95℃，通入1L/min的N2携带水汽进入氧化腔体，温度从常温直接升到300-500℃进行氧化，这种工艺虽然得到能够得到所需要的氧化图形，但是氧化孔径稳定性极差，不仅影响出光效率，且氧化速率低，氧化时间也过长，不符合量产条件。
发明内容
针对上述问题，本发明的目的在于公开一种VCSEL芯片的氧化工艺，有效提高了氧化孔径的均匀性，提高了氧化效率，缩短了氧化时间，更适合于工业化使用。
具体的，本发明的一种VCSEL芯片的氧化工艺，所述氧化工艺是将待氧化晶圆放入氧化腔内，然后再通入N2/H2O混合气体进行氧化，所述氧化腔内设置有卡槽，多块所述待氧化晶圆置于卡槽的中间位置，所述待氧化晶圆的两侧分别放置有多块模拟片，所述模拟片和待氧化晶圆交错设置。
进一步，所述待氧化晶圆和模拟片之间错开位置的角度为15°-55°。
进一步，所述卡槽内共放置有7片待氧化晶圆，待氧化晶圆的两侧分别有14片模拟片。
进一步，在氧化之前，氧化腔空置时，预先将氧化腔温度进行升温。
进一步，所述氧化工艺具体包括以下步骤：
S1：氧化腔体空置状态时，将氧化腔体温度升温至100-250℃，保持不变；
S2：将模拟片分别放入卡槽的上、下位置，然后在卡槽的中间位置放入待氧化晶圆；
S3：向装有水的固定容器内通入N2，形成N2/H2O混合气体通入氧化腔体内；
S4：将氧化腔内温度由100-250℃升温至300℃，保温稳定10-15min，然后再升温至350-500℃，保温开始氧化；
S5：氧化完成后降至室温，取出。
进一步，所述S2步骤中，N2的流量为0.5-5L/min，N2/H2O混合气体的流量为1-7L/min。
进一步，所述固定容器的温度为35-100℃。
进一步，所述待氧化晶圆的氧化时间为2-10min，氧化孔径为5-30μm。
本发明的有益效果：
1、本发明公开了一种VCSEL芯片的氧化工艺，通过卡槽和模拟片的引入，一方面，模拟片能够形成台阶，使得水汽能够相对均匀的分布在卡槽内的各位置，其次，由于在放置待测晶片的时候，待测晶片和模拟片之间交错设置，形成台阶，具有一定阻挡作用，且在该位置时，N2/H2O混合气体的浓度更大，能够有效提高氧化速率。
2、本发明的一种VCSEL芯片的氧化工艺，在氧化腔空置时即将其温度升温至100-250℃，在需要氧化时再采用阶梯升温的方式进行升温，能够在一定程度上避免温度急速快升的不稳定性对氧化效果造成影响。
附图说明
图1是实施例一卡槽内工艺片和待氧化晶圆的整体位置示意图；
图2是实施例一中工艺片和待氧化晶圆放置后的位置结构示意图；
图3是实施例一氧化后的氧化孔径；
图4是实施例一的氧化速率-氧化时间图；
图5是对比例氧化后的氧化孔径；
其中，模拟片1、待氧化晶圆2、卡槽3。
具体实施方式
以下将结合具体实施例对本发明进行详细说明：
本发明的一种VCSEL芯片的氧化工艺，将待氧化晶圆放入氧化腔内，然后再通入N2/H2O混合气体进行氧化，其中，氧化腔内设置有卡槽，多块待氧化晶圆置于卡槽的中间位置，待氧化晶圆的两侧分别放置有多块模拟片，模拟片和待氧化晶圆交错设置。具体如下：
实施例一
S1：氧化腔体空置状态时，将氧化腔体温度升温至200℃，保持不变。
S2：如图1所示，将28块模拟片均分为两份，每份14片，分别固定放入卡槽3的上、下位置，然后在卡槽3的中间位置固定放入7块待氧化晶圆2，加入的模拟片1形成台阶，能够使得卡槽3各部分的水汽均匀分布，且在放置的时候待氧化晶圆2和模拟片1之间交错设置，如图2所示，错开位置的角度为15°-55°，使得待氧化晶圆和模拟片之间形成台阶，具有一定的阻挡作用，在后续的N2/H2O混合气体到达待氧化晶圆时，在该处N2/H2O混合气体浓度更大，能够有效提高氧化速率。
S3：设置固定容器水温为100℃，以5L/min的流量向固定容器中通入N2，形成N2/H2O混合气体，以7L/min的流量通入氧化腔体内；
S4：将氧化腔内温度由200℃升温至300℃，保温稳定15min，然后再升温至500℃，保温开始氧化，氧化时间为2min，如图3、图4所示，经检测，氧化孔径为15±0.2μm，氧化速率为1.0μm/min；
S5：氧化完成后降至室温，取出。
制备完成后进行可靠性测试。
实施例二
S1：氧化腔体空置状态时，将氧化腔体温度升温至100℃，保持不变。
S2：将28块模拟片均分为两份，每份14片，分别固定放入卡槽的上、下位置，然后在卡槽的中间位置固定放入7块待氧化晶圆，加入的模拟片形成台阶，能够使得卡槽各部分的水汽均匀分布，且在放置的时候待氧化晶圆和模拟片之间交错设置，错开位置的角度为15°-20°，使得待氧化晶圆和模拟片之间形成台阶，具有一定的阻挡作用，在后续的N2/H2O混合气体到达待氧化晶圆时，在该处N2/H2O混合气体浓度比待氧化晶圆周围浓度要大，能够有效提高氧化速率。
S3：设置固定容器水温为35℃，以0.5L/min的流量向固定容器中通入N2，形成N2/H2O混合气体，以1L/min的流量通入氧化腔体内；
S4：将氧化腔内温度由100℃升温至300℃，保温稳定10min，然后再升温至350℃，保温开始氧化，氧化时间为10min，经检测，氧化孔径为12±0.2μm，氧化速率为1.0μm/min；
S5：氧化完成后降至室温，取出。
实施例三
S1：氧化腔体空置状态时，将氧化腔体温度升温至250℃，保持不变。
S2：将28块模拟片均分为两份，每份14片，分别固定放入卡槽的上、下位置，然后在卡槽的中间位置固定放入7块待氧化晶圆，加入的模拟片形成台阶，能够使得卡槽各部分的水汽均匀分布，且在放置的时候待氧化晶圆和模拟片之间交错设置，错开位置的角度为15°-20°，使得待氧化晶圆和模拟片之间形成台阶，具有一定的阻挡作用，在后续的N2/H2O混合气体到达待氧化晶圆时，在该处N2/H2O混合气体浓度比待氧化晶圆周围浓度要大，能够有效提高氧化速率。
S3：设置固定容器水温为60℃，以4L/min的流量向固定容器中通入N2，形成N2/H2O混合气体，以6L/min的流量通入氧化腔体内；
S4：将氧化腔内温度由250℃升温至300℃，保温稳定12min，然后再升温至400℃，保温开始氧化，氧化时间为6min，经检测，氧化孔径为8±0.15μm，氧化速率为1.0μm/min；
S5：氧化完成后降至室温，取出。
对比例
取经过待氧化的晶圆，按照现有的氧化方法进行氧化处理，如图5所示，氧化完成后经检测，氧化孔径为12±1μm，均匀性较差，氧化速率为0.55μm/min，氧化速率也慢。
可以看出，采用本发明的氧化方法，氧化速率更好，氧化孔径更均匀、稳定，且氧化时间相对更短，更符合量产的条件。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。

Claims (8)

1.一种VCSEL芯片的氧化工艺，所述氧化工艺是将待氧化晶圆放入氧化腔内，然后再通入N2/H2O混合气体进行氧化，其特征在于，所述氧化腔内设置有卡槽，多块所述待氧化晶圆置于卡槽的中间位置，所述待氧化晶圆的两侧分别放置有多块模拟片，所述模拟片和待氧化晶圆交错设置。
2.根据权利要求1所述的一种VCSEL芯片的氧化工艺，其特征在于，所述待氧化晶圆和模拟片之间错开位置的角度为15°-55°。
3.根据权利要求2所述的一种VCSEL芯片的氧化工艺，其特征在于，所述卡槽内共放置有7片待氧化晶圆，待氧化晶圆的两侧分别有14片模拟片。
4.根据权利要求1所述的一种VCSEL芯片的氧化工艺，其特征在于，在氧化之前，氧化腔空置时，预先将氧化腔温度进行升温。
5.根据权利要求1-4任一权利要求所述的一种VCSEL芯片的氧化工艺，其特征在于，所述氧化工艺具体包括以下步骤：
S1：氧化腔体空置状态时，将氧化腔体温度升温至100-250℃，保持不变；
S2：将模拟片分别放入卡槽的上、下位置，然后在卡槽的中间位置放入待氧化晶圆；
S3：向装有水的固定容器内通入N2，形成N2/H2O混合气体通入氧化腔体内；
S4：将氧化腔内温度由100-250℃升温至300℃，保温稳定10-15min，然后再升温至350-500℃，保温开始氧化；
S5：氧化完成后降至室温，取出。
6.根据权利要求5所述的一种VCSEL芯片的氧化工艺，其特征在于，所述S2步骤中，N2的流量为0.5-5L/min，N2/H2O混合气体的流量为1-7L/min。
7.根据权利要求5所述的一种VCSEL芯片的氧化工艺，其特征在于，所述固定容器的温度为35-100℃。
8.根据权利要求7所述的一种VCSEL芯片的氧化工艺，其特征在于，所述待氧化晶圆的氧化时间为2-10min，氧化孔径为5μm-30μm。
CN202110707986.6A 2021-06-24 2021-06-24 一种vcsel芯片的氧化工艺 Active CN113659435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110707986.6A CN113659435B (zh) 2021-06-24 2021-06-24 一种vcsel芯片的氧化工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110707986.6A CN113659435B (zh) 2021-06-24 2021-06-24 一种vcsel芯片的氧化工艺

Publications (2)

Publication Number Publication Date
CN113659435A true CN113659435A (zh) 2021-11-16
CN113659435B CN113659435B (zh) 2023-06-09

Family

ID=78489043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110707986.6A Active CN113659435B (zh) 2021-06-24 2021-06-24 一种vcsel芯片的氧化工艺

Country Status (1)

Country Link
CN (1) CN113659435B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361943A (zh) * 2021-12-31 2022-04-15 浙江睿熙科技有限公司 Vcsel芯片的制备方法
CN114465091A (zh) * 2022-01-26 2022-05-10 浙江睿熙科技有限公司 Vcsel芯片的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146437A (ja) * 1986-07-23 1988-06-18 Hitachi Ltd ウエハ面内熱応力転位発生抑制方法
JPH0774120A (ja) * 1993-06-30 1995-03-17 Tokyo Electron Ltd 熱処理方法
JP2008227461A (ja) * 2007-02-15 2008-09-25 Mitsubishi Electric Corp 半導体レーザの製造方法
US20080267239A1 (en) * 2005-10-19 2008-10-30 Douglas Hall High-Index-Contrast Waveguide
CN102723272A (zh) * 2011-03-29 2012-10-10 中国科学院微电子研究所 半导体制造方法
US20150255955A1 (en) * 2014-03-04 2015-09-10 Princeton Optronics Inc. Processes for Making Reliable VCSEL Devices and VCSEL arrays
CN105734675A (zh) * 2016-04-19 2016-07-06 温州巨亮光伏科技有限公司 一种晶圆氧化用高温扩散炉管
CN107221838A (zh) * 2017-06-12 2017-09-29 陕西源杰半导体技术有限公司 改善边模抑制比的激光器芯片及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146437A (ja) * 1986-07-23 1988-06-18 Hitachi Ltd ウエハ面内熱応力転位発生抑制方法
JPH0774120A (ja) * 1993-06-30 1995-03-17 Tokyo Electron Ltd 熱処理方法
US20080267239A1 (en) * 2005-10-19 2008-10-30 Douglas Hall High-Index-Contrast Waveguide
JP2008227461A (ja) * 2007-02-15 2008-09-25 Mitsubishi Electric Corp 半導体レーザの製造方法
CN102723272A (zh) * 2011-03-29 2012-10-10 中国科学院微电子研究所 半导体制造方法
US20150255955A1 (en) * 2014-03-04 2015-09-10 Princeton Optronics Inc. Processes for Making Reliable VCSEL Devices and VCSEL arrays
CN105734675A (zh) * 2016-04-19 2016-07-06 温州巨亮光伏科技有限公司 一种晶圆氧化用高温扩散炉管
CN107221838A (zh) * 2017-06-12 2017-09-29 陕西源杰半导体技术有限公司 改善边模抑制比的激光器芯片及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361943A (zh) * 2021-12-31 2022-04-15 浙江睿熙科技有限公司 Vcsel芯片的制备方法
CN114361943B (zh) * 2021-12-31 2023-12-19 浙江睿熙科技有限公司 Vcsel芯片的制备方法
CN114465091A (zh) * 2022-01-26 2022-05-10 浙江睿熙科技有限公司 Vcsel芯片的制备方法
CN114465091B (zh) * 2022-01-26 2024-01-23 浙江睿熙科技有限公司 Vcsel芯片的制备方法

Also Published As

Publication number Publication date
CN113659435B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
CN113659435A (zh) 一种vcsel芯片的氧化工艺
JP4527018B2 (ja) 半導体装置の作製方法
US9095038B2 (en) ICP source design for plasma uniformity and efficiency enhancement
KR100321890B1 (ko) 반도체 디바이스의 레이저 처리 방법
KR101895611B1 (ko) 태양전지 기판의 처리 방법
US20130089944A1 (en) Solar cell silicon wafer process
JP6859496B1 (ja) ガス孔をもつ半導体製造装置部品の洗浄方法
KR20120041165A (ko) 계면 근방에 있어서의 결함 밀도가 낮은 ｓｏｓ 기판
KR20120041164A (ko) 표면 결함 밀도가 적은 ｓｏｓ기판
KR20130132835A (ko) 무기산 및 오존을 사용한 표면 처리를 위한 방법 및 장치
KR101874822B1 (ko) 실리콘산화막의 선택적 식각 방법
RU2343235C1 (ru) Способ получения высокопрочного и высокомодульного углеродного волокна
KR20110081772A (ko) 실리콘의 선택적인 도핑 방법 및 이 방법으로 처리된 실리콘 기판
JP2011114052A (ja) 半導体基板の製造方法及びレーザアニール装置
US20160343568A1 (en) Method for forming surface oxide layer on amorphous silicon
JP6006040B2 (ja) 基板処理装置
KR20190095096A (ko) 열처리 방법
CN111725702B (zh) 一种防止湿法氧化时过度氧化的垂直腔面发射激光器的制作方法
US7144747B2 (en) Method for thermally treating a substrate that comprises several layers
KR20140101854A (ko) 금속산화막의 제조 방법 및 금속산화막
EP3504167A1 (en) Methods for forming ion-exchanged waveguides in glass substrates
CN104576484A (zh) 半导体设备中的托盘结构
KR102188352B1 (ko) 기판 처리 장치
JPH07161674A (ja) 半導体ウエハの処理装置およびその処理方法
JPWO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant