KR101463609B1

KR101463609B1 - 이미지 센서 및 그 제조 방법

Info

Publication number: KR101463609B1
Application number: KR1020080014038A
Authority: KR
Inventors: 김홍기; 이덕형; 노현필
Original assignee: 삼성전자 주식회사
Priority date: 2008-02-15
Filing date: 2008-02-15
Publication date: 2014-11-21
Also published as: CN101510553A; KR20090088635A; JP2009194387A; US20090206432A1; US8154097B2; CN101510553B; JP5714804B2

Abstract

이미지 센서 및 그 제조 방법이 제공된다. 상기 이미지 센서는 센서 어레이 영역과 주변 회로 영역이 정의된 기판, 주변 회로 영역에 형성되고, 제1 다층 배선을 포함하는 제1 절연막 구조체, 및 센서 어레이 영역에 형성되고, 제2 다층 배선을 포함하는 제2 절연막 구조체를 포함하고, 제1 다층 배선의 최상층 배선은 제2 다층 배선의 최상층 배선보다 높고, 제1 절연막 구조체는 등방성 식각 정지막을 포함하고, 제2 절연막 구조체는 등방성 식각 정지막을 포함하지 않는다.

이미지 센서, 등방성 식각 정지막

Description

이미지 센서 및 그 제조 방법{Image sensor and fabricating method thereof}

본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다.

이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.

특히, MOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능하며, MOS 공정 기술을 호환하여 이용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, MOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 이용이 급격히 늘어나고 있다.

MOS 이미지 센서는 다수의 단위 픽셀들이 형성되어 있는 센서 어레이 영역과, 다수의 단위 픽셀들을 제어/구동하기 위한 회로들이 형성되어 있는 주변 회로 영역으로 구분할 수 있다. 센서 어레이 영역은 광전 변환 소자 및 다수의 MOS 트랜지스터를 포함하고, 주변 회로 영역은 다수의 MOS 트랜지스터를 포함할 수 있다. 센서 어레이 영역과 주변 회로 영역은 하나의 기판에 집적될 수 있고, 센서 어레이 영역과 주변 회로 영역에 형성되는 MOS 트랜지스터들은 동시에 형성될 수 있다.

최근에는 주변 회로 영역의 배선의 층수가 증가하면서, 센서 어레이 영역과 주변 회로 영역의 배선의 층수 차이는 커지고 있다. 예를 들어, 센서 어레이 영역의 배선의 층수는 4층 이상일 수 있고, 주변 회로 영역의 배선의 층수는 2층일 수 있다. 따라서, 센서 어레이 영역의 배선은 2층임에도 불구하고, 센서 어레이 영역에는 4층 이상의 층간 절연막이 형성된다. 광전 변환 소자 상에 두꺼운 막이 형성되어 있으면, 광전 변환 소자에 이르는 광이 약하게 되고, 여러가지 광학 특성(optics characteristics)이 나빠지게 된다.

본 발명이 해결하고자 하는 과제는, 광학 특성이 개선된 이미지 센서를 제공하는 것이다.

본 발명이 해결하고자 하는 과제는, 광학 특성이 개선된 이미지 센서의 제조 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 이미지 센서의 일 태양은 센서 어레이 영역과 주변 회로 영역이 정의된 기판, 주변 회로 영역에 형성되고, 제1 다층 배선을 포함하는 제1 절연막 구조체, 및 센서 어레이 영역에 형성되고, 제2 다층 배선을 포함하는 제2 절연막 구조체를 포함하고, 제1 다층 배선의 최상층 배선은 제2 다층 배선의 최상층 배선보다 높고, 제1 절연막 구조체는 등방성 식각 정지막을 포함하고, 제2 절연막 구조체는 등방성 식각 정지막을 포함하지 않는다.

상기 과제를 달성하기 위한 본 발명의 이미지 센서의 다른 태양은 센서 어레이 영역과 주변 회로 영역이 정의된 기판, 주변 회로 영역에 형성되고, 제1 다층 배선을 포함하는 제1 절연막 구조체, 및 센서 어레이 영역에 형성되고, 제2 다층 배선을 포함하는 제2 절연막 구조체를 포함하되, 제1 절연막 구조체의 제1 상부면 은 제2 절연막 구조체의 제2 상부면보다 높고, 제1 상부면과 제2 상부면 사이를 연결하는 연결면의 적어도 일부는 등방성 식각 프로파일을 갖는다.

상기 다른 과제를 달성하기 위한 본 발명의 이미지 센서의 제조 방법의 일 태양은 기판 내에 센서 어레이 영역과 주변 회로 영역을 정의하고, 기판 상에 다층 배선과 등방성 식각 정지막을 포함하는 절연막 구조체를 형성하고, 등방성 식각 정지막을 이용한 식각 공정을 진행하여, 센서 어레이 영역 상의 절연막 구조체의 상부면이 주변 회로 영역 상의 절연막 구조체의 상부면보다 낮도록 하고, 센서 어레이 영역 상의 등방성 식각 정지막을 제거하는 것을 포함한다.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링 된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 이용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 이용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 이용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 이용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 그리고, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

다른 정의가 없다면, 본 명세서에서 이용되는 모든 용어(기술 및 과학적 용 어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 이용될 수 있을 것이다. 또 일반적으로 이용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.

도 1을 참고하면, 본 발명의 실시예들에 따른 이미지 센서는 광전 변환 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 센서 어레이(10), 타이밍 발생기(timing generator)(20), 행 디코더(row decoder)(30), 행 드라이버(row driver)(40), 상관 이중 샘플러(Correlated Double Sampler, CDS)(50), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC)(60), 래치부(latch)(70), 열 디코더(column decoder)(80) 등을 포함한다.

센서 어레이(10)는 2차원적으로 배열된 다수의 단위 픽셀들을 포함한다. 다수의 단위 픽셀들은 광학 영상을 전기적인 출력 신호로 변환하는 역할을 한다. 센서 어레이(10)는 행 드라이버(40)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인을 통해서 상관 이중 샘플러(50)에 제공된다.

타이밍 발생기(20)는 행 디코더(30) 및 열 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공한다.

행 드라이버(40)는 행 디코더(30)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 액티브 픽셀 센서 어레이(10)에 제공한 다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공한다.

상관 이중 샘플러(50)는 액티브 픽셀 센서 어레이(10)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 잡음 레벨(noise level)과, 상기 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.

아날로그 디지털 컨버터(60)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.

래치부(70)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력된다.

도 2는 도 1의 센서 어레이의 등가 회로도이다.

도 2를 참조하면, 픽셀(P)이 행렬 형태로 배열되어 센서 어레이(10)를 구성한다. 각 픽셀(P)은 광전 변환 소자(11), 플로팅 확산 영역(13), 전하 전송 소자(15), 드라이브 소자(17), 리셋 소자(18), 선택 소자(19)를 포함한다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), … )을 예로 들어 설명한다.

광전 변환 소자(11)는 입사광을 흡수하여 광량에 대응하는 전하를 축적한다. 광전 변환 소자(11)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.

각 광전 변환 소자(11)는 축적된 전하를 플로팅 확산 영역(13)으로 전송하는 각 전하 전송 소자(15)와 커플링된다. 플로팅 확산 영역(Floating Diffusion region)(FD)(13)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다.

소오스 팔로워 증폭기로 예시되어 있는 드라이브 소자(17)는 각 광전 변환 소자(11)에 축적된 전하를 전달받은 플로팅 확산 영역(13)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력한다.

리셋 소자(18)는 플로팅 확산 영역(13)을 주기적으로 리셋시킨다. 리셋 소자(18)는 소정의 바이어스(즉, 리셋 신호)를 인가하는 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 리셋 소자(18)가 턴 온되면 리셋 소자(18)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(13)으로 전달된다.

선택 소자(19)는 행 단위로 읽어낼 픽셀(P)을 선택하는 역할을 한다. 선택 소자(19)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스(즉, 행 선택 신호)에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 소자(19)가 턴 온되면 선택 소자(19)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 드라이브 소자(17)의 드레인 영역으로 전달된다.

전하 전송 소자(15)에 바이어스를 인가하는 전송 라인(TX(i)), 리셋 소자(18)에 바이어스를 인가하는 리셋 라인(RX(i)), 선택 소자(19)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.

도 3 및 도 4는 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 개념도 및 단면도이다. 도 4는 설명의 편의를 위해서, 센서 어레이 영역의 일부와 주변 회로 영역의 일부를 도시하고, 센서 어레이 영역에는 광전 변환 소자를 중심으로 도시하였다.

우선, 도 3을 참조하면, 주변 회로 영역(I)은 예를 들어, 도 1의 상관 이중 샘플러(50), 아날로그 디지털 컨버터(60), 래치부(70) 등이 형성되는 영역일 수 있고, 센서 어레이 영역(II)은 도 1의 센서 어레이(10)가 형성되는 영역일 수 있다. 또한, 도시된 것과 같이, 주변 회로 영역(I)은 센서 어레이 영역(II)을 둘러싸도록 형성될 수 있으나, 본 발명의 권리 범위가 이에 한정되는 것은 아니다.

도 4를 참조하면, 기판(110) 내에는 STI(Shallow Trench Isolation)과 같은 소자 분리 영역(120)을 형성되어 있고, 소자 분리 영역(120)에 의해 액티브 영역이 정의된다. 액티브 영역은 크게 주변 회로 영역(I)과 센서 어레이 영역(II)으로 구분할 수 있다. 기판(110)은 예를 들어, 제1 도전형(예를 들어, p형) 기판을 이용할 수 있고, 도면에는 표시하지 않았으나 기판(110) 상에 에피층(epitaxial layer)이 형성되어 있거나, 기판(110) 내에 다수의 웰(well)이 형성되어 있을 수 있다.

주변 회로 영역(I) 상에는 제1 절연막 구조체(140)가 형성되고, 센서 어레이 영역(II) 상에는 제2 절연막 구조체(150)가 형성될 수 있다.

제1 절연막 구조체(140)와 제2 절연막 구조체(150)는 서로 다른 높이를 가질 수 있다.

제1 절연막 구조체(140)는 제1 다층 배선(M1a, M2a, M3a, M4a), 제1 다층 배선(M1a, M2a, M3a, M4a)을 서로 전기적으로 연결하는 다수의 비아(via)(예를 들어, 141), 다층의 층간 절연막(140a, 140b, 140c, 140d, 140e, 140f)를 포함하고, 제2 절연막 구조체(150)는 제2 다층 배선(M1b, M2b), 제2 다층 배선(M1b, M2b)을 서로 전기적으로 연결하는 다수의 비아(미도시), 다층의 층간 절연막(150a, 150b, 150c)을 포함할 수 있다. 본 발명에서, 제1 다층 배선(M1a, M2a, M3a, M4a), 제2 다층 배선(M1b, M2b)은 알루미늄으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.

제1 다층 배선(M1a, M2a, M3a, M4a)의 최상층 배선(M4a)은 제2 다층 배선(M1b, M2b)의 최상층 배선(M2b)에 비해서 높다. 도 4에서, 제1 다층 배선(M1a, M2a, M3a, M4a)은 4층의 배선을 포함하고, 제2 다층 배선(M1b, M2b)은 2층의 배선을 포함하는 것으로 도시하였으나, 본 발명의 권리 범위가 이에 한정되는 것은 아니다.

또한, 제1 절연막 구조체(140)의 제1 상부면(즉, 층간 절연막(140f)의 상부면)은, 제2 절연막 구조체(150)의 제2 상부면(즉, 층간 절연막(150c)의 상부면)보다 높을 수 있다.

특히, 본 발명의 일 실시예에서, 제1 절연막 구조체(140)는 등방성 식각 정지막(200)을 포함하고, 제2 절연막 구조체(150)는 상기 등방성 식각 정지막(200)을 포함하지 않을 수 있다. 등방성 식각 정지막(200)은 센서 어레이 영역(II)의 불필요한 층간 절연막을 등방성 식각을 이용하여 식각/제거하기 위해 이용되는 막이다. 즉, 등방성 식각 정지막(200)은 센서 어레이 영역(II)에서 제2 다층 배선(M1b, M2b)의 최상층 배선(M2b)보다 높은 위치에 있는 층간 절연막을 제거하는 데 이용된다. 따라서, 등방성 식각 정지막(200)은 제2 다층 배선(M1b, M2b)의 최상층 배선(M2b)보다 높게 배치되어 있을 수 있다.

센서 어레이 영역(II)의 불필요한 층간 절연막을 등방성 식각을 이용하여 식각/제거하는 이유는 다음과 같다.

단위 픽셀의 종횡비(aspect ratio)(r)를 줄일 수 있다. 종횡비(r)는 여러가지 방식으로 정의될 수 있으나, 여기서 종횡비(r)는 제2 절연막 구조체(150)의 높이(h)와 광전 변환 소자(130)의 너비(w)로 정의하도록 한다(즉, r=h/w). 센서 어레이 영역(II)의 불필요한 층간 절연막을 제거하면 높이(h)가 작아지기 때문에 종횡비(r)는 작아지게 된다. 종횡비(r)가 작아지면, 광전 변환 소자(130)에 입사되는 광의 양이 증가하게 되므로, 이미지 센서의 감도가 증가하게 된다.

또한, 여러가지 광학 특성 중 특히 RI(relative intensity) 값이 증가된다. RI 값은 센서 어레이 영역(II)의 가운데 영역의 단위 픽셀의 감도와, 최외곽 영역의 단위 픽셀의 감도 비를 나타내는 지표이다. RI 값이 크면 클수록, 센서 어레이 영역(II) 내에서 단위 픽셀의 감도가 위치에 관계없이 일정함을 나타낸다. RI 값을 크게 하기 위해서는, 최외곽 영역의 단위 픽셀로 사입사(기울어져서 입사)되는 광의 경로를 줄여야 한다. 이러한 사입사 광의 경로를 줄이는 가장 좋은 방법 중 하 나는 높이(h)를 작게 하는 것이다. 따라서, 본원 발명에서와 같은 방법을 이용하여 높이(h)를 작게 하면 RI값이 증가된다.

그런데, 센서 어레이 영역(II)의 불필요한 층간 절연막을 이방성 식각을 이용하여 제거하면, 높이(h)의 편차가 크게 된다. 높이(h)에 따라, 광전 변환 소자(130)에 입사되는 광의 양이 변하기 때문에, 이미지 센서의 감도가 일정하지 않게 된다. 따라서, RI값도 줄어들게 된다.

뿐만 아니라, 이방성 식각시 이용되는 플라즈마에 의해, 이미지 센서가 손상되어 암전류가 증가하게 된다. 예를 들어, 플라즈마로 인해서, 전송 소자(도 2의 15 참조)의 게이트에 양전하가 충전될 수 있고, 이러한 양전하에 의해 전송 소자(15)의 채널 영역에 음전하가 모이게 될 수 있기 때문이다(즉, electron accumulation 현상 발생되기 때문).

본 발명의 일 실시예에서와 같이, 센서 어레이 영역(II)의 불필요한 층간 절연막을 등방성 식각을 이용하여 제거하면, 플라즈마에 의한 손상도 줄어들게 되고, 높이(h)의 편차도 크게 줄일 수 있다. RI 값이 증가된다. 따라서, 이미지 센서의 광학 특성을 개선시킬 수 있다.

또한, 등방성 식각 정지막(200)은 도시된 것과 같이 제1 다층 배선(M1a, M2a, M3a, M4a) 중 제2 층의 배선(M2a)과 제3 층의 배선(M3a) 사이에 형성될 수 있으나, 이에 한정되는 것은 아니다. 등방성 식각 정지막(200)은 제2 다층 배선(M1b, M2b)의 최상층 배선(M2b)보다 높은 위치에 배치되어 있으면 어떤 위치에 있어도 상관없다. 예를 들어, 등방성 식각 정지막(200)은 제1 다층 배선(M1a, M2a, M3a, M4a) 중 제3 층의 배선(M3a)과 제4 층의 배선(M4a) 사이에 형성되어 있어도 무관하다. 센서 어레이 영역(II)의 불필요한 층간 절연막을 많이 제거할수록 광전 변환 소자(130)에 다다르는 광의 양이 증가하기 때문에, 등방성 식각 정지막(200)은 제2 다층 배선(M1b, M2b)의 최상층 배선(M2b)과 최대한 가까운 위치에 배치되어 있는 것이 좋다.

또한, 등방성 식각 정지막(200)은 도시된 것과 같이 제2 층의 배선(M2a)과 제3 층의 배선(M3a)과 접촉하지 않도록 형성될 수 있다. 예를 들어, 제2 층의 배선(M2a)과 제3 층의 배선(M3a) 사이에는 하부 층간 절연막(140c)과 상부 층간 절연막(140d)이 배치되어 있고, 등방성 식각 정지막(200)은 하부 층간 절연막(140c)과 상부 층간 절연막(140d) 사이에 배치된다.

특히, 상부 층간 절연막(140d)는 등방성 식각 정지막(200)을 보호하는 역할을 한다. 비아(141)를 형성하기 위한 식각 공정, 제3 층의 배선(M3a)을 형성하기 위한 식각 공정 등에서 등방성 식각 정지막(200)이 제거/손상되는 것을 방지한다. 만약, 상부 층간 절연막(140d)이 없다면 전술한 식각 공정 등에 의해 등방성 식각 정지막(200)이 제거/손상될 수 있고, 등방성 식각 정지막(200)이 손상되면 추후에 센서 어레이 영역(I) 상의 불필요한 층간 절연막을 제거할 때 등방성 식각 공정을 사용하기 어렵다. 비아(141)를 형성하기 위한 식각 공정, 제3 층의 배선(M3a)을 형성하기 위한 식각 공정 등에서 일부 식각될 것을 고려하여, 상부 층간 절연막(140d)의 두께는 약 1500-2500Å일 수 있다. 상부 층간 절연막(140d)의 두께는 이미지 센서의 디자인에 따라 변동될 수 있음은, 본 발명이 속하는 기술의 당업자 에게 자명하다.

등방성 식각 정지막(200)은 층간 절연막(140d, 140e, 140f)과 식각 선택비가 있는 물질을 이용할 수 있다. 예를 들어, 층간 절연막(140d, 140e, 140f)이 산화막인 경우, 등방성 식각 정지막(200)은 질화막(예를 들어, PSiN)일 수 있다. 즉, 층간 절연막(140d, 140e, 140f)은 산화막 식각액(예를 들어, LAL)에 대해서 식각 내성이 있는 물질이면 어떤 것이든 가능하다. 또한, 제1 다층 배선(M1a, M2a, M3a, M4a)과, 제2 다층 배선(M1b, M2b)이 알루미늄으로 이루어진 경우라면, 등방성 식각 정지막(200)은 고온을 이용하지 않는 CVD(Chemical Vapor Deposition) 방식 또는 ALD(Atomic Layer Deposition) 방식으로 형성된 물질을 이용하는 것이 좋다. 고온을 이용하여 등방성 식각 정지막(200)을 형성할 경우, 제1 다층 배선(M1a, M2a, M3a, M4a)과 제2 다층 배선(M1b, M2b)(즉, 알루미늄)에 스트레스를 줄 수 있기 때문이다.

등방성 식각 정지막(200)의 두께는 약 300-1500Å일 수 있으나, 등방성 식각 정지막(200)의 두께는 이미지 센서의 디자인에 따라 변동될 수 있다.

제2 층의 배선(M2a)과 제3 층의 배선(M3a)을 연결하는 비아(141)는, 도시된 것과 같이 등방성 식각 정지막(200)을 관통하여 형성될 수도 있다.

한편, 제1 절연막 구조체(140)의 제1 상부면(즉, 층간 절연막(140f)의 상부면)은 제2 절연막 구조체(150)의 제2 상부면(즉, 층간절연막(150c)의 상부면)보다 높기 때문에, 본 발명의 일 실시예에 따른 이미지 센서에는 제1 상부면과 제2 상부면 사이를 연결하는 연결면(170)이 있다.

특히, 본 발명의 일 실시예에 따른 이미지 센서에서, 연결면(170)은 적어도 일부가 등방성 식각 프로파일을 갖는다. 전술한 바와 같이, 등방성 식각을 이용하여 센서 어레이 영역(II) 상의 불필요한 층간 절연막을 제거하기 때문이다.

구체적으로 예를 들면, 연결면(170) 전부가 등방성 식각 프로파일을 가질 수도 있고, 연결면(170) 중 일부는 등방성 식각 프로파일을 갖고 다른 일부는 이방성 식각 프로파일을 가질 수 있다. 예를 들어, 도 4에 도시된 것과 같이 연결면(170) 중 제1 상부면과 접촉하는 제1 부분(170a), 제2 상부면과 접촉하는 제2 부분(170c), 제1 부분(170a)과 제2 부분(170c) 사이에 배치되는 제3 부분(170b)을 포함할 수 있다. 여기서, 제1 부분(170a), 제2 부분(170c)은 이방성 식각 프로파일을 갖고, 제3 부분(170b)은 등방성 식각 프로파일을 가질 수 있다. 도면으로 도시하지 않았으나, 제1 부분(170a)만 이방성 식각 프로파일을 갖거나, 제2 부분(170c)만 이방성 식각 프로파일을 가질 수 있다.

또한, 제1 부분(170a)와 제3 부분(170c)의 연결부분이 계단 형태(또는 턱 형태)로 그려져 있으나, 본 발명의 권리 범위가 이에 한정되는 것은 아니다.

한편, 제1 절연막 구조체(140)의 제1 상부면 상에는 패시베이션막(passivation layer)(160)이 형성되어 있을 수 있고, 제2 절연막 구조체(150)의 제2 상부면 상에는 컬러 필터(180), 평탄화막(185), 마이크로 렌즈(190)가 형성되어 있을 수 있다. 컬러 필터(180), 마이크로 렌즈(190)는, 광전 변환 소자(130)에 대응되는 영역에 형성된다. 도시된 광전 변환 소자(130)는 핀형 포토 다이오드로서, 제2 도전형(예를 들어, n형) 도핑 영역(132)와, 제1 도전형(예를 들어, p형) 도핑 영역(134)를 포함할 수 있다. 광전 변환 소자(130)는 암전류 및 이로 인한 노이즈를 감소시키기 위해, 센서 어레이 디자인에 종종 구현된다.

정리하면, 본 발명의 일 실시예에서 등방성 식각 정지막(200)은 제1 절연막 구조체(140)에 포함되어 있고, 제2 절연막 구조체(150)에는 포함되어 있지 않다. 이러한 등방성 식각 정지막(200)은 제n(단, n은 1이상의 자연수)층의 배선과 제n+1 층의 배선 사이에 형성되어 있을 수 있고, 제n 층의 배선과 제n+1 층의 배선과는 접촉하지 않도록 형성될 수 있다.

센서 어레이 영역(II)에는 독출 소자(즉, 전하 전송 소자, 드라이브 소자, 리셋 소자, 선택 소자 등)가, 주변 회로 영역(I)에는 독출소자와 동시에 형성된 CMOS 소자와 저항체 및 커패시터 등이 형성될 수 있으며, 이들은 당업자에게 널리 알려진 다양한 형태로 구현될 수 있으므로, 본 발명이 모호하게 해석되는 것을 피하기 위하여 이들을 개시하지 않거나 이들에 대해서는 개별적인 참조부호를 부여하지 않고 설명을 생략하도록 한다.

도 5는 본 발명의 다른 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.

도 5를 참조하면, 본 발명의 다른 실시예가 도 4의 일 실시예와 다른 점은, 등방성 식각 정지막(210)은 제3 층의 배선(M3a)과 제4 층의 배선(M4a) 사이에 형성된 것이다. 또한, 등방성 식각 정지막(200)은 제3 층의 배선(M3a)과 접촉하여 형성된다. 더 구체적으로는, 등방성 식각 정지막(200)은 층간 절연막(140c)의 상면, 제3 층의 배선(M3a)의 측면에 형성되어 있을 수 있다.

도 5의 등방성 식각 정지막(210)은 도 4의 등방성 식각 정지막(200)에 비해서, 제2 다층 배선(M1b, M2b)의 최상층 배선(M2b)로부터 멀리 떨어져 있다. 따라서, 도 5의 실시예는, 도 4의 일 실시예에 비해서, 제2 절연막 구조체(150)의 높이가 더 높을 수 있고, RI값이 더 작을 수 있다.

이하에서, 도 2, 도 6a 내지 도 6d를 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명한다. 도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 단면도들이다.

도 6a를 참조하면, 기판(110) 내에 소자 분리 영역(120)을 형성하여 주변 회로 영역(I)과 센서 어레이 영역(II)을 정의한다.

이어서, 센서 어레이 영역(II) 내에 광전 변환 소자(130)를 형성한다. 센서 어레이 영역(II)에는 다수의 독출 소자를 형성하고, 주변 회로 영역(I)에는 다수의 CMOS 소자들을 형성한다.

이어서, 주변 회로 영역(I) 상에 제1 다층 배선(M1a, M2a, M3a, M4a), 제1 다층 배선(M1a, M2a, M3a, M4a)을 서로 전기적으로 연결하는 다수의 비아(via)(예를 들어, 141), 다층의 층간 절연막(140a, 140b, 140c, 140d, 140e, 140f)를 포함하는 제1 절연막 구조체(140)를 형성한다. 센서 어레이 영역(II) 상에 제2 다층 배선(M1b, M2b), 제2 다층 배선(M1b, M2b)을 서로 전기적으로 연결하는 다수의 비아(미도시), 다층의 층간 절연막(150a, 150b, 150c, 150d, 150e, 150f)를 포함하는 제2 절연막 구조체(150)를 형성한다. 여기서, 제1 절연막 구조체(140)와 제2 절연막 구조체(150)는 동시에 형성될 수 있다.

특히, 도시된 바와 같이, 제1 절연막 구조체(140)와 제2 절연막 구조체(150) 내에는 등방성 식각 정지막(200)이 형성되어 있다. 등방성 식각 정지막(200)은 제2 층의 배선(M2a)과 제3 층의 배선(M3a) 사이에 형성될 수 있으나, 이에 한정되는 것은 아니다.

또한, 제2 층의 배선(M2a)과 제3 층의 배선(M3a)을 연결하는 비아(141)는, 도시된 것과 같이 등방성 식각 정지막(200)을 관통하여 형성될 수도 있다. 비아(141)의 예시적인 형성 방법은 도 7a 내지 도 7e, 도 8a 및 도 8b를 참조하여 후술하도록 한다.

이어서, 제1 절연막 구조체(140), 제2 절연막 구조체(150) 상에 패시베이션막(160)을 형성한다.

도 6b를 참조하면, 이방성 식각을 이용하여 제2 절연막 구조체(150) 상에 위치한 패시베이션막(160)을 제거한다.

제1 절연막 구조체(140) 내에 위치하는 다수의 제4층의 배선(M4a) 중 일부는 신호 입출력용 패드 역할을 하는데, 이방성 식각을 이용하여 제2 절연막 구조체(150) 상에 위치하는 패시베이션막(160)을 제거하면서, 동시에 제1 절연막 구조체(140) 내의 상기 패드를 노출시킬 수 있다.

물론, 제2 절연막 구조체(150) 상에 위치하는 패시베이션막(160)을 제거하는 것과, 제2 절연막 구조체(150) 내의 패드를 노출시키는 것을 별도의 공정을 통해서 진행할 수 있음은, 본 발명이 속하는 기술의 당업자에게 자명하다.

도 6c를 참조하면, 등방성 식각을 이용하여 제2 절연막 구조체(150)의 일부 층간 절연막(150d, 150e, 150f)을 제거한다. 즉, 제2 절연막 구조체(150) 내에서, 등방성 식각 정지막(200) 위의 층간 절연막(150d, 150e, 150f)을 제거한다.

이와 같이 하는 이유는, 전술한 바와 같이 광전 변환 소자(130)에 이르는 광의 양을 증가시켜, 이미지 센서의 감도를 증가시키기 위함이다. 즉, 최근 주변 회로 영역(I)의 제1 다층 배선(M1a, M2a, M3a, M4a)의 층수가 증가함에 따라, 주변 회로 영역(I)의 제1 다층 배선(M1a, M2a, M3a, M4a)의 층수와 센서 어레이 영역(II)의 제2 다층 배선(M1b, M2b)의 층수 차이가 커지고 있다. 도시된 것처럼, 예를 들어, 제1 다층 배선(M1a, M2a, M3a, M4a)은 4층이고, 제2 다층 배선(M1b, M2b)은 2층일 수 있다. 따라서, 광전 변환 소자(130) 상에 두꺼운 막이 형성되어 있으면, 광전 변환 소자(130)에 이르는 광의 양이 줄어들게 되고, 여러가지 광학적 특성이 나빠지게 된다. 따라서, 본 발명의 일 실시예에서는, 등방성 식각을 이용하여 제2 절연막 구조체(150)의 일부 불필요한 층간 절연막(150d, 150e, 150f)를 제거한다.

종횡비(aspect ratio)(r)를 제2 절연막 구조체(150)의 높이(h)와 광전 변환 소자(130)의 너비(w)로 정의하고(즉, r=h/w). RI(relative intensity) 값을 센서 어레이 영역(II)의 가운데 영역의 단위 픽셀의 감도와, 최외곽 영역의 단위 픽셀의 감도 비로 정의할 때, 본 발명의 일 실시예와는 달리, 이방성 시각을 이용하여 불필요한 층간 절연막(150d, 150e, 150f)을 제거하면, 높이(h)의 편차가 커지게 때문에, 광전 변환 소자(130)에 입사되는 광의 양이 변하고, RI값이 줄어들게 된다. 또한, 이방성 식각시 이용되는 플라즈마에 의해, 이미지 센서가 손상되어 암전류가 증가하게 된다. 예를 들어, 플라즈마로 인해서, 전송 소자(15)의 게이트에 양전하가 충전되어, 전송 소자(15)의 채널 영역에 음전하가 모이게 될 수 있기 때문이다. 그런데, 본 발명의 일 실시예와 같이, 센서 어레이 영역(II)의 불필요한 층간 절연막을 등방성 식각을 이용하여 제거하면, 플라즈마에 의한 손상도 줄어들게 되고, 높이(h)의 편차도 크게 줄일 수 있다. RI 값이 증가된다. 따라서, 이미지 센서의 광학 특성을 개선시킬 수 있다.

도 6d를 참조하면, 이방성 식각을 이용하여 제2 절연막 구조체(150)의 등방성 식각 정지막(200)을 제거한다.

이와 같이 하는 이유는, 센서 어레이 영역(II)에 입사하는 광의 양을 증가시켜, 이미지 센서의 감도를 증가시키기 위함이다. 즉, 등방성 식각 정지막(200)은 전술한 바와 같이, 질화막(예를 들어, PSiN)을 이용할 수 있다. 이러한 질화막은 불투명하여, 센서 어레이 영역(II)에 입사하는 광을 반사하거나 흡수한다. 등방성 식각 정지막(200)이 센서 어레이 영역(II) 상에 위치하고 있으면, 센서 어레이 영역(II)에 입사하는 광의 양은 줄어들게 된다. 따라서, 제2 절연막 구조체(150)의 등방성 식각 정지막(200)을 제거하는 것이 바람직하다.

도 2를 참조하면, 제2 절연막 구조체(150)의 제2 상부면 상에 컬러 필터(180), 평탄화막(185), 마이크로 렌즈(190) 등을 순차적으로 형성한다. 평탄화막(185)은 제1 절연막 구조체(140)의 제1 상부면까지 연장되어 형성될 수 있다.

이하에서는, 도 7a 내지 도 7e, 도 8a 및 도 8b를 참조하여, 비아(141)의 예시적인 형성 방법에 대해 설명한다. 도 7a 내지 도 7e에 도시된 것은 ArF용 포토 레지스트막(즉, ArF 노광원을 이용하여 포토 공정함)을 이용하는 경우의 예이고, 도 8a 및 도 8b에 도시된 것은 KrF용 포토 레지스트막(즉, KrF 노광원을 이용하여 포토 공정함)을 이용하는 경우의 예이다. ArF 노광원은 KrF 노광원보다 분해능(resolution)이 우수하기 때문에, ArF용 포토 레지스트막의 두께는 KrF용 포토 레지스트막의 두께보다 얇다. 따라서, 비아홀을 형성하기 위해, ArF 노광원을 이용하는 경우에는 (ArF용 포토 레지스트막이 얇기 때문에) 하드 마스크막을 이용하고, KrF 노광원을 이용하는 경우에는 (KrF용 포토 레지스트막이 충분히 두껍기 때문에) 하드 마스크막을 이용하지 않을 수도 있다.

먼저 도 7a 내지 도 7e를 참조하여, ArF용 포토 레지스트막을 사용하는 경우를 설명하도록 한다.

도 7a를 참조하면, 제2 층의 배선(M2a) 상에 순차적으로 하부 층간 절연막(140c), 등방성 식각 정지막(200), 상부 층간 절연막(140d), 제1 하드 마스크막(143), 제2 하드 마스크막(144), 반사 방지막(145), ArF용 포토 레지스트막(146)을 형성한다.

제1 하드 마스크막(143)은 질화막(예를 들어, PSiN)일 수 있고, 제2 하드 마스크막(144)은 ACL(Amorphous Carbon Layer)일 수 있고, 반사 방지막(145)은 산질화막(예를 들어, SiON)일 수 있다. 여기서, ArF용 포토 레지스트막(146)의 두께는 약 2000Å일 수 있다. 여기서, 제2 하드 마스크막(144)으로 폴리머 계열의 ACL을 사용한 이유는, 애싱(ashing) 공정을 통해서 ArF용 포토 레지스트막(146)을 제거할 때, ArF용 포토 레지스트막(146)과 제2 하드 마스크막(144)을 동시에 제거하기 위 함이다.

도 7b를 참조하면, ArF용 포토 레지스트막(146)을 이용하여, 반사 방지막(145)을 패터닝한다.

도 7c를 참조하면, 제2 하드 마스크막(144)을 패터닝한다.

도 7d를 참조하면, 제1 하드 마스크막(143), 상부 층간 절연막(140d), 등방성 식각 정지막(200)까지 식각한다.

도 7e를 참조하면, 애싱 공정을 이용하여 ArF용 포토 레지스트막(146), 반사 방지막(145), 제2 하드 마스크막(144)을 제거한다.

이어서, 남겨진 제1 하드 마스크막(143)을 이용하여, 제2 층의 배선(M2a)이 노출되도록 식각하여, 비아홀(141a)을 완성한다.

비아홀(141a) 내에 텅스텐 등의 도전성 물질을 채워넣어 비아를 형성한다.

도 8a 및 도 8b를 참조하여, KrF용 포토 레지스트막을 사용하는 경우를 설명하도록 한다.

도 8a를 참조하면, 제2 층의 배선(M2a) 상에 순차적으로 하부 층간 절연막(140c), 등방성 식각 정지막(200), 상부 층간 절연막(140d), 하드 마스크막(148), KrF용 포토 레지스트막(149)을 형성한다. 하드 마스크막(148)은 질화막(예를 들어, PSiN)일 수 있다. 디자인에 따라, 하드 마스크막(148)은 사용되지 않을 수도 있다. KrF용 포토 레지스트막(149)은 약 5000Å의 두께일 수 있다.

도 8b를 참조하면, KrF용 포토 레지스트막(149)을 이용하여, 하드 마스크막(148), 상부 층간 절연막(140d), 등방성 식각 정지막(200), 하부 층간 절연 막(140c)을 패터닝하여, 비아홀(141a)을 형성한다.

도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 단면도들이다. 본 발명의 다른 실시예가 일 실시예와 다른 점은 등방성 식각 정지막(210)은 제3 층의 배선(M3a)과 접촉하여 형성되는 것이다. 더 구체적으로는, 등방성 식각 정지막(200)은 층간 절연막(140c)의 상면, 제3 층의 배선(M3a)의 측면에 형성되어 있을 수 있다. 따라서, 이하에서는 도 9a 및 도 9b를 참조하여, 등방성 식각 정지막(200)을 형성하는 예시적 방법을 설명하도록 한다.

도 9a를 참조하면, 제3 층의 배선(M3a)이 형성되어 있는 층간 절연막(140c) 상에, 등방성 식각 정지막(210a)을 컨포말하게 형성한다. 즉, 등방성 식각 정지막(210a)은 층간 절연막(140c)의 상면, 제3 층의 배선(M3a)의 상면 및 측면에 형성된다.

이어서, 등방성 식각 정지막(210a) 상에 포토 레지스트(159)를 형성한다. 포토 레지스트(159)는 이웃하는 제3 층의 배선(M3a) 사이의 공간을 채우게 된다.

도 9b를 참조하면, CMP(Chemical Mechanical Polishing) 공정 또는 에치백(etchback) 공정을 이용하여, 제3 층의 배선(M3a) 상면에 형성되어 있는 등방성 식각 정지막(200)을 제거한다. 따라서, 등방성 식각 정지막(200)은 층간 절연막(140c)의 상면, 제3 층의 배선(M3a)의 측면 및 상면에 형성되게 된다.

이어서, 남아있는 포토 레지스트(159)를 제거한다.

이어서, 제3 층의 배선(M3a), 등방성 식각 정지막(200) 상에 층간 절연 막(140f)을 형성한다. 이후의 공정은 본 발명의 일 실시예와 동일하기 때문에, 설명을 생략한다.

이와 같이, 제3 층의 배선(M3a) 상면에 형성되어 있는 등방성 식각 정지막(200)을 제거한 후, 층간 절연막(140f)을 형성하는 이유는, 제3 층의 배선(M3a) 상에 비아를 용이하게 형성하기 위해서이다. 즉, 제3 층의 배선(M3a) 상면에 등방성 식각 정지막(200)을 제거하지 않고 층간 절연막을 형성하면, 제3 층의 배선(M3a) 상에 비아홀을 형성하는 공정이 복잡해진다.

본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예들을 통하여 설명하며, 여기에 기재되지 않은 내용은 본 발명의 기술 분야의 당업자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다.

<실험예 1>

비교 실험예1는 도 6a와 같이 중간 단계의 구조체를 형성한 후, 센서 어레이 영역 상의 불필요한 층간 절연막(즉, 도 6a의 150d, 150e, 150f)을 이방성 식각만을 이용하여 제거한 후, 센서 어레이 영역 상에 형성되어 있는 절연막 구조체의 높이를 측정하였다.

실험예1, 2는 도 6a와 같이 중간 단계의 구조체를 형성한 후, 센서 어레이 영역 상의 불필요한 층간 절연막(즉, 도 6a의 150d, 150e, 150f)의 적어도 일부를 등방성 식각을 이용하여 제거한 후, 센서 어레이 영역 상에 형성되어 있는 절연막 구조체의 높이를 측정하였다. 불필요한 층간 절연막을 이방성 식각(도 6b 참조), 등방성 식각(도 6c 참조), 이방성 식각(도 6d 참조) 순으로 식각하였다.

그 결과가 표 1 및 도 10에 도시되어 있다. 표 1은 비교 실험예1, 실험예1, 2의 평균, 중앙값(median), 최대값, 최소값, 표준 편차(standard deviation), 범위(range) 등을 나타낸 것이다. 도 10은 박스 플롯(box plot)으로 박스의 가운데 라인이 중앙값을 나타낸다.

표 1 및 도 10을 참조하면, 평균을 비교할 때, 실험예1의 평균은 비교 실험예1의 평균보다 1062Å이 작고, 실험예2의 평균은 비교 실험예1의 평균보다 824Å 작다.

실험예1의 표준 편차는 비교 실험예1의 표준 편차에 비해 약 40.7% 개선 효과가 있었다(∵ 1 - 490/826 = 0.407). 실험예2의 표준 편차는 비교 실험예1의 표준 편차에 비해 약 41.4% 개선 효과가 있었다(∵ 1 - 484/826 = 0.414).

범위는 최대값에서 최소값을 뺀 값이다. 실험예1의 범위는 비교 실험예1의 범위에 비해 약 46% 개선 효과가 있었다(∵ 1 - 2011/3724 = 0.460). 실험예2의 범위는 비교 실험예1의 범위에 비해 약 46.6% 개선 효과가 있었다(∵ 1 - 1988/3724 = 0.466).

	비교 실험예1	실험예1	실험예2
평균(AVG)	19044	17982	18220
중앙값(MEDIAN)	18923	17817	18090
최소값(MIN)	17615	17234	17588
최대값(MAX)	21339	19245	19576
표준편차(STD)	826	490	484
범위(RANGE)	3724	2011	1988

<실험예 2>

비교 실험예2는 도 6a와 같이 중간 단계의 구조체를 형성한 후, 센서 어레이 영역 상의 불필요한 층간 절연막(즉, 도 6a의 150d, 150e, 150f)을 이방성 식각만을 이용하여 제거하였다.

실험예3는 도 6a와 같이 중간 단계의 구조체를 형성한 후, 센서 어레이 영역 상의 불필요한 층간 절연막(즉, 도 6a의 150d, 150e, 150f)의 적어도 일부를 등방성 식각을 이용하여 제거하였다. 즉, 불필요한 층간 절연막을 이방성 식각(도 6b 참조), 등방성 식각(도 6c 참조), 이방성 식각(도 6d 참조) 순으로 식각하였다.

그 후, 비교 실험예2의 레드광을 받는 단위 픽셀의 감도를 측정하고, 실험예3의 레드광을 받는 단위 픽셀의 감도를 측정하였다.

그 결과가 표 2 및 도 11에 도시되어 있다. 도 11의 x축은 감도(mV/Ls)를 나타내고, y축은 누적율(%)를 나타낸다.

도 2 및 도 11을 참조하면, 실험예3의 평균은 비교 실험예2의 평균에 비해 약 4.4% 개선 효과가 있었다(∵ 483.3/463.3 = 1.044).

실험예3의 표준 편차는 비교 실험예2의 표준 편차에 비해 약 33.6% 개선 효과가 있었다(∵ 1 - 7.07/10.65 = 0.336).

	비교 실험예2	실험예3
평균(AVG)	463.3	483.8
표준편차(STD)	10.65	7.07

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도 2는 도 1의 센서 어레이의 등가 회로도이다.

도 3 및 도 4는 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 개념도 및 단면도이다.

도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 단면도들이다.

도 7a 내지 도 7e, 도 8a 및 도 8b는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 더 자세히 설명하기 위한 중간 단계 단면도들이다.

도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 단면도들이다.

도 10은 센서 어레이 영역 상의 불필요한 층간 절연막을 이방성 식각만으로 제거한 경우의 절연막 구조체의 높이를 측정하고, 센서 어레이 영역 상의 불필요한 층간 절연막을 등방성 식각을 이용하여 제거한 경우의 절연막 구조체의 높이를 측정하여, 그 결과를 비교한 그래프이다.

도 11은 센서 어레이 영역 상의 불필요한 층간 절연막을 이방성 식각만으로 제거한 경우의 단위 픽셀의 감도를 측정하고, 센서 어레이 영역 상의 불필요한 층간 절연막을 등방성 식각을 이용하여 제거한 경우의 단위 픽셀의 감도를 측정하여, 그 결과를 비교한 그래프이다.

(도면의 주요부분에 대한 부호의 설명)

140: 제1 절연막 구조체 150: 제2 절연막 구조체

160: 패시베이션막 170: 연결면

170a: 제1 부분 170b: 제2 부분

170c: 제3 부분 180: 컬러 필터

185: 평탄화막 190: 마이크로 렌즈

200: 등방성 식각 정지막

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
센서 어레이 영역과 주변 회로 영역이 정의된 기판;

상기 주변 회로 영역에 형성되고, 제1 다층 배선을 포함하는 제1 절연막 구조체; 및

상기 센서 어레이 영역에 형성되고, 제2 다층 배선을 포함하는 제2 절연막 구조체를 포함하되,

상기 제1 절연막 구조체의 제1 상부면은 상기 제2 절연막 구조체의 제2 상부면보다 높고,

상기 제1 상부면과 상기 제2 상부면 사이를 연결하는 연결면의 적어도 일부는 등방성 식각 프로파일을 갖는 이미지 센서.
삭제
삭제
삭제
삭제
삭제
기판 내에 센서 어레이 영역과 주변 회로 영역을 정의하고,

상기 기판 상에 다층 배선과 등방성 식각 정지막을 포함하는 절연막 구조체를 형성하고,

상기 등방성 식각 정지막을 이용한 식각 공정을 진행하여, 상기 센서 어레이 영역 상의 절연막 구조체의 상부면이 상기 주변 회로 영역 상의 절연막 구조체의 상부면보다 낮도록 하고,

상기 센서 어레이 영역 상의 상기 등방성 식각 정지막을 제거하는 것을 포함하는 이미지 센서의 제조 방법.
제 20항에 있어서,

상기 절연막 구조체를 형성하는 것은, 상기 등방성 식각 정지막을 상기 다층 배선 중 제n(단, n은 1이상의 자연수) 층의 배선과 제n+1 층의 배선 사이에 형성하는 것을 포함하는 이미지 센서의 제조 방법.
제 21항에 있어서, 상기 절연막 구조체를 형성하는 것은,

상기 제n 층의 배선이 형성된 기판 상에 하부 층간 절연막, 상기 등방성 식각 정지막, 상부 층간 절연막을 형성하고,

상기 상부 층간 절연막, 상기 등방성 식각 정지막, 상기 하부 층간 절연막을 패터닝하여 비아홀을 형성하고,

상기 비아홀 내에 상기 제n 층의 배선과 접속하는 비아를 형성하고,

상기 비아와 접속하는 제n+1 층의 배선을 형성하는 것을 포함하는 이미지 센서의 제조 방법.
제 21항에 있어서, 상기 절연막 구조체를 형성하는 것은,

상기 제n 층의 배선을 층간 절연막 상에 형성하고,

상기 층간 절연막의 상면, 상기 제n 층의 배선의 측면 및 상면 상에 상기 등방성 식각 정지막을 형성하고,

상기 제n 층의 배선 상면에 형성된 등방성 식각 정지막을 제거하는 것을 포함하는 이미지 센서의 제조 방법.
제 20항에 있어서,

상기 절연막 구조체 상에 패시베이션막을 형성하고,

이방성 식각을 이용하여 상기 센서 어레이 영역 상의 패시베이션막을 제거하는 것을 더 포함하는 이미지 센서의 제조 방법.
제 24항에 있어서,

상기 절연막 구조체를 형성하는 것은, 상기 주변 회로 영역 상의 절연막 구조체 내에 신호 입출력용 패드를 형성하는 것을 포함하고,

상기 센서 어레이 영역 상의 패시베이션막을 제거하는 것은, 이방성 식각을 이용하여 센서 어레이 영역 상의 패시베이션막을 제거하면서 상기 패드를 노출시키는 것을 포함하는 이미지 센서의 제조 방법.
제 20항에 있어서,

이방성 식각을 이용하여 상기 센서 어레이 영역 상의 상기 등방성 식각 정지막을 제거하는 이미지 센서의 제조 방법.
제 20항에 있어서,

상기 센서 어레이 영역 내에 다수의 광전 변환 소자를 형성하는 것을 더 포함하고,

상기 센서 어레이 영역 상의 상기 등방성 식각 정지막을 제거한 후, 상기 센서 어레이 영역 상의 절연막 구조체 상에, 상기 다수의 광전 변환 소자에 대응되는 영역에 각각 컬러 필터 및 마이크로 렌즈를 형성하는 것을 더 포함하는 이미지 센서의 제조 방법.