JP5714804B2 - イメージセンサ - Google Patents
イメージセンサ Download PDFInfo
- Publication number
- JP5714804B2 JP5714804B2 JP2009030236A JP2009030236A JP5714804B2 JP 5714804 B2 JP5714804 B2 JP 5714804B2 JP 2009030236 A JP2009030236 A JP 2009030236A JP 2009030236 A JP2009030236 A JP 2009030236A JP 5714804 B2 JP5714804 B2 JP 5714804B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- sensor array
- isotropic etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 claims description 104
- 239000010410 layer Substances 0.000 claims description 87
- 239000011229 interlayer Substances 0.000 claims description 75
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 10
- 150000004767 nitrides Chemical group 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 230000035945 sensitivity Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、イメージセンサおよびその製造方法に関する。
イメージセンサは、光学映像を電気信号に変換させる。最近、コンピュータ産業と通信産業の発達につれデジタルカメラ、ビデオカメラ、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラなど多様な分野において性能が向上したイメージセンサの需要が増大しつつある。
特に、ＭＯＳイメージセンサは、駆動方式が簡便で多様なスキャニング（ｓｃａｎｎｉｎｇ）方式で具現することが可能である。また、信号処理回路を単一チップに集積することができ、製品の小型化が可能であり、ＭＯＳ工程技術を互換して用いることができるため、製造単価を安くすることができる。消費電力もまた非常に低くバッテリー容量が制約的な製品への適用が容易である。したがって、ＭＯＳイメージセンサは、技術開発と共に高解像度の具現が可能となるにつれその利用が急激に増えつつある。
ＭＯＳイメージセンサは、多数の単位ピクセルが形成されているセンサアレイ領域と、多数の単位ピクセルを制御／駆動するための回路が形成されている周辺回路領域に区分することができる。センサアレイ領域は、光電変換素子および多数のＭＯＳトランジスタを含み、周辺回路領域は多数のＭＯＳトランジスタを含む。センサアレイ領域と周辺回路領域は一つの基板に集積することができ、センサアレイ領域と周辺回路領域に形成されるＭＯＳトランジスタは同時に形成することができる。
最近では周辺回路領域の配線の層数が増加するにつれ、センサアレイ領域と周辺回路領域の配線との層数差異は大きくなっている。例えば、センサアレイ領域の配線の層数は４層以上であり、周辺回路領域の配線の層数は２層である。したがって、センサアレイ領域の配線は２層であるにもかかわらず、センサアレイ領域には４層以上の層間絶縁膜が形成される。光電変換素子上に厚い膜が形成されていれば、光電変換素子に至る光が弱くなり、様々な光学特性（ｏｐｔｉｃｓ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）が悪くなる。
本発明が解決しようとする課題は、光学特性が改善されたイメージセンサを提供することにある。
本発明が解決しようとする課題は、光学特性が改善されたイメージセンサの製造方法を提供することにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は、次の記載から当業者に明確に理解できるであろう。
前記課題を達成するための本発明のイメージセンサの実施形態は、センサアレイ領域と周辺回路領域が定義された基板と、周辺回路領域に形成され、第１多層配線を含む第１絶縁膜構造体、およびセンサアレイ領域に形成され、第２多層配線を含む第２絶縁膜構造体を含み、（ａ）センサアレイ領域および周辺回路領域において、センサアレイ領域における第２多層配線の最上層配線層となる配線層Ｍ２ｂより高い位置に、層間絶縁膜１５０ｃ、１４０ｃを形成する工程、（ｂ）周辺回路領域において、層間絶縁膜１４０ｃの上面に配線Ｍ３ａを形成する工程、（ｃ）センサアレイ領域および周辺回路領域における、層間絶縁膜１５０ｃ、１４０ｃの上面、配線Ｍ３ａの上面および側面に、等方性エッチング停止膜２１０を形成する工程、（ｄ）配線Ｍ３ａの上面に形成されている等方性エッチング停止膜２１０を除去する工程、（ｅ）センサアレイ領域および周辺回路領域における、等方性エッチング停止膜２１０上および配線Ｍ３ａ上に、層間絶縁膜１５０ｅ、１４０ｅを形成する工程、（ｆ）センサアレイ領域において、層間絶縁膜１５０ｅを、等方性エッチングを用いて除去する工程、（ｇ）センサアレイ領域において、等方性エッチング停止膜２１０を除去する工程、を順次に行うことにより、第１絶縁膜構造体は層間絶縁膜１４０ｃの上面、前記配線Ｍ３ａの側面に形成される等方性エッチング停止膜２１０を含み、第２絶縁膜構造体は等方性エッチング停止膜２１０を含まない。
その他実施形態の具体的な内容は詳細な説明および図に含まれている。
本発明によれば、イメージセンサの光学特性を改善することができる。
本発明の利点、特徴、およびそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照することによって明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範囲によってのみ定義される。なお、いくつかの実施形態において、公知の工程、段階、構造および技術は、本発明が不明瞭に解釈されることを避けるために説明を省略する。
一つの素子（ｅｌｅｍｅｎｔｓ）が、他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）」と説明されるときは、他の素子と直接連結またはカップリングされた場合、あるいは中間に他の素子を介在させた場合のすべてを含む。これに対し、一つの素子が異なる素子と「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と説明されるときは、間に他の素子を介在させないことを表す。明細書全体にわたって、同一の参照符号は、同一の構成要素を参照する。「および／または」は、言及されたアイテムの各々および一つ以上のすべての組合せを含む。
たとえ第１、第２等が多様な素子、構成要素および／またはセクションを叙述するために使用されても、当然のことながらこれら素子、構成要素および／またはセクションはこれら用語によって制限されない。これらの用語は、単に一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使用するものである。したがって、以下で言及される第１素子、第１構成要素または第１セクションは、本発明の技術的思想内で第２素子、第２構成要素または第２セクションであってもよい。
本明細書で使用される用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で、単数形は文言に特別に言及しない限り複数形も含む。明細書において「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」を使用した場合には、言及された構成要素、段階、動作および／または素子は、一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除するものではない。
他に定義されなければ、本明細書で利用されるすべての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解される意味において使用されるものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的にまたは過度に解釈されない。
図１は、本発明の実施形態によるイメージセンサのブロック図である。
図１を参照すると、本発明の実施形態によるイメージセンサは、光電変換素子を含むピクセルが二次元的に配列されて形成されたセンサアレイ１０、タイミング発生器（ｔｉｍｉｎｇ ｇｅｎｅｒａｔｏｒ）２０、行デコーダ（ｒｏｗ ｄｅｃｏｄｅｒ）３０、 行ドライバ（ｒｏｗ ｄｒｉｖｅｒ）４０、相関二重サンプラ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ、ＣＤＳ）５０、アナログデジタルコンバータ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）６０、ラッチ部（ｌａｔｃｈ）７０、列デコーダ（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ）８０などを含む。
センサアレイ１０は、２次元的に配列された多数の単位ピクセルを含む。多数の単位ピクセルは光学映像を電気的な出力信号に変換する役割を果たす。センサアレイ１０は、行ドライバ４０から行選択信号、リセット信号、電荷伝送信号など多数の駆動信号を受信して駆動される。また、変換された電気的な出力信号は垂直信号ラインを通じて相関二重サンプラ５０に提供される。
タイミング発生器２０は、行デコーダ３０および列デコーダ８０にタイミング（ｔｉｍｉｎｇ）信号および制御信号を提供する。
行ドライバ４０は、行デコーダ３０においてデコーディングされた結果に応じて多数の単位ピクセルを駆動するための多数の駆動信号をセンサアレイ１０に提供する。一般的に行列形態で単位ピクセルが配列された場合には各行別に駆動信号を提供する。
相関二重サンプラ５０は、センサアレイ１０に形成された出力信号を、垂直信号ラインを通じて受信して維持（ｈｏｌｄ）およびサンプリングする。すなわち、特定の雑音レベル（ｎｏｉｓｅ ｌｅｖｅｌ）と、前記出力信号による信号レベルを二重にサンプリングし、雑音レベルと信号レベルの差異に該当する差異レベルを出力する。
アナログデジタルコンバータ６０は、差異レベルに該当するアナログ信号をデジタル信号に変換して出力する。
ラッチ７０は、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は列デコーダ８０においてデコーディング結果に応じて順次に映像信号処理部（未図示）に出力される。
図２は、図１のセンサアレイの等価回路図である。
図２を参照すると、ピクセル（Ｐ）が行列形態で配列されてセンサアレイ１０を構成する。各ピクセル（Ｐ）は、光電変換素子１１、フローティング拡散領域１３、電荷伝送素子１５、ドライブ素子１７、リセット素子１８、選択素子１９を含む。これらの機能に対してはｉ行ピクセル（Ｐ（ｉ、ｊ）、Ｐ（ｉ、ｊ＋１）、Ｐ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）、… ）を例えて説明する。
光電変換素子１１は、入射光を吸収して光量に対応する電荷を蓄積する。光電変換素子１１としてはフォトダイオード、フォトトランジスタ、フォトゲート、ピン型（ｐｉｎｎｅｄ）フォトダイオードまたはこれらの組合せを適用することができ、図面にはフォトダイオードが例示されている。
各光電変換素子１１は、蓄積された電荷をフローティング拡散領域１３に伝送する各電荷伝送素子１５とカップリングされる。フローティング拡散領域（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）（ＦＤ）１３は、電荷を電圧に転換する領域であり、寄生キャパシタンスを有しているため電荷が累積的に保存される。
ソースフォロアー増幅器として例示されているドライブ素子１７は、各光電変換素子１１に蓄積された電荷の伝達を受けたフローティング拡散領域１３の電気的ポテンシャルの変化を増幅してこれを出力ライン（Ｖｏｕｔ）に出力する。
リセット素子１８は、フローティング拡散領域１３を周期的にリセットさせる。リセット素子１８は所定のバイアス（すなわち、リセット信号）を印加するリセットライン（ＲＸ（ｉ））を通じて提供されるバイアスによって駆動される１個のＭＯＳトランジスタから成る。リセットライン（ＲＸ（ｉ））を通じて提供されるバイアスによってリセット素子１８がターンオンされると、ンリセット素子１８のドレーンに提供される所定の電気的ポテンシャル、例えば電源電圧（ＶＤＤ）がフローティング拡散領域１３に伝達される。
選択素子１９は、行単位で判読するピクセル（Ｐ）を選択する役割を果たす。選択素子１９は、行選択ライン（ＳＥＬ（ｉ））を通じて提供されるバイアス（すなわち、行選択信号）により駆動される１個のＭＯＳトランジスタで形成することができる。行選択ライン（ＳＥＬ（ｉ））を通じて提供されるバイアスによって選択素子１９がターンオンされると、選択素子１９のドレーンに提供される所定の電気的ポテンシャル、例えば、電源電圧（ＶＤＤ）がドライブ素子１７のドレーン領域に伝達される。
電荷伝送素子１５にバイアスを印加する伝送ライン（ＴＸ（ｉ））、リセット素子１８にバイアスを印加するリセットライン（ＲＸ（ｉ））、選択素子１９にバイアスを印加する行選択ライン（ＳＥＬ（ｉ））は行方向に実質的に互いに平行するように延長され配列される。
図３および図４は、本発明の一実施形態によるイメージセンサを説明するための概念図および断面図である。図４は、説明の便宜のために、センサアレイ領域の一部と周辺回路領域の一部を図示し、センサアレイ領域には光電変換素子を中心に図示した。
まず、図３を参照すると、周辺回路領域（Ｉ）は例えば、図１の相関二重サンプラ５０、アナログデジタルコンバータ６０、ラッチ部７０などが形成される領域であり、センサアレイ領域（ＩＩ）は、図１のセンサアレイ１０が形成される領域である。また、図示されるように、周辺回路領域（Ｉ）は、センサアレイ領域（ＩＩ）を囲むように形成されるが、本発明の権利範囲がこれに限定されるものではない。
図４を参照すると、基板１１０内にはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）のような素子分離領域１２０が形成されており、素子分離領域１２０によってアクティブ領域が定義される。アクティブ領域は、大きく周辺回路領域（Ｉ）とセンサアレイ領域（ＩＩ）に区分することができる。基板１１０は、例えば、第１導電型（例えば、ｐ型）基板を用いることができ、図面には図示しないが、基板１１０上にエピタキシャル層（ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）が形成されたり、基板１１０内に多数のウェル（ｗｅｌｌ）が形成されたりしていることもある。
周辺回路領域（Ｉ）上には第１絶縁膜構造体１４０が形成され、センサアレイ領域（ＩＩ）上には第２絶縁膜構造体１５０が形成される。
第１絶縁膜構造体１４０と第２絶縁膜構造体１５０は互いに異なる高さを有する。
第１絶縁膜構造体１４０は、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａ、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａを互いに電気的に連結する多数のビア（ｖｉａ）（例えば、１４１）、多層の層間絶縁膜１４０ａ、１４０ｂ、１４０ｃ、１４０ｄ、１４０ｅ、１４０ｆを含み、第２絶縁膜構造体１５０は、第２多層配線Ｍ１ｂ、Ｍ２ｂ、第２多層配線Ｍ１ｂ、Ｍ２ｂを互いに電気的に連結する多数のビア（未図示）、多層の層間絶縁膜１５０ａ、１５０ｂ、１５０ｃを含む。本発明において第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａ、第２多層配線Ｍ１ｂ、Ｍ２ｂは、アルミニウムで形成されるが、これに限定されるものではない。
第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａの最上層配線Ｍ４ａは、第２多層配線Ｍ１ｂ、Ｍ２ｂの最上層配線Ｍ２ｂに比べて高い。図４において、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａは４層の配線を含み、第２多層配線Ｍ１ｂ、Ｍ２ｂは２層の配線を含むものと図示しているが、本発明の権利範囲がこれに限定されるものではない。
また、第１絶縁膜構造体１４０の第１上部面（すなわち、層間絶縁膜１４０ｆの上部面）は、第２絶縁膜構造体１５０の第２上部面（すなわち、層間絶縁膜１５０ｃの上部面）より高いこともある。
特に、本発明による一実施形態において、第１絶縁膜構造体１４０は等方性エッチング停止膜２００を含み、第２絶縁膜構造体１５０は、前記等方性エッチング停止膜２００を含まないこともできる。等方性エッチング停止膜２００は、センサアレイ領域（ＩＩ）の不必要な層間絶縁膜を等方性エッチングを用いてエッチング／除去するために用いられる膜である。すなわち、等方性エッチング停止膜２００は、センサアレイ領域（ＩＩ）で第２多層配線Ｍ１ｂ、Ｍ２ｂの最上層配線Ｍ２ｂより高い位置にある層間絶縁膜を除去することに用いられる。したがって、等方性エッチング停止膜２００は、第２多層配線Ｍ１ｂ、Ｍ２ｂの最上層配線Ｍ２ｂより高く配置される。
センサアレイ領域（ＩＩ）の不必要な層間絶縁膜を等方性エッチングを用いてエッチング／除去する理由は次の通りである。
単位ピクセルの縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）（ｒ）を減らすことができる。縦横比（ｒ）は、様々な方式で定義されるが、ここでの縦横比（ｒ）は、第２絶縁膜構造体１５０の高さ（ｈ）と光電変換素子１３０の幅（ｗ）と定義する（すなわち、ｒ＝ｈ／ｗ）。センサアレイ領域（ＩＩ）の不必要な層間絶縁膜を除去すれば高さ（ｈ）が低くなるため縦横比（ｒ）は小さくなる。縦横比（ｒ）が小さくなれば、光電変換素子１３０に入射される光の量が増加するため、イメージセンサの感度が増加するようになる。
また、様々な光学特性のうち特にＲＩ（ｒｅｌａｔｉｖｅ ｉｎｔｅｎｓｉｔｙ）値が増加する。ＲＩ値はセンサアレイ領域（ＩＩ）の中間領域の単位ピクセルの感度と、最外殻領域の単位ピクセルの感度比を表す指標である。ＲＩ値が大きければ大きいほど、センサアレイ領域（ＩＩ）内における単位ピクセルの感度が位置に関係なく一定であることを表す。ＲＩ値を大きくするためには、最外殻領域の単位ピクセルで斜入射（傾いた入射）される光の経路を減らさなければならない。このような斜入射光の経路を減らす最も良い方法の一つは高さ（ｈ）を低くすることである。したがって、本願発明のような方法を用いて高さ（ｈ）を低くすればＲＩ値が増加する。
しかし、センサアレイ領域（ＩＩ）の不必要な層間絶縁膜を異方性エッチングを用いて除去すれば、高さ（ｈ）の偏差が大きくなる。高さ（ｈ）に応じて、光電変換素子１３０に入射される光の量が変わるため、イメージセンサの感度が一定でなくなる。したがって、ＲＩ値も減る。
のみならず、異方性エッチング時利用されるプラズマによってイメージセンサが損傷され暗電流が増加する。例えば、プラズマによって伝送素子（図２の１５参照）のゲートに陽電荷が充電され、このような陽電荷によって伝送素子１５のチャネル領域に陰電荷が集まることができるからである（すなわち、ｅｌｅｃｔｒｏｎ ａｃｃｕｍｕｌａｔｉｏｎ現象生じるからである）。
本発明による一実施形態のように、センサアレイ領域（ＩＩ）の不必要な層間絶縁膜を等方性エッチングを用いて除去すれば、プラズマによる損傷も減り、高さ（ｈ）の偏差も大きく減らすことができる。ＲＩ値が増加する。したがって、イメージセンサの光学特性を改善させることができる。
また、等方性エッチング停止膜２００は、図示されるように第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａのうち第２層の配線Ｍ２ａと第３層の配線Ｍ３ａとの間に形成されるが、これに限定されるものではない。等方性エッチング停止膜２００は、第２多層配線Ｍ１ｂ、Ｍ２ｂの最上層配線Ｍ２ｂより高い位置に配置されていれば、如何なる位置にあっても良い。例えば、等方性エッチング停止膜２００は、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａのうち第３層の配線Ｍ３ａと第４層の配線Ｍ４ａとの間に形成されていても良い。センサアレイ領域（ＩＩ）の不必要な層間絶縁膜を多く除去するほど光電変換素子１３０に至る光の量が増加するため、等方性エッチング停止膜２００は、第２多層配線Ｍ１ｂ、Ｍ２ｂの最上層配線Ｍ２ｂと最大限近い位置に配置されていた方が良い。
また、等方性エッチング停止膜２００は、図示されるように第２層の配線Ｍ２ａと第３層の配線Ｍ３ａと接触しないように形成される。例えば、第２層の配線Ｍ２ａと第３層の配線Ｍ３ａとの間には下部層間絶縁膜１４０ｃと上部層間絶縁膜１４０ｄが配置されており、等方性エッチング停止膜２００は、下部層間絶縁膜１４０ｃと上部層間絶縁膜１４０ｄとの間に配置される。
特に、上部層間絶縁膜１４０ｄは等方性エッチング停止膜２００を保護する役割を果たす。ビア１４１を形成するためのエッチング工程、第３層の配線Ｍ３ａを形成するためのエッチング工程などで等方性エッチング停止膜２００が除去／損傷することを防止する。仮に、上部層間絶縁膜１４０ｄがないならば、前述したエッチング工程などによって等方性エッチング停止膜２００が除去／損傷され、等方性エッチング停止膜２００が損傷されると、後ほどセンサアレイ領域（Ｉ）上の不必要な層間絶縁膜を除去する時に、等方性エッチング工程を用いることが難しくなる。ビア１４１を形成するためのエッチング工程、第３層の配線Ｍ３ａを形成するためのエッチング工程などで一部エッチングされることを考慮し、上部層間絶縁膜１４０ｄの厚さは約１５００〜２５００Åである。上部層間絶縁膜１４０ｄの厚さはイメージセンサのデザインに応じて変動できることは本発明が属する技術の当業者に自明である。
等方性エッチング停止膜２００は、層間絶縁膜１４０ｄ、１４０ｅ、１４０ｆとエッチング選択比がある物質を用いることができる。例えば、層間絶縁膜１４０ｄ、１４０ｅ、１４０ｆが酸化膜である場合、等方性エッチング停止膜２００は窒化膜（例えば、ＰＳｉＮ）である。すなわち、層間絶縁膜１４０ｄ、１４０ｅ、１４０ｆは酸化膜エッチング液（例えば、ＬＡＬ）に対してエッチング耐性がある物質ならば如何なるものでも可能である。また、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａと、第２多層配線Ｍ１ｂ、Ｍ２ｂがアルミニウムからなる場合は、等方性エッチング停止膜２００は、高温を用いないＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方式、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）方式で形成された物質を用いた方が良い。高温を用いて等方性エッチング停止膜２００を形成する場合、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａと第２多層配線Ｍ１ｂ、Ｍ２ｂ（すなわち、アルミニウム）にストレスを与えるからである。
等方性エッチング停止膜２００の厚さは約３００〜１５００Åであるが、等方性エッチング停止膜２００の厚さはイメージセンサのデザインに応じて変動する。
第２層の配線Ｍ２ａと第３層の配線Ｍ３ａを連結するビア１４１は、図示されるように等方性エッチング停止膜２００を貫通して形成される。
一方、第１絶縁膜構造体１４０の第１上部面（すなわち、層間絶縁膜１４０ｆの上部面）は、第２絶縁膜構造体１５０の第２上部面（すなわち、層間絶縁膜１５０ｃの上部面）より高いため、本発明の一実施形態によるイメージセンサには第１上部面と第２上部面間を連結する連結面１７０がある。
特に、本発明の一実施形態によるイメージセンサにおいて、連結面１７０は少なくとも一部が等方性エッチングプロファイルを有する。前述したように、等方性エッチングを用いてセンサアレイ領域（ＩＩ）上の不必要な層間絶縁膜を除去するからである。
具体的な例をあげれば、連結面１７０全部が等方性エッチングプロファイルを有することができ、連結面１７０のうち一部は等方性エッチングプロファイルを有し、他の一部は異方性エッチングプロファイルを有する。例えば、図４に図示されるように連結面１７０のうち第１上部面と接触する第１部分１７０ａ、第２上部面と接触する第２部分１７０ｃ、第１部分１７０ａと第２部分１７０ｃとの間に配置される第３部分（１７０ｂ）を含む。ここで、第１部分１７０ａ、第２部分１７０ｃは、異方性エッチングプロファイルを有し、第３部分１７０ｂは等方性エッチングプロファイルを有する。図面で図示されないが、第１部分１７０ａだけ異方性エッチングプロファイルを有したり、第２部分１７０ｃだけ異方性エッチングプロファイルを有したりすることができる。
また、第１部分１７０ａと第３部分１７０ｃの連結の部分が階段形態（または段差のある形態）で描かれているが、本発明の権利範囲がこれに限定されるものではない。
一方、第１絶縁膜構造体１４０の第１上部面上にはパッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１６０が形成され、第２絶縁膜構造体１５０の第２上部面上にはカラーフィルタ１８０、平坦化膜１８５、マイクロレンズ１９０が形成される。カラーフィルタ１８０、マイクロレンズ１９０は、光電変換素子１３０に対応される領域に形成される。図示する光電変換素子１３０はピン型フォトダイオードであって、第２導電型（例えば、ｎ型）ドーピング領域１３２と、第１導電型（例えば、ｐ型）ドーピング領域１３４を含む。光電変換素子１３０は暗電流およびこれによるノイズを減少させるためにセンサアレイデザインで時々具現される。
整理すれば、本発明による一実施形態で等方性エッチング停止膜２００は、第１絶縁膜構造体１４０に含まれており、第２絶縁膜構造体１５０には含まれていない。このような等方性エッチング停止膜２００は第ｎ（但し、ｎは１以上の自然数）層の配線と第ｎ＋１層の配線との間に形成され、第ｎ層の配線と第ｎ＋１層の配線とは接触しないように形成される。
センサアレイ領域（ＩＩ）には読出素子（すなわち、電荷伝送素子、ドライブ素子、リセット素子、選択素子など）が、周辺回路領域（Ｉ）には読出素子と同時に形成されたＣＭＯＳ素子と抵抗体およびキャパシタなどが形成され、これらは当業者に広く知られた多様な形態で具現が可能であり、本発明が不明瞭に解釈されることを避けるためにこれらを開示しないがこれらに対しては個別的な参照符号を付与せず説明を省略する。
図５は、本発明の他の実施形態によるイメージセンサを説明するための断面図である。
図５を参照すると、本発明の他の実施形態が図４の一実施形態と異なる点は、等方性エッチング停止膜２１０が第３層の配線Ｍ３ａと第４層の配線Ｍ４ａとの間に形成されている。また、等方性エッチング停止膜２００は第３層の配線Ｍ３ａと接触して形成される。さらに具体的には、等方性エッチング停止膜２００は層間絶縁膜１４０ｃの上面、第３層の配線Ｍ３ａの側面に形成される。
図５の等方性エッチング停止膜２１０は図４の等方性エッチング停止膜２００に比べて、第２多層配線Ｍ１ｂ、Ｍ２ｂの最上層配線Ｍ２ｂから遠く離れている。したがって、図５の実施形態は、図４の一実施形態に比べて、第２絶縁膜構造体１５０の高さがさらに高いこともあり、ＲＩ値がさらに小さいこともある。
以下、図２、図６Ａから図６Ｄを参照して本発明の一実施形態によるイメージセンサの製造方法を説明する。図６Ａから図６Ｄは、本発明の一実施形態によるイメージセンサの製造方法を説明するための中間段階の断面図である。
図６Ａを参照すると、基板１１０内に素子分離領域１２０を形成して周辺回路領域（Ｉ）とセンサアレイ領域（ＩＩ）を定義する。
次に、センサアレイ領域（ＩＩ）内に光電変換素子１３０を形成する。センサアレイ領域（ＩＩ）には多数の読出素子を形成して、周辺回路領域（Ｉ）には多数のＣＭＯＳ素子を形成する。
続いて、周辺回路領域（Ｉ）上に第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａ、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａを互いに電気的に連結する多数のビア（ｖｉａ）（例えば、１４１）、多層の層間絶縁膜１４０ａ、１４０ｂ、１４０ｃ、１４０ｄ、１４０ｅ、１４０ｆを含む第１絶縁膜構造体１４０を形成する。センサアレイ領域（ＩＩ）上に第２多層配線Ｍ１ｂ、Ｍ２ｂ、第２多層配線Ｍ１ｂ、Ｍ２ｂを互いに電気的に連結する多数のビア（不図示）、多層の層間絶縁膜１５０ａ、１５０ｂ、１５０ｃ、１５０ｄ、１５０ｅ、１５０ｆを含む第２絶縁膜構造体１５０を形成する。ここで、第１絶縁膜構造体１４０と第２絶縁膜構造体１５０は同時に形成される。
特に、図示されるように、第１絶縁膜構造体１４０と第２絶縁膜構造体１５０内には等方性エッチング停止膜２００が形成されている。等方性エッチング停止膜２００は第２層の配線Ｍ２ａと第３層の配線Ｍ３ａとの間に形成されるが、これに限定されるものではない。
また、第２層の配線Ｍ２ａと第３層の配線Ｍ３ａを連結するビア１４１は、図示されるように等方性エッチング停止膜２００を貫通して形成される。ビア１４１の例示的な形成方法は図７Ａから図７Ｅ、図８Ａおよび図８Ｂを参照して後述する。
続いて、第１絶縁膜構造体１４０、第２絶縁膜構造体１５０上にパッシベーション膜１６０を形成する。
図６Ｂを参照すると、異方性エッチングを用いて第２絶縁膜構造体１５０上に位置したパッシベーション膜１６０を除去する。
第１絶縁膜構造体１４０内に位置する多数の第４層の配線Ｍ４ａのうち一部は信号入出力用パッドの役割を果たすが、異方性エッチングを用いて第２絶縁膜構造体１５０上に位置するパッシベーション膜１６０を除去すると同時に第１絶縁膜構造体１４０内の前記パッドを露出させることができる。
もちろん、第２絶縁膜構造体１５０上に位置するパッシベーション膜１６０を除去することと、第２絶縁膜構造体１５０内のパッドを露出させることを別途の工程を通して行うことができることは、本発明が属する技術の当業者に自明である。
図６Ｃを参照すると、等方性エッチングを用いて第２絶縁膜構造体１５０の一部層間絶縁膜１５０ｄ、１５０ｅ、１５０ｆを除去する。すなわち、第２絶縁膜構造体１５０内において、等方性エッチング停止膜２００上の層間絶縁膜１５０ｄ、１５０ｅ、１５０ｆを除去する。
このようにする理由は、前述したように光電変換素子１３０に至る光の量を増加させてイメージセンサの感度を増加させるためである。すなわち、最近の周辺回路領域（Ｉ）の第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａの層数が増加するにともない、周辺回路領域（Ｉ）の第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａの層数とセンサアレイ領域（ＩＩ）の第２多層配線Ｍ１ｂ、Ｍ２ｂの層数差異が大きくなっている。図示されるように、例えば、第１多層配線Ｍ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａは４層であり、第２多層配線Ｍ１ｂ、Ｍ２ｂは２層である。したがって、光電変換素子１３０上に厚い膜が形成されていれば、光電変換素子１３０に至る光の量が減るようになり、様々な光学的特性が悪くなる。したがって、本発明による一実施形態では、等方性エッチングを用いて第２絶縁膜構造体１５０の一部不必要な層間絶縁膜１５０ｄ、１５０ｅ、１５０ｆを除去する。
縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）（ｒ）を第２絶縁膜構造体１５０の高さ（ｈ）と光電変換素子１３０の幅（ｗ）と定義して（すなわち、ｒ＝ｈ／ｗ）．ＲＩ（ｒｅｌａｔｉｖｅ ｉｎｔｅｎｓｉｔｙ）値をセンサアレイ領域（ＩＩ）の中間領域の単位ピクセルの感度と、最外殻領域の単位ピクセルの感度比で定義する時、本発明による一実施形態とは異なり、異方性エッチングを用いて不必要な層間絶縁膜１５０ｄ、１５０ｅ、１５０ｆを除去すれば、高さ（ｈ）の偏差が大きくなるため、光電変換素子１３０に入射される光の量が変わり、ＲＩ値が減るようになる。また、異方性エッチング時に利用されるプラズマによってイメージセンサが損傷されて暗電流が増加する。例えば、プラズマによって、伝送素子１５のゲートに陽電荷が充電されて伝送素子１５のチャネル領域に陰電荷が集まることができるからである。ところで、本発明による一実施形態のように、センサアレイ領域（ＩＩ）の不必要な層間絶縁膜を等方性エッチングを用いて除去すれば、プラズマによる損傷も減り、高さ（ｈ）の偏差も大きく減らすことができる。ＲＩ値が増加する。したがって、イメージセンサの光学特性を改善させることができる。
図６Ｄを参照すると、異方性エッチングを用いて第２絶縁膜構造体１５０の等方性エッチング停止膜２００を除去する。
このようにする理由は、センサアレイ領域（ＩＩ）に入射する光の量を増加させ、イメージセンサの感度を増加させるためである。すなわち、等方性エッチング停止膜２００は前述したように、窒化膜（例えば、ＰＳｉＮ）を用いることができる。このような窒化膜は不透明であるため、センサアレイ領域（ＩＩ）に入射する光を反射したり吸収したりする。等方性エッチング停止膜２００がセンサアレイ領域（ＩＩ）上に位置していれば、センサアレイ領域（ＩＩ）に入射する光の量は減る。したがって、第２絶縁膜構造体１５０の等方性エッチング停止膜２００を除去することが好ましい。
図２を参照すると、第２絶縁膜構造体１５０の第２上部面上にカラーフィルタ１８０、平坦化膜１８５、マイクロレンズ１９０などを順次に形成する。平坦化膜１８５は第１絶縁膜構造体１４０の第１上部面まで延長され形成される。
以下では、図７Ａから図７Ｅ、図８Ａおよび図８Ｂを参照してビア１４１の例示的な形成方法について説明する。図７Ａから図７Ｅは、ＡｒＦ用フォトレジスト膜（すなわち、ＡｒＦ露光源を用いてフォト工程を行う）を用いる場合の例であり、図８Ａおよび図８Ｂは、ＫｒＦ用フォトレジスト膜（すなわち、ＫｒＦ露光源を用いてフォト工程を行う）を用いる場合の例を図示するものである。ＡｒＦ露光源は、ＫｒＦ露光源より分解能（ｒｅｓｏｌｕｔｉｏｎ）が優秀であるため、ＡｒＦ用フォトレジスト膜の厚さはＫｒＦ用フォトレジスト膜の厚さより薄い。したがって、ビアホールを形成するために、ＡｒＦ露光源を用いる場合には（ＡｒＦ用フォトレジスト膜が薄いため）ハードマスク膜を用いて、ＫｒＦ露光源を用いる場合には（ＫｒＦ用フォトレジスト膜が充分に厚いため）ハードマスク膜を用いないこともある。
先ず、図７Ａから図７Ｅを参照してＡｒＦ用フォトレジスト膜を用いる場合を説明する。
図７Ａを参照すると、第２層の配線Ｍ２ａ上に順次に下部層間絶縁膜１４０ｃ、等方性エッチング停止膜２００，上部層間絶縁膜１４０ｄ、第１ハードマスク膜１４３、第２ハードマスク膜１４４、反射防止膜１４５、ＡｒＦ用フォトレジスト膜１４６を形成する。
第１ハードマスク膜１４３は窒化膜（例えば、ＰＳｉＮ）であり、第２ハードマスク膜１４４はＡＣＬ（Ａｍｏｒｐｈｏｕｓ Ｃａｒｂｏｎ Ｌａｙｅｒ）であり、反射防止膜１４５は酸窒化膜（例えば、ＳｉＯＮ）である。ここで、ＡｒＦ用フォトレジスト膜１４６の厚さは約２０００Åである。ここで、第２ハードマスク膜１４４としてポリマー系列のＡＣＬを用いた理由は、エシン（ａｓｈｉｎｇ）工程によりＡｒＦ用フォトレジスト膜１４６を除去する時、ＡｒＦ用フォトレジスト膜１４６と第２ハードマスク膜１４４を同時に除去するためである。
図７Ｂを参照すると、ＡｒＦ用フォトレジスト膜１４６を用いて反射防止膜１４５をパターニングする。
図７Ｃを参照すると、第２ハードマスク膜１４４をパターニングする。
図７Ｄを参照すると、第１ハードマスク膜１４３、上部層間絶縁膜１４０ｄ、等方性エッチング停止膜２００までエッチングする。
図７Ｅを参照すると、エシン工程を利用してＡｒＦ用フォトレジスト膜１４６、反射防止膜１４５、第２ハードマスク膜１４４を除去する。
続いて、残された第１ハードマスク膜１４３を用いて第２層の配線Ｍ２ａが露出するようにエッチングしてビアホール１４１ａを完成する。
ビアホール１４１ａ内にタングステンなどの導電性物質を詰め込んでビアを形成する。
図８Ａおよび図８Ｂを参照してＫｒＦ用フォトレジスト膜を用いる場合を説明する。
図８Ａを参照すると、第２層の配線Ｍ２ａ上に順次に下部層間絶縁膜１４０ｃ、等方性エッチング停止膜２００、上部層間絶縁膜１４０ｄ、ハードマスク膜１４８、ＫｒＦ用フォトレジスト膜１４９を形成する。ハードマスク膜１４８は窒化膜（例えば、ＰＳｉＮ）である。デザインに応じて、ハードマスク膜１４８は使わないこともある。ＫｒＦ用フォトレジスト膜１４９は約５０００Åの厚さである。
図８Ｂを参照すると、ＫｒＦ用フォトレジスト膜１４９を用いてハードマスク膜１４８、上部層間絶縁膜１４０ｄ、等方性エッチング停止膜２００、下部層間絶縁膜１４０ｃをパターニングしてビアホール１４１ａを形成する。
図９Ａおよび図９Ｂは、本発明の他の実施形態によるイメージセンサの製造方法を説明するための中間段階の断面図である。本発明の他の実施形態が一実施形態と異なる点は、等方性エッチング停止膜２１０は第３層の配線Ｍ３ａと接触して形成されることである。さらに具体的には、等方性エッチング停止膜２００は層間絶縁膜１４０ｃの上面、第３層の配線Ｍ３ａの側面に形成される。したがって、以下では図９Ａおよび図９Ｂを参照し、等方性エッチング停止膜２００を形成する例示的方法を説明する。
図９Ａを参照すると、第３層の配線Ｍ３ａが形成されている層間絶縁膜１４０ｃ上に、等方性エッチング停止膜２１０ａをコンフォーマルに形成する。すなわち、等方性エッチング停止膜２１０ａは層間絶縁膜１４０ｃの上面、第３層の配線Ｍ３ａの上面および側面に形成される。
続いて、等方性エッチング停止膜２１０ａ上にフォトレジスト１５９を形成する。フォトレジスト１５９は隣接する第３層の配線Ｍ３ａの間の空間を満たす。
図９Ｂを参照すると、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程、またはエッチバック（ｅｔｃｈｂａｃｋ）工程を用いて第３層の配線Ｍ３ａ上面に形成されている等方性エッチング停止膜２００を除去する。したがって、等方性エッチング停止膜２００は層間絶縁膜１４０ｃの上面、第３層の配線Ｍ３ａの側面および上面に形成される。
続いて、残っているフォトレジスト１５９を除去する。
次に、第３層の配線Ｍ３ａ、等方性エッチング停止膜２００上に層間絶縁膜１４０ｆを形成する。以後の工程は本発明による一実施形態と同一であるため説明を省略する。
このように、第３層の配線Ｍ３ａ上面に形成されている等方性エッチング停止膜２００を除去した後、層間絶縁膜１４０ｆを形成する理由は、第３層の配線Ｍ３ａ上にビアを容易に形成するためである。すなわち、第３層の配線Ｍ３ａ上面に等方性エッチング停止膜２００を除去せず、層間絶縁膜を形成すれば、第３層の配線Ｍ３ａ上にビアホールを形成する工程が複雑になる。
本発明に関するより詳細な内容は、次の具体的な実験例を参照して説明し、ここに記載されない内容は、本発明の技術分野の当業者ならば充分に技術的に類推できるものであるため説明を省略する。
＜実験例１＞
比較実験例１は、図６Ａのように中間段階の構造体を形成した後、センサアレイ領域上の不必要な層間絶縁膜（すなわち、図６Ａの１５０ｄ、１５０ｅ、１５０ｆ）を異方性エッチングだけを用いて除去した後、センサアレイ領域上に形成されている絶縁膜構造体の高さを測定した。
比較実験例１は、図６Ａのように中間段階の構造体を形成した後、センサアレイ領域上の不必要な層間絶縁膜（すなわち、図６Ａの１５０ｄ、１５０ｅ、１５０ｆ）を異方性エッチングだけを用いて除去した後、センサアレイ領域上に形成されている絶縁膜構造体の高さを測定した。
実験例１、２は、図６Ａのように中間段階の構造体を形成した後、センサアレイ領域上の不必要な層間絶縁膜（すなわち、図６Ａの１５０ｄ、１５０ｅ、１５０ｆ）の少なくとも一部を等方性エッチングを用いて除去した後、センサアレイ領域上に形成されている絶縁膜構造体の高さを測定した。不必要な層間絶縁膜を異方性エッチング（図６Ｂ参照）、等方性エッチング（図６Ｃ参照）、異方性エッチング（図６Ｄ参照）順にエッチングした。
その結果が表１および図１０に図示されている。表１は、比較実験例１、実験例１、２の平均、中央値（ｍｅｄｉａｎ）、最大値、最小値、標準偏差（ｓｔａｎｄａｒｄ ｄｅｖｉａｔｉｏｎ）、範囲（ｒａｎｇｅ）などを示すものである。図１０は、ボックスプロット（ｂｏｘ ｐｌｏｔ）であってボックスの真ん中のラインが中央値を示す。
表１および図１０を参照すると、平均を比較する時、実験例１の平均は比較実験例１の平均より１０６２Å小さく、実験例２の平均は比較実験例１の平均より８２４Å小さい。
実験例１の標準偏差は、比較実験例１の標準偏差に比べて約４０．７％改善の効果があった（∵１−４９０／８２６＝０．４０７）。実験例２の標準偏差は、比較実験例１の標準偏差に比べて約４１．４％改善の効果があった（∵１４８４／８２６＝０．４１４）。
範囲は最大値から最小値を減じた値である。実験例１の範囲は、比較実験例１の範囲に比べて約４６％改善の効果があった（∵１−２０１１／３７２４＝０．４６０）。実験例２の範囲は、比較実験例１の範囲に比べて、約４６．６％改善の効果があった（∵１−１９８８／３７２４＝０．４６６）。
＜実験例２＞
比較実験例２は、図６Ａのように中間段階の構造体を形成した後、センサアレイ領域上の不必要な層間絶縁膜（すなわち、図６Ａの１５０ｄ、１５０ｅ、１５０ｆ）を異方性エッチングだけを用いて除去した。
比較実験例２は、図６Ａのように中間段階の構造体を形成した後、センサアレイ領域上の不必要な層間絶縁膜（すなわち、図６Ａの１５０ｄ、１５０ｅ、１５０ｆ）を異方性エッチングだけを用いて除去した。
実験例３は、図６Ａのように中間段階の構造体を形成した後、センサアレイ領域上の不必要な層間絶縁膜（すなわち、図６Ａの１５０ｄ、１５０ｅ、１５０ｆ）の少なくとも一部を等方性エッチングを用いて除去した。すなわち、不必要な層間絶縁膜を異方性エッチング（図６Ｂ参照）、等方性エッチング（図６Ｃ参照）、異方性エッチング（図６Ｄ参照）順にエッチングした。
その後、比較実験例２のレッド光を受ける単位ピクセルの感度を測定して、実験例３のレッド光を受ける単位ピクセルの感度を測定した。
その結果が表２および図１１に図示されている。図１１のｘ軸は感度（ｍＶ／Ｌｓ）を示し、ｙ軸は累積率（％）を示す。
図２および図１１を参照すると、実験例３の平均は、比較実験例２の平均に比べて約４．４％改善の効果があった（∵４８３．３／４６３．３＝１．０４４）。
実験例３の標準偏差は、比較実験例２の標準偏差に比べて約３３．６％改善の効果があった（∵１−７．０７／１０．６５＝０．３３６）。
以上添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施され得ることを理解することができる。したがって、上記実施形態はすべての面で例示的なものであり、限定的なものではないものと理解しなければならない。
１４０ 第１絶縁膜構造体、
１５０ 第２絶縁膜構造体、
１６０ パッシベーション膜、
１７０ 連結面、
１７０ａ 第１部分、
１７０ｂ 第２部分、
１７０ｃ 第３部分、
１８０ カラーフィルタ、
１８５ 平坦化膜、
１９０ マイクロレンズ、
２００ 等方性エッチング停止膜。
１４０ 第１絶縁膜構造体、
１５０ 第２絶縁膜構造体、
１６０ パッシベーション膜、
１７０ 連結面、
１７０ａ 第１部分、
１７０ｂ 第２部分、
１７０ｃ 第３部分、
１８０ カラーフィルタ、
１８５ 平坦化膜、
１９０ マイクロレンズ、
２００ 等方性エッチング停止膜。
Claims (6)
- センサアレイ領域と周辺回路領域が定義された基板と、
前記周辺回路領域に形成され、第１多層配線を含む第１絶縁膜構造体と、
前記センサアレイ領域に形成され、第２多層配線を含む第２絶縁膜構造体と、を含み、
（ａ）前記センサアレイ領域および前記周辺回路領域において、前記センサアレイ領域における前記第２多層配線の最上層配線層となる配線層Ｍ２ｂより高い位置に、層間絶縁膜１５０ｃ、１４０ｃを形成する工程、
（ｂ）前記周辺回路領域において、前記層間絶縁膜１４０ｃの上面に配線Ｍ３ａを形成する工程、
（ｃ）前記センサアレイ領域および前記周辺回路領域における、前記層間絶縁膜１５０ｃ、１４０ｃの上面、前記配線Ｍ３ａの上面および側面に、等方性エッチング停止膜２１０を形成する工程、
（ｄ）前記配線Ｍ３ａの上面に形成されている前記等方性エッチング停止膜２１０を除去する工程、
（ｅ）前記センサアレイ領域および前記周辺回路領域における、前記等方性エッチング停止膜２１０上および前記配線Ｍ３ａ上に、層間絶縁膜１５０ｅ、１４０ｅを形成する工程、
（ｆ）前記センサアレイ領域において、前記層間絶縁膜１５０ｅを、等方性エッチングを用いて除去する工程、
（ｇ）前記センサアレイ領域において、前記等方性エッチング停止膜２１０を除去する工程、を順次に行うことにより、
前記第１絶縁膜構造体は前記層間絶縁膜１４０ｃの上面、前記配線Ｍ３ａの側面に形成される前記等方性エッチング停止膜２１０を含み、前記第２絶縁膜構造体は前記等方性エッチング停止膜２１０を含まないことを特徴とするイメージセンサ。 - 前記等方性エッチング停止膜は、前記第２多層配線の最上層配線より高いことを特徴とする請求項１に記載のイメージセンサ。
- 前記第１絶縁膜構造体の層間絶縁膜１４０ｆの上部面は、前記第２絶縁膜構造体の層間絶縁膜１５０ｃの上部面より高く、前記層間絶縁膜１４０ｆの上部面と前記層間絶縁膜１５０ｃの上部面との間を連結する連結面の少なくとも一部は等方性エッチングプロファイルを有することを特徴とする請求項１または２に記載のイメージセンサ。
- 前記センサアレイ領域内に形成された多数の光電変換素子と、
前記第２絶縁膜構造体上に、前記多数の光電変換素子に対応される領域に各々形成されたカラーフィルタおよびマイクロレンズをさらに含むことを特徴とする請求項１から３のいずれかに記載のイメージセンサ。 - 前記第１および第２多層配線は、アルミニウムからなることを特徴とする請求項１から４のいずれかに記載のイメージセンサ。
- 前記等方性エッチング停止膜は、窒化膜であることを特徴とする請求項１から５のいずれかに記載のイメージセンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080014038A KR101463609B1 (ko) | 2008-02-15 | 2008-02-15 | 이미지 센서 및 그 제조 방법 |
| KR10-2008-0014038 | 2008-02-15 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009194387A JP2009194387A (ja) | 2009-08-27 |
| JP2009194387A5 JP2009194387A5 (ja) | 2012-02-02 |
| JP5714804B2 true JP5714804B2 (ja) | 2015-05-07 |
Family
ID=40954316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009030236A Expired - Fee Related JP5714804B2 (ja) | 2008-02-15 | 2009-02-12 | イメージセンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8154097B2 (ja) |
| JP (1) | JP5714804B2 (ja) |
| KR (1) | KR101463609B1 (ja) |
| CN (1) | CN101510553B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5347999B2 (ja) * | 2009-03-12 | 2013-11-20 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
| KR20100108109A (ko) * | 2009-03-27 | 2010-10-06 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR101647779B1 (ko) * | 2009-09-09 | 2016-08-11 | 삼성전자 주식회사 | 이미지 센서, 그 제조 방법, 및 상기 이미지 센서를 포함하는 장치 |
| KR101621241B1 (ko) * | 2009-10-07 | 2016-05-16 | 삼성전자 주식회사 | 이미지 센서 및 그 제조 방법 |
| US8791404B2 (en) * | 2011-01-26 | 2014-07-29 | Maxim Integrated Products, Inc. | Light sensor having a transparent substrate, a contiguous IR suppression filter and through-substrate vias |
| JP2013084744A (ja) * | 2011-10-07 | 2013-05-09 | Sony Corp | 固体撮像素子および電子機器 |
| US8816462B2 (en) * | 2012-10-25 | 2014-08-26 | Omnivision Technologies, Inc. | Negatively charged layer to reduce image memory effect |
| TWI734709B (zh) | 2015-10-21 | 2021-08-01 | 新加坡商海特根微光學公司 | 解調變像素裝置、像素裝置陣列及包含其之光電裝置 |
| JP6947160B2 (ja) * | 2016-02-29 | 2021-10-13 | ソニーグループ株式会社 | 固体撮像素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150846A (ja) * | 1998-11-12 | 2000-05-30 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| KR100653691B1 (ko) * | 2004-07-16 | 2006-12-04 | 삼성전자주식회사 | 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들 |
| KR100717277B1 (ko) | 2005-03-07 | 2007-05-15 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| KR100687102B1 (ko) * | 2005-03-30 | 2007-02-26 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법. |
| KR100672690B1 (ko) | 2005-08-03 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100660329B1 (ko) | 2005-12-28 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100731128B1 (ko) | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
-
2008
- 2008-02-15 KR KR1020080014038A patent/KR101463609B1/ko not_active IP Right Cessation
- 2008-11-07 US US12/266,856 patent/US8154097B2/en not_active Expired - Fee Related
-
2009
- 2009-02-12 JP JP2009030236A patent/JP5714804B2/ja not_active Expired - Fee Related
- 2009-02-16 CN CN2009100063692A patent/CN101510553B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101510553B (zh) | 2013-02-13 |
| US8154097B2 (en) | 2012-04-10 |
| CN101510553A (zh) | 2009-08-19 |
| JP2009194387A (ja) | 2009-08-27 |
| KR20090088635A (ko) | 2009-08-20 |
| KR101463609B1 (ko) | 2014-11-21 |
| US20090206432A1 (en) | 2009-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5714804B2 (ja) | イメージセンサ | |
| KR101861964B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기 | |
| US7598552B2 (en) | Image sensor having improved sensitivity and method of manufacturing the same | |
| JP5640630B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| US8183603B2 (en) | Solid-state imaging device for inhibiting dark current | |
| US8427563B2 (en) | Image sensor with multiple types of color filters | |
| US8426938B2 (en) | Image sensor and method of fabricating the same | |
| US20090140365A1 (en) | Image sensor with back-side illuminated photoelectric converters | |
| US11251229B2 (en) | Method of manufacturing an image sensor having an etch stop layer on an insulation layer | |
| KR101503683B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR102704191B1 (ko) | 이미지 센서 | |
| US20100224951A1 (en) | Solid-state imaging device, method for producing the same, and electronic apparatus | |
| TWI556423B (zh) | 影像感測裝置及半導體結構 | |
| US9219094B2 (en) | Backside illuminated image sensor | |
| KR102498503B1 (ko) | 이미지 센서 | |
| US20090194835A1 (en) | Image sensor | |
| KR20130120199A (ko) | 반도체 장치의 제조 방법 | |
| JP2009260089A (ja) | 固体撮像装置の製造方法および電子情報機器 | |
| KR20060108160A (ko) | 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140205 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140212 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5714804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |