JP2009010261A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2009010261A
JP2009010261A JP2007171915A JP2007171915A JP2009010261A JP 2009010261 A JP2009010261 A JP 2009010261A JP 2007171915 A JP2007171915 A JP 2007171915A JP 2007171915 A JP2007171915 A JP 2007171915A JP 2009010261 A JP2009010261 A JP 2009010261A
Authority
JP
Japan
Prior art keywords
filter
substrate
semiconductor
cap substrate
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007171915A
Other languages
English (en)
Inventor
Yuuki Sudo
勇気 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007171915A priority Critical patent/JP2009010261A/ja
Priority to CN200880022659A priority patent/CN101689533A/zh
Priority to EP08790715A priority patent/EP2164098A4/en
Priority to PCT/JP2008/061773 priority patent/WO2009005017A1/ja
Priority to KR1020097027099A priority patent/KR20100025538A/ko
Priority to TW097124527A priority patent/TW200913239A/zh
Publication of JP2009010261A publication Critical patent/JP2009010261A/ja
Priority to US12/648,172 priority patent/US8330268B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】ダイシング工程でのチッピングによるフィルタの剥離を抑制することができる半導体パッケージおよびその製造方法を提供する。
【解決手段】半導体デバイスを一面に配した半導体基板、前記半導体基板の一面から間隙を介して、前記半導体基板に対向して配置されたキャップ基板、及び、前記キャップ基板にあって、前記半導体基板に対向する面に突設され、前記キャップ基板と前記半導体基板とを接着するスペーサー、から少なくともなる半導体パッケージであって、前記キャップ基板に配されるフィルタを備え、前記フィルタが前記半導体デバイスと重なる位置にあり、かつ前記スペーサーとは重ならない半導体パッケージを提供する。
【選択図】図１

Description

本発明は半導体パッケージおよびその製造方法に係り、より詳しくは、半導体パッケージに配されたフィルタの剥離対策に関する。
昨今の携帯電話や携帯情報端末、デジタルカメラなどのモバイル電子機器は、その携帯性や軽量化が大きな市場ニーズとなっている。そのため、搭載される半導体ＩＣなどの各チップは更なる小型・薄型化が必須であり、安定した製造工程が求められる。
これらモバイル電子機器に搭載されているＣＣＤ、ＣＭＯＳなどに代表されるような光学系半導体デバイスには、赤外カットフィルタなどの光学フィルタが用いられている。これら光学フィルタを光学系半導体のウエハレベルパッケージに適用するとき、ガラス基板に光学フィルタを成膜してパッケージ加工することがある。
従来のガラス基板にフィルタを成膜する手順としては、パッケージ加工終了後に、ガラス基板にフィルタを成膜する方法や、最初にガラス基板にフィルタを成膜してパッケージ加工する方法とがある。フィルタを保護するためにパッケージ内部にフィルタを形成する場合、後者の方法が採用される。また、前者では一つ一つのパッケージにフィルタを形成する作業となるが、後者ではウエハレベルで一度にフィルタを形成できるという利点がある。
図１３は、フィルタをパッケージ内部に形成する従来の半導体パッケージの製造工程断面図である。この半導体パッケージ４０の製造工程は、図１３（a）で示すように、フィルタ４６がキャップ基板４４の一方の面４４ａ全面に配される。次に、スペーサー４５を介してフィルタ４６と半導体基板４２とが接合される。次に、図１３（ｂ）で示すように、図中Lの破線で示す部位で半導体ウエハをダイシングする。このダイシングによるチッピングで、図１３（ｄ）に示すようにフィルタ４６の剥離６０が生じる虞がある。このフィルタ４６の剥離６０は信頼性試験等により拡大し、半導体パッケージ４０を故障させる原因となる場合があった。また、スペーサー４５がフィルタ４６に直接接着されているので、フィルタ４６とキャップ基板４４との密着性が弱いと、スペーサー４５の膨張収縮による応力でフィルタ４６が剥離する虞がある。
本発明は上記事情に鑑みてなされたもので、ダイシング工程でのチッピングによるフィルタの剥離を抑制することができる半導体パッケージを提供することを第一の目的とする。また、本発明は、ダイシング処理において、フィルタの剥離を抑制できる半導体パッケージの製造方法を提供することを第二の目的とする。
本発明の請求項１に係る半導体パッケージは、半導体デバイスを一面に配した半導体基板、前記半導体基板の一面から間隙を介して、前記半導体基板に対向して配置された一面を有し、該一面が全域において平坦部、又は平坦部と共に局所的な凸部を備えてなるキャップ基板、及び、前記キャップ基板にあって、前記半導体基板に対向する一面の平坦部あるいは凸部において突設され、前記キャップ基板と前記半導体基板とを接着するスペーサー、から少なくともなる半導体パッケージであって、前記キャップ基板に配されるフィルタを備え、前記フィルタが前記半導体デバイスと重なる位置にあり、かつ前記スペーサーとは重ならないことを特徴とする。
本発明の請求項２に係る半導体パッケージは、請求項１において、前記フィルタは、前記半導体基板、前記フィルタ、前記キャップ基板の順に重ねて配されることを特徴とする。
本発明の請求項３に係る半導体パッケージは、請求項１において、前記フィルタは、前記半導体基板、前記キャップ基板、前記フィルタの順に重ねて配されることを特徴とする。
本発明の請求項４に係る半導体パッケージは、請求項1において、前記フィルタは第一フィルタと第二フィルタからなり、前記半導体基板、前記第一フィルタ、前記キャップ基板、前記第二フィルタ、の順に重ねて配されることを特徴とする。
本発明の請求項５に関する半導体パッケージは、前記半導体基板の一面側にあって、前記半導体デバイスと電気的に接してなる電極、前記半導体基板の他面側から前記電極に向けて設けられた貫通電極、及び前記貫通電極と電気的に接してなるはんだバンプ、を少なくとも備えたことを特徴とする。
本発明の請求項6に関する半導体パッケージ製造方法は、半導体デバイスを一面に配した半導体基板、前記半導体基板の一面から間隙を介して、前記半導体基板に対向して配置された一面を有し、該一面が全域において平坦部、又は平坦部と共に局所的な凸部を備えてなるキャップ基板、及び、前記キャップ基板にあって、前記半導体基板に対向する一面の平坦部あるいは凸部において突設され、前記キャップ基板と前記半導体基板とを接着するスペーサー、から少なくともなり、前記キャップ基板に配されるフィルタを備え、前記フィルタが前記半導体デバイスと重なる位置にあり、かつ前記スペーサーとは重ならない半導体パッケージの製造方法であって、前記キャップ基板に前記フィルタを形成する第一工程、前記半導体デバイスが複数、互いに離間部を挟むように、一面に配されてなる前記半導体基板と、前記フィルタを配した前記キャップ基板とを、前記離間部においてスペーサーを介して接着する第二工程、並びに、前記キャップ基板、前記半導体デバイス、及び前記スペーサーからなる構造体を、前記スペーサーがある領域において、前記半導体基板と前記キャップ基板の重なり方向に分断する第三工程、とを少なくとも順に備えることを特徴とする。
本発明の請求項7に関する半導体パッケージ製造方法は、前記第二工程の後に、前記半導体基板の他面側から、前記半導体デバイスに向かって電気的に接続される貫通電極を形成する工程、及び、前記貫通電極と電気的に接続されるはんだバンプを形成する工程、を順に備えることを特徴とする請求項６記載の半導体パッケージの製造方法。
本発明に係る半導体パッケージにおいて、半導体デバイスを一面に配した半導体基板の一面から、間隙を介して、キャップ基板が対向して配置している。スペーサーが、このキャップ基板にあって、半導体基板に対向する面に突設され、半導体基板とキャップ基板とを接着している。また、フィルタは半導体デバイスと重なるようにキャップ基板に配し、スペーサーとは重ならない位置にある。
この構成により、半導体パッケージの分断部位はスペーサーを両断する位置にあるので、フィルタを分断することがなく、チッピングによるフィルタの剥離を防ぐことが可能となる。
また、本発明の半導体パッケージの製造方法において、キャップ基板の一面に半導体デバイスと重なるようにフィルタを形成した後、スペーサーがフィルタと重ならない位置で、複数の半導体デバイスを離間部を設けて配した半導体基板と、キャップ基板とを対向させて接着する。その後、半導体基板、キャップ基板、及びスペーサーとが接着してなる構造体を、スペーサーを両断する部位で分断する。この製造過程において、フィルタは半導体パッケージの分断箇所に配されていないので、分断する工程において、チッピングによってフィルタがキャップ基板から剥離することを防ぐことができる。
以下、本発明を、図面を参照して説明する。
本発明は、これら実施例によって限定されるものではない。
第１実施形態
図１は、本発明に係る半導体パッケージの第１実施形態を示す断面図である。
半導体パッケージ１０ａは、半導体デバイス１１が、半導体基板１２の一面１２ａに配している。この半導体基板１２から間隙１３を介して、キャップ基板１４が対向して配置している。また、スペーサー１５が半導体基板１２に対向する面１４ａに突設され、半導体基板１２とキャップ基板１４とを接着している。更に、半導体デバイス１１と重なり、かつ、スペーサー１５とは重ならないように、キャップ基板１４の一面１４ａにフィルタ１６が配されている。
半導体デバイス１１に関しては、ＣＣＤやＣＭＯＳ等のイメージセンサが好ましい。また、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）デバイスなども用いることができ、その一例として、マイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー等が挙げられる。
半導体基板１２に関しては、材料として、例えば、ガリウム砒素、ガラス、セラミック、ゲルマニウム、シリコン等が用いられる。また、半導体基板１２の一面１２ａには、半導体デバイス１１と電気的に接してなる電極１７を配していることが好ましい。この電極１７に関しては、半導体デバイス１１と電気的に接していれば、特に限定されるものではないが、その配置部位は半導体基板の一面１２ａ上が好ましい。電極１７の材質に関しては、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が用いられる。これは、Ｉ／Ｏパッドとして用いられる。
間隙１３に関しては、特に限定されるものではなく、半導体デバイス１１から要求される仕様などの条件に応じて自由に選択可能であるが、例えば数μｍ〜数百μｍの範囲であれば、半導体デバイス１１の周囲に十分なキャビティを確保することができるとともに、半導体パッケージ１０の寸法を抑制することができる。
例えば、半導体デバイス１１がＣＣＤやＣＭＯＳ等のイメージセンサである場合には、半導体基板１２とキャップ基板１４との距離が近すぎると、キャップ基板１４に付着したパーティクル等の影響を受けやすくなる場合があり、このような場合には、スペーサー１５によって半導体基板１２とキャップ基板１４との間に確保された間隙１３の役割を最大限に生かすことができる。
キャップ基板１４に関しては、半導体デバイス１１の上方に間隔１３を介して配置され、半導体デバイス１１を保護する等の役割を有する。キャップ基板１４の材料としては、樹脂やガラス、金属等からなる板材を用いることができ、ＣＣＤやＣＭＯＳ等の光学系半導体デバイスに適用する場合には、光透過性を有するガラス等の材料を用いるのが好ましい。また、半導体基板１２と、平行して対向させるのが好ましい。
スペーサー１５は、半導体基板１２とキャップ基板１４との間隙１３を確保するため、キャップ基板１４を半導体基板１２と接合したときに、半導体デバイス１１の周囲を切れ目無く囲い、かつ、半導体デバイス１１の上を覆わないような所定位置に設けられる。これにより、半導体デバイス１１の周囲の空間１３が半導体基板１２とキャップ基板１４とスペーサー１５とにより気密に封止される。スペーサー１５に用いられる材料に関しては、例えば、感光性もしくは非感光性の樹脂（ＵＶ硬化型樹脂、可視光硬化型樹脂、赤外光硬化型樹脂、熱硬化型樹脂等）からなるワニスやペースト、ドライフィルム等が挙げられる。
スペーサー１５を構成するのに適した材料としては、半導体パッケージの使用環境に応じて適宜選択すればよいが、とりわけ、ポリイミドやフェノール系樹脂など、耐薬品性及び耐熱性に優れる樹脂が好適である。ポリイミド樹脂の場合、層を形成した後に焼成を行うことにより、架橋反応を引き起こして耐薬品性及び耐熱性を向上することが可能である。
スペーサー１５を構成する材料が感光性を有する場合、前記感光性材料としては、エポキシアクリレート等の感光性樹脂や、感光性ガラスペーストなどが挙げられる。
ポリイミド樹脂やガラスペーストを焼成する場合、スペーサー１５をキャップ基板１４側に形成して、キャップ基板１４を半導体基板１２と接合する前にスペーサー１５の焼成を行うことにより、焼成の熱による半導体デバイス１１のダメージを回避することができる。
また、スペーサーをＳｎやＡｕなどの金属接合や、ガラス、Ｓｉ等にすることで、半導体パッケージを気密封止することができる。これにより、間隙１３内の結露を防止することができる。
フィルタ１６に関しては、使用するフィルタ１６の種類が限定されるものではなく、ノッチフィルタやＮＤフィルタ、バンドパスフィルタ等、半導体デバイス１１の用途により、自由に選択可能である。ＣＣＤやＣＭＯＳを半導体デバイスとして用いる場合、赤、緑、青で構成された原色フィルタや、シアン、マゼンダ、イエロー、グリーンから構成される補色フィルタ、ＩＲカットフィルタなどを用いるのが好ましい。
本発明において、フィルタ１６は、半導体デバイス１１に重なる位置で、キャップ基板１４の一面１４ａ側に配されている。このフィルタ１６は、キャップ基板１４の一面１４ａに直接配されても良いし、キャップ基板１４の一面１４ａに設置されたものを介して配されても良い。また、このフィルタ１６が配されている位置は、ダイシング部位とは重ならず、かつスペーサー１５とも直接重ならない位置でもあるので、ダイシングした際のチッピングによるフィルタ１６の剥離を抑制することができる。また、フィルタ１６にスペーサー１５が接着されていないので、スペーサー１５の膨張収縮によるフィルタ１６の剥離を防ぐことができる。更に、フィルタ１６は、キャップ基板１４の全面に配しているのではないので、フィルタ１６の応力によるキャップ基板１４の反りを緩和することができる。
第２実施形態
図３で示すように、本発明において、フィルタ２６は、キャップ基板２４の他面２４ｂ側に配することもできる。この場合においても、フィルタ２６はキャップ基板２４の他面２４ｂに直接配されても良いし、このキャップ基板２４の他面２４ｂに配されたものを介して、フィルタ２６が設置されても良い。また、このフィルタ２６が配されている位置は、ダイシング部位とは重ならないので、ダイシング時におけるチッピングに囚われることは無くなる。更に、スペーサー２５とも接触していないので、従来みられた、スペーサー２５の膨張収縮の応力によるフィルタ２６の剥離を回避することができる。このフィルタ２６は半導体パッケージ２０の外周部に設けてあるので、半導体デバイス２１に入射する不要な光線を半導体パッケージ２０に入射する前に遮光することができる。
第３実施形態
図５で示すように、本発明において、フィルタ３６はキャップ基板の一面３４ａ及び他面３４ｂの両方の側に配することもできる。つまり、半導体基板３２、第一フィルタ３６ａ、キャップ基板３４、第二フィルタ３６ｂの順に重ねて配されている。この第一フィルタ３６ａ及び第二フィルタ３６ｂの配置に関しては、直接キャップ基板３４に配されても良いし、キャップ基板３４に配されたものを介して、間接的に配されても良い。どちらの場合においても、前記２つの実施例と同様に、第一フィルタ３６ａ及び第二フィルタ３６ｂはスペーサー３５と重ならない位置に配してあるので、ダイシング時のチッピングによる、フィルタの剥離を防ぐことができる。また、上記実施例と同様に、スペーサー３５が直接両フィルタ３６ａ、３６ｂに接着していないので、スペーサー３５の膨張収縮による応力で、これらフィルタ３６が剥離することも防ぐことができる。更に、キャップ基板３４の両面にフィルタ３６を配した場合、キャップ基板３４の両面にフィルタ３６の応力が加わるので、キャップ基板３４の反りを緩和することができる。光学系半導体デバイスの場合、この第一フィルタ３６aと第二フィルタ３６ｂの組み合わせを変えることで、例えば、ＮＤフィルタとバンドパスフィルタの組み合わせを変えるなど、様々な状況に応じた光学系半導体パッケージ３０を作製することができる。
本発明の半導体パッケージにおいて、第１実施形態の応用例１として図２（ａ）に示すとおり、キャップ基板１４に凸部１４ｐを備えたものがある。スペーサー１５が樹脂より成る場合、樹脂は透湿係数が高いため、樹脂の封止厚が厚いと間隙１３内が結露する虞があった。また、半導体基板１２からキャップ基板１４までの距離が短いと撮像特性等の光学的な問題が生じる。この両方を改善するためにも、キャップ基板１４に凸部１４ｐを備えることで、透湿係数の高い樹脂層の薄肉化が図れ、結露を抑制するとともに、キャップ基板１４の凸部１４ｐを制御することで、半導体基板１２からキャップ基板１４までの距離を調節することが可能となる。このとき、半導体基板１２とキャップ基板１４の凸部１４ｐとを接合するスペーサー１５の高さは、０．５〜３μｍとするのが好ましい。また、半導体基板１２からキャップ基板１４までの距離は１０〜１００μｍとするのが好ましい。
本発明の第２実施形態の応用例２として、図４（ａ）に示すように、キャップ基板２４に凸部２４ｐを設けたものがある。この構成により、応用例１と同様な効果が得られる。
本発明の第３実施形態の応用例３として、図６（ａ）に示すように、キャップ基板３４に凸部３４ｐを設けたものがある。この構成により、応用例１及び応用例２と同様な効果を得ることができる。
また、本発明の半導体パッケージにおいて、図１（ｂ）に示すように、貫通電極１８とはんだバンプ１９を設けることもできる。半導体基板１２の他面１２ｂ側から電極１７に向けて貫通電極１８を設け、この貫通電極１８と電気的に接してなるはんだバンプ１９を備えている。また、同様に第２実施形態と第３実施形態にも、それぞれ図３（ｂ）及び図５（ｂ）に示すように、貫通電極２８、３８とはんだバンプ２９、３９を形成することができる。
貫通電極１８に関しては、電極１７が貫通電極１８を介して外部と導通できる導電路を形成する。貫通電極１８の形状は、特に限定されるものではないが、半導体デバイス１１に対して直角方向に設置するのが好ましい。また、材質としては、スズや銅などの金属を用いることが好ましい。この貫通電極１８に接するように裏面配線層を半導体基板１２の他面１２ｂに形成することも可能である。
はんだバンプ１９に関しては、貫通電極１８が配された半導体基板の他面１２ｂに形成し、貫通電極１８に電気的に接続するように設置する。はんだバンプ１９の材質に関しては、用いるはんだ合金は特に限定されるものではないが、鉛フリーのはんだ合金を用いる場合は、ＳｎＡｇ３．０Ｃｕ０．５あるいはＳｎＡｇ３．５Ｃｕ０．７を用いるのが好ましく、より好ましくはＳｎＡｇ３．０Ｃｕ０．５である。また、はんだバンプ１９の大きさや、はんだバンプ１９を形成する間隔に関しては、特に限定されるものではないが、大きさは３０〜２５０μｍ、間隔に関しては、１００〜４００μｍが好ましい。
貫通電極１８やはんだバンプ19を設けることで、従来のワイヤボンディングと比較し、信号の高速化が図れる。
本発明の第一実施形態に貫通電極及びはんだバンプを設けた半導体パッケージにおいても、応用例４として、同様にキャップ基板に凸部１４ｐを備えたものを用いることができる。スペーサー１５が樹脂より成る場合、樹脂は透湿係数が高いため、樹脂の封止厚が厚いと間隙１３内が結露する虞があった。また、半導体基板１２からキャップ基板１４までの距離が短いと撮像特性等の光学的な問題が生じる。この両方を改善するためにも、キャップ基板１４に凸部１４ｐを備えることで、透湿係数の高い樹脂層の薄肉化が図れ、結露を抑制するとともに、キャップ基板１４の凸部１４ｐを制御することで、半導体基板１２からキャップ基板１４までの距離を調節することが可能となる。このとき、半導体基板１２とキャップ基板１４の凸部１４ｐとを接合するスペーサー１５の高さは、０．５〜３μｍとするのが好ましい。また、半導体基板１２からキャップ基板１４までの距離は１０〜１００μｍとするのが好ましい。
また、本発明の第２実施形態に貫通電極及びはんだバンプを設けた半導体パッケージにおいても、図４（ｂ）に示すように、キャップ基板２４に凸部２４ｐを設けたものとして、応用例５がある。この構成により、応用例４と同様な効果が得られる。
更に、本発明の第３実施形態に貫通電極及びはんだバンプを設けた半導体パッケージにおいても、図６（ｂ）に示すように、キャップ基板３４に凸部３４ｐを設けたものとして、応用例６がある。この構成により、応用例４及び応用例５と同様な効果が得られる。
（製造方法）
第１実施形態
第１実施形態の半導体パッケージ１０Aの製造方法は、まず、図７（ａ）に示すように、キャップ基板１４の一面１４ａにフィルタ１６を形成する。この、フィルタ１６をキャップ基板１４に形成する方法の一例として、キャップ基板１４の一面１４ａに、感光性樹脂をスピンコーター等を用いて形成した後、フォトリソグラフィーにより、使用状況に応じたパターンを形成する。前記感光性樹脂の材料としては、光重合型のアクリル系樹脂や、光架橋型のポリビニールアルコールをベースとしたものを用いることが好ましい。また、カラーフィルターを形成する際は、顔料を分散させたポリイミド前駆体を着色樹脂層として、エッチング法により形成することもできる。また、蒸着により、ＴｉＯ２、ＳｉＯ２、ＭｇＦ２、Ｔａ２Ｏ５などを積層したものもある。
次に、図７（ｂ）に示すように、スペーサー１５をキャップ基板１４ａに突設されるように形成し、半導体デバイス１１及び電極１７が配された半導体基板１２を接着する。半導体基板１２に対してキャップ基板１４を向かい合わせ、キャップ基板１４の一面１４ａに形成されたスペーサー１５を半導体基板１２の一面１２ａに接着する。これにより、半導体基板１２とキャップ基板１４とがスペーサー１５を介して接合される。接合にはエポキシ樹脂や感光性ＢＣＢ樹脂等を用いて接合するのが好ましい。
次に、スペーサー１５が両断されるように、図７（ｂ）に示す切断線Ｌに沿って半導体基板１２、スペーサー１５、及びキャップ基板１４をダイシングソーなどにより切断すれば、図７（ｃ）に示すように、本実施形態の半導体パッケージ１０Aが得られる。
本発明の、半導体パッケージ１０Aの製造方法によれば、フィルタ１６が、キャップ基板１４の一面１４ａ全面に形成されているのではなく、面の一部に形成されているので、フィルタ１６の応力によるキャップ基板１４の反りを緩和することができる。また、フィルタ１６が、ダイシング部位Ｌに設置されていないため、ダイシングによるチッピングでフィルタ１６の剥離を防ぐことができる。更に、スペーサー１５とキャップ基板１４とにフィルタ１６が挟まれていないため、スペーサー１５の膨張収縮による応力でフィルタ１６が剥離することも防げる。また、フィルタ１６は半導体パッケージ１０Aの内部に形成されているので、半導体パッケージ１０Aの加工中においてフィルタ１６が保護される。
第２実施形態
次に、図８は、本発明の第２実施形態に係る半導体パッケージ２０Aの製造方法を説明する断面工程図である。
本発明の第２実施形態では、第１実施形態と重複する説明を省略することがある。
本第２実施形態での製造方法は、まず、図８（ａ）で示すように、キャップ基板２４の他面２４ｂに、フィルタ２６を形成する。フィルタ２６の形成方法は、第１実施形態と同様である。
次に、図８（ｂ）に示すように、フィルタ２６を覆うように保護膜５０を形成する。この保護膜５０に関しては、後の工程で取り除けるようなものが好ましく、剥離可能な樹脂や微粘着フィルム等を用いるのが好ましい。この保護膜５０の形成方法に関しては、フィルムのラミネート、剥離可能な樹脂のスピンコート等を用いる。
次に、第一実施形態の図７（ｂ）と同様に、キャップ基板２４、スペーサー２５、及び半導体基板２２、とを、図８（ｃ）に示すように、接合する。
次に、図８（ｄ）で示すように、図８（ｂ）で形成した保護膜５０を除去する。保護膜５０の除去に関しては、フィルタ２６にダメージを与えないような薬液、（フィルムならセパレーター）等を用いる。または、O２アッシングなどのドライプロセスを行って保護膜５０を除去するのが好ましい。
次に、図８（ｄ）に示す切断線Ｌに沿って半導体基板２２、スペーサー２５及びキャップ基板２４を切断すれば、図８（ｅ）に示すように、本実施形態の半導体パッケージ２０Aが得られる。
本発明の第２実施形態の半導体パッケージ２０Aの製造方法によれば、第１実施形態と同様の理由により、フィルタ２６の剥離を防ぐことができる。また、キャップ基板２４の他面２４bに形成したフィルタ２６は、フィルタ２６形成後に保護膜５０で覆われるので、製造工程中におけるフィルタ２６の損傷を防ぐことができる。
第３実施形態
次に、図９は第３実施形態に係る半導体パッケージ３０Aの製造方法を説明する断面工程図である。本発明の第３実施形態では、第１形態例、及び第２実施形態と重複する説明を省略することがある。
本第２実施形態での製造方法は、まず、図９（ａ）で示すように、キャップ基板３４の一面３４ａと、キャップ基板３４の他面３４ｂに、それぞれ第一フィルタ３６ａ、第二フィルタ３６ｂを形成する。第一フィルタ３６ａと第二フィルタ３６ｂの形成方法は、第１実施形態と同様である。
次に、図９（ｂ）で示すように、第二フィルタ３６ｂを保護膜５０で覆う。保護膜５０の形成方法に関しては、第２実施形態の場合と同様である。
次に、第１実施形態の図７（ｂ）と同様に、キャップ基板３４、スペーサー３５、及び半導体基板３２、とを、図９（ｃ）に示すように、接合する。
次に、図９（ｄ）に示すように、図９（ｂ）で形成した保護膜５０を除去する。この工程は、第２形態例の図８（ｄ）で示した方法と同様である。
最後に、図９（ｄ）に示す切断線Ｌに沿って半導体基板３２、スペーサー３５及びキャップ基板３４を切断すれば、図９（ｅ）に示すように、本形態例の半導体パッケージ３０Aが得られる。
第３実施形態においても、第１実施形態、及び第２実施形態と同様な理由により、第一フィルタ３６ａと第二フィルタ３６ｂの剥離を防ぐことができる。また、第一フィルタ３６ａに関しては、該フィルタが半導体パッケージ３０内部に形成されているため、また、第二フィルタ３６ｂに関しては、第２実施例のときと同様に、保護膜で覆う工程を備えているので、製造工程中における両該フィルタの損傷を防ぐことができる。
貫通電極とはんだバンプを形成する半導体パッケージの製造方法
第１実施形態
貫通電極、及びはんだバンプを設けた第１形態例の半導体パッケージ１０Bの製造方法は、まず、図１０（ａ）に示すように、キャップ基板１４の一面１４ａにフィルタ１６を形成する。この、フィルタ１６をキャップ基板１４に形成する方法の一例として、キャップ基板１４の一面１４ａに、感光性樹脂をスピンコーター等を用いて形成した後、フォトリソグラフィーにより、使用状況に応じたパターンを形成する。前記感光性樹脂の材料としては、光重合型のアクリル系樹脂や、光架橋型のポリビニールアルコールをベースとしたものを用いることが好ましい。また、カラーフィルターを形成する際は、顔料を分散させたポリイミド前駆体を着色樹脂層として、エッチング法により形成することもできる。
次に、図１０（ｂ）に示すように、スペーサー１５をキャップ基板１４ａに突設されるように形成し、半導体デバイス１１及び電極１７が配された半導体基板１２を接着する。半導体基板１２に対してキャップ基板１４を向かい合わせ、キャップ基板１４の一面１４ａに形成されたスペーサー１５を半導体基板１２の一面１２ａに接着する。これにより、半導体基板１２とキャップ基板１４とがスペーサー１５を介して接合される。接合にはエポキシ樹脂や感光性ＢＣＢ樹脂を用いて接合するのが好ましい。
次に、図１０（ｃ）に示すように、半導体基板１２の他面１２ｂから、電極１７に向かって貫通孔を形成する。貫通孔の形成に関しては、シリコンの深堀エッチング装置（ＤｅｅｐＲＩＥ）を用いるのが好ましい。貫通孔に酸化膜層としてＳｉＯ2層をＰｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎを用いて成膜し貫通孔内に絶縁層を形成する。次いで、Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇを用いて、孔底部のＳｉＯ2層を選択的に除去する。その後、スパッタによりシード層を形成し、電解めっきにより貫通電極１８と、図中に記載は無いが、必要に応じて裏面配線層を形成する。
次に、図１０（ｄ）に示すように、はんだバンプ１９が貫通電極１８に電気的に接続されるように形成する。はんだバンプ１９の形成に関しては、必要に応じて、半導体基板１２をＨＡＳＬ処理やＯＳＰ処理、無電解Ｎｉ／浸漬Ａｕ処理、浸漬Ａｇ処理等を行うのが好ましい。また、図中に記載は無いが、裏面配線層を作製した場合には、この裏面配線層に電気的に接続されるようにはんだバンプ１９を作製する。
次に、スペーサー１５が両断されるように、図１０（ｄ）に示す切断線Lに沿って半導体基板１２及びキャップ基板１４を切断すれば、図１０（ｅ）に示すように、貫通電極１８とはんだバンプ１９を備えた半導体パッケージ１０Bが得られる。
本発明の、半導体パッケージ１０Bの製造方法によれば、フィルタ１６が、ダイシング部位Ｌに設置されていないため、ダイシングによるチッピングでフィルタ１６の剥離を防ぐことができる。またフィルタ１６が、キャップ基板１４の一面１４ａ全面に形成されているのではなく、面の一部に形成されているので、フィルタ１６の応力によるキャップ基板１４の反りを緩和することができる。更に、スペーサー１５とキャップ基板１４とにフィルタ１６が挟まれていないため、スペーサー１５の膨張収縮による応力でフィルタ１６が剥離することも防げる。また、フィルタ１６は半導体パッケージ１０Bの内部に形成されているので、半導体パッケージ１０Bの加工中においてフィルタ１６が保護される。貫通電極１８に関しては、開口部位が、ダイシング部位に配していないため、パーティクル等の浸入や、ダイシングによる変形等を防ぐことができる。
第２実施形態
次に、図１１は、本発明の第２形態例に貫通電極２８とはんだバンプ２９を設けた半導体パッケージ２０Bの製造方法を説明する断面工程図である。
本発明の貫通電極２８とはんだバンプ２９を設けた第２形態例では、図１０の製造工程と重複する説明を省略することがある。
本形態例での製造方法は、まず、図１１（ａ）で示すように、キャップ基板２４の他面２４ｂに、フィルタ２６を形成する。フィルタ２６の形成方法は、図１０（ａ）と同様である。
次に、図１１（ｂ）に示すように、フィルタ２６を覆うように保護膜５０を形成する。この保護膜５０に関しては、後の工程で取り除けるようなものが好ましく、剥離可能な樹脂や微粘着フィルム等を用いるのが好ましい。この保護膜５０の形成方法に関しては、剥離可能な樹脂のスピンコート、ドライフィルム（微粘着フィルム等）のラミネートを用いる。
次に、図１０（ｂ）と同様に、キャップ基板２４、スペーサー２５、及び半導体基板２２、とを、図１１（ｃ）に示すように、接合する。
次に、図１１（ｄ）に示すように、半導体基板２２の他面２２ｂから、電極２７に向かって貫通電極２８を形成する。貫通電極２８の形成に関しては、図１０（ｃ）と同様である。
次に、図１１（ｅ）に示すように、はんだバンプ２９が貫通電極２８に電気的に接続されるように図１０（ｄ）と同様に形成する。
次に、図１１（ｆ）で示すように、図１１（ｂ）で形成した保護膜５０を除去する。保護膜５０の除去に関しては、フィルタ２６にダメージを与えないような薬液及びドライプロセスを用いる。薬液に関しては、アセトン等の有機溶剤等でフィルターにダメージがないもの等を用いて、フィルタ２６を覆うように形成された保護膜５０を除去する。ドライプロセスにおいてはO２アッシング等を用いるのが好ましい。
次に、図１１（ｆ）に示す切断線Ｌに沿って半導体基板２２、スペーサー２５及びキャップ基板２４を切断すれば、図１１（ｇ）に示すように、本形態例の半導体パッケージ２０Bが得られる。
本形態例の製造方法によれば、貫通電極２８とはんだバンプ２９を備えた図１０の第１実施形態と同様の理由により、フィルタ２６の剥離を防ぐことができる。また、キャップ基板２４の他面２４bに形成したフィルタ２６は、フィルタ２６形成後に保護膜５０で覆われるので、製造工程中におけるフィルタ２６の損傷を防ぐことができる。また貫通電極２８に関しては、開口部位が、ダイシング部位に配していないため、パーティクル等の浸入や、ダイシングによる変形等を防ぐことができる。
第３実施形態
次に、図１２は、貫通電極とはんだバンプを備えた第３実施形態に係る半導体パッケージ３０Bの製造方法を説明する断面工程図である。
本形態例での製造方法は、まず、図１２（ａ）で示すように、キャップ基板３４の一面３４ａと、キャップ基板３４の他面３４ｂに、それぞれ第一フィルタ３６ａ、第二フィルタ３６ｂを形成する。第一フィルタ３６ａと第二フィルタ３６ｂの形成方法は、図１０の製造工程と同様である。
次に、図１２（ｂ）で示すように、第二フィルタ３６ｂを保護膜５０で覆う。保護膜５０の形成方法に関しては、図１１（ｂ）の製造工程と同様である。
次に、図１０（ｂ）と同様に、キャップ基板３４、スペーサー３５、及び半導体基板３２、とを、図１２（ｃ）に示すように、接合する。
次に、図１２（ｄ）に示すように、半導体基板３２の他面３２ｂから、電極３７に向かって貫通電極３８を形成する。貫通電極３８の形成に関しては、図１０（ｃ）と同様である。
次に、図１２（ｅ）に示すように、はんだバンプ３９が貫通電極３８に電気的に接続されるように図１０（ｄ）と同様に形成する。
次に、図１２（ｆ）で示すように、図１２（ｂ）で形成した保護膜５０を除去する。この工程は、図１１（ｆ）と同様である。
次に、図１２（ｆ）に示す切断線Ｌに沿って半導体基板３２、スペーサー３５及びキャップ基板３４を切断すれば、図１２（ｇ）に示すように、本形態例の半導体パッケージ３０Bが得られる。
本実施形態においても、図１１、及び図１２の製造工程と同様な理由により、第一フィルタ３６ａと第二フィルタ３６ｂの剥離を防ぐことができる。また、第一フィルタ３６ａに関しては、該フィルタが半導体パッケージ３０B内部に形成されているため、また、第二フィルタ３６ｂに関しては、第２実施例のときと同様に、保護膜５０で覆う工程を備えているので、製造工程中における両該フィルタの損傷を防ぐことができる。また、貫通電極３８に関しては、開口部位が、ダイシング部位に配していないため、パーティクル等の浸入や、ダイシングによる変形等を防ぐことができる。
また、第一実施形態の製造工程において、応用例１及び４で示したようにキャップ基板１４、に凸部１４ｐを設けたものを用いてもよい。スペーサー１５が樹脂より成る場合、樹脂は透湿係数が高いため、樹脂の封止厚が厚いと間隙１３内が結露する虞があった。また、半導体基板１２からキャップ基板１４までの距離が短いと撮像特性等の光学的な問題が生じる。この両方を改善するためにも、キャップ基板１４に凸部１４ｐを備えることで、透湿係数の高い樹脂層の薄肉化が図れ、結露を抑制するとともに、キャップ基板１４の凸部１４ｐを制御することで、半導体基板１２からキャップ基板１４までの距離を調節することが可能となる。このとき、半導体基板１２とキャップ基板１４の凸部１４ｐとを接合するスペーサー１５の高さは、０．５〜３μｍとするのが好ましい。また、半導体基板１２からキャップ基板１４までの距離は１０〜１００μｍとするのが好ましい。
また、第二実施形態の製造工程及び第三実施形態の製造工程においても、同様にキャップ基板に凸部を設けることで、上記と同様な効果を得ることができる。
更に、貫通電極及びはんだバンプを備えた半導体装置の各製造工程においても同様である。
本発明は、半導体基板上に形成された半導体デバイスに対するウエハレベルでのパッケージングにおいて、キャップ基板にフィルタを配する場合に、特に有用である。
本発明の第1実施形態に係る一例を示す半導体パッケージの断面図。 本発明の応用例１に係る一例を示す半導体パッケージの断面図。 本発明の第２実施形態に係る一例を示す半導体パッケージの断面図。 本発明の応用例２に係る一例を示す半導体パッケージの断面図。 本発明の第３実施形態に係る一例を示す半導体パッケージの断面図。 本発明の応用例３に係る一例を示す半導体パッケージの断面図。 本発明の第1実施形態に係る半導体パッケージの断面工程図。 本発明の第２実施形態に係る半導体パッケージの断面工程図。 本発明の第３実施形態に係る半導体パッケージの断面工程図。 本発明の第1実施形態に貫通電極、及びはんだバンプを設けた半導体パッケージの断面工程図。 本発明の第２実施形態例に貫通電極、及びはんだバンプを設けた半導体パッケージの断面工程図。 本発明の第３実施形態例に貫通電極、及びはんだバンプを設けた半導体パッケージの断面工程図。 従来の半導体パッケージ、及び断面工程図と、フィルタが剥離した模式図。
符号の説明
１１、２１、３１、４１ 半導体デバイス、１２、２２、３２、４２ 半導体基板、１３、２３、３３、４３ 間隙、１４、２４、３４、４４ キャップ基板、１４ｐ、２４ｐ、３４ｐ、４４ｐ キャップ基板凸部、１５、２５、３５、４５ スペーサー、１６、２６、３６（３６a、３６ｂ）、４６ フィルタ、１７、２７、３７、４７ 電極、１８、２８、３８ 貫通電極、１９、２９、３９ はんだバンプ、１０（１０A、１０B、１０Ｃ、１０Ｄ） 第１実施形態に係る半導体パッケージ、２０（２０A、２０B、２０Ｃ、２０Ｄ） 第２実施形態に係る半導体パッケージ、３０（３０A、３０B、３０Ｃ、３０Ｄ） 第3実施形態に係る半導体パッケージ、４０ 従来の半導体パッケージ、５０ 保護膜、６０ フィルタの剥離、Ｌ ダイシング部位。

Claims (7)

  1. 半導体デバイスを一面に配した半導体基板、前記半導体基板の一面から間隙を介して、前記半導体基板に対向して配置された一面を有し、該一面が全域において平坦部、又は平坦部と共に局所的な凸部を備えてなるキャップ基板、及び、前記キャップ基板にあって、前記半導体基板に対向する一面の平坦部あるいは凸部において突設され、前記キャップ基板と前記半導体基板とを接着するスペーサー、から少なくともなる半導体パッケージであって、前記キャップ基板に配されるフィルタを備え、前記フィルタが前記半導体デバイスと重なる位置にあり、かつ前記スペーサーとは重ならないことを特徴とする半導体パッケージ。
  2. 前記フィルタは、前記半導体基板、前記フィルタ、前記キャップ基板の順に重ねて配されることを特徴とする請求項１記載の半導体パッケージ。
  3. 前記フィルタは、前記半導体基板、前記キャップ基板、前記フィルタの順に重ねて配されることを特徴とする請求項１記載の半導体パッケージ。
  4. 前記フィルタは第一フィルタと第二フィルタからなり、前記半導体基板、前記第一フィルタ、前記キャップ基板、前記第二フィルタ、の順に重ねて配されることを特徴とする請求項１記載の半導体パッケージ。
  5. 前記半導体基板の一面側にあって、前記半導体デバイスと電気的に接してなる電極、前記半導体基板の他面側から前記電極に向けて設けられた貫通電極、及び前記貫通電極と電気的に接してなるはんだバンプ、を少なくとも備えたことを特徴とする請求項１記載の半導体パッケージ。
  6. 半導体デバイスを一面に配した半導体基板、前記半導体基板の一面から間隙を介して、前記半導体基板に対向して配置された一面を有し、該一面が全域において平坦部、又は平坦部と共に局所的な凸部を備えてなるキャップ基板、及び、前記キャップ基板にあって、前記半導体基板に対向する一面の平坦部あるいは凸部において突設され、前記キャップ基板と前記半導体基板とを接着するスペーサー、から少なくともなり、前記キャップ基板に配されるフィルタを備え、前記フィルタが前記半導体デバイスと重なる位置にあり、かつ前記スペーサーとは重ならない半導体パッケージの製造方法であって、
    前記キャップ基板に前記フィルタを形成する第一工程、前記半導体デバイスが複数、互いに離間部を挟むように、一面に配されてなる前記半導体基板と、前記フィルタを配した前記キャップ基板とを、前記離間部においてスペーサーを介して接着する第二工程、並びに、前記キャップ基板、前記半導体デバイス、及び前記スペーサーからなる構造体を、前記スペーサーがある領域において、前記半導体基板と前記キャップ基板の重なり方向に分断する第三工程、とを少なくとも順に備えることを特徴とする半導体パッケージの製造方法。
  7. 前記第二工程の後に、前記半導体基板の他面側から、前記半導体デバイスに向かって電気的に接続される貫通電極を形成する工程、及び、前記貫通電極と電気的に接続されるはんだバンプを形成する工程、を順に備えることを特徴とする請求項６記載の半導体パッケージの製造方法。
JP2007171915A 2007-06-29 2007-06-29 半導体パッケージおよびその製造方法 Pending JP2009010261A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007171915A JP2009010261A (ja) 2007-06-29 2007-06-29 半導体パッケージおよびその製造方法
CN200880022659A CN101689533A (zh) 2007-06-29 2008-06-27 半导体封装组件及其制造方法
EP08790715A EP2164098A4 (en) 2007-06-29 2008-06-27 SEMICONDUCTOR PACK AND MANUFACTURING METHOD THEREFOR
PCT/JP2008/061773 WO2009005017A1 (ja) 2007-06-29 2008-06-27 半導体パッケージおよびその製造方法
KR1020097027099A KR20100025538A (ko) 2007-06-29 2008-06-27 반도체 패키지 및 그 제조 방법
TW097124527A TW200913239A (en) 2007-06-29 2008-06-30 Semiconductor package and manufacturing method thereof
US12/648,172 US8330268B2 (en) 2007-06-29 2009-12-28 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007171915A JP2009010261A (ja) 2007-06-29 2007-06-29 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2009010261A true JP2009010261A (ja) 2009-01-15

Family

ID=40226063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007171915A Pending JP2009010261A (ja) 2007-06-29 2007-06-29 半導体パッケージおよびその製造方法

Country Status (7)

Country Link
US (1) US8330268B2 (ja)
EP (1) EP2164098A4 (ja)
JP (1) JP2009010261A (ja)
KR (1) KR20100025538A (ja)
CN (1) CN101689533A (ja)
TW (1) TW200913239A (ja)
WO (1) WO2009005017A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2287910A1 (en) * 2009-08-17 2011-02-23 STMicroelectronics (Research & Development) Limited Improvements in or relating to filters in an image sensor
KR20130007251A (ko) * 2011-06-30 2013-01-18 엘지이노텍 주식회사 렌즈 유닛, 및 이를 포함하는 카메라 모듈
KR20130007252A (ko) * 2011-06-30 2013-01-18 엘지이노텍 주식회사 렌즈 어셈블리의 제조방법
JP2013041941A (ja) * 2011-08-12 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP2017122729A (ja) * 2012-08-23 2017-07-13 レイセオン カンパニー ウエハーレベルパッケージングされる赤外線フォーカルプレーンアレイの反射防止コーティングされるキャップウエハーにおける応力緩和方法
WO2020230404A1 (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095201A1 (ja) * 2009-02-20 2010-08-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
DE102009042479A1 (de) * 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
JP2013531812A (ja) * 2010-06-14 2013-08-08 ヘプタゴン・オサケ・ユキチュア 複数の光学装置の製造方法
US9075182B2 (en) * 2011-06-03 2015-07-07 VisEra Technology Company Limited Camera module and spacer of a lens structure in the camera module
TWI462266B (zh) * 2012-03-20 2014-11-21 Chipmos Technologies Inc 晶片堆疊結構及其製造方法
JP6146976B2 (ja) * 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
JP6185813B2 (ja) * 2013-09-30 2017-08-23 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法並びに分断装置
JP6255517B2 (ja) * 2014-12-24 2017-12-27 株式会社フジクラ 圧力センサおよび圧力センサモジュール
JP6054501B1 (ja) * 2015-12-17 2016-12-27 株式会社フジクラ 終端装置および終端方法
US11174705B2 (en) 2019-04-30 2021-11-16 Weatherford Technology Holdings, Llc Tubing tester valve and associated methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373977A (ja) * 2001-06-14 2002-12-26 Canon Inc 固体撮像装置
JP2005125447A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 電子部品およびその製造方法
JP2005136144A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 固体撮像装置
JP2005212017A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
WO2006109638A1 (ja) * 2005-04-08 2006-10-19 Konica Minolta Opto, Inc. 固体撮像素子及びその製造方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
JP2005101911A (ja) * 2003-09-25 2005-04-14 Konica Minolta Opto Inc 撮像装置及び携帯端末
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
US8049806B2 (en) * 2004-09-27 2011-11-01 Digitaloptics Corporation East Thin camera and associated methods
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
JP4381274B2 (ja) 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
JP2007129164A (ja) * 2005-11-07 2007-05-24 Sharp Corp 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
JP2007171915A (ja) 2005-11-22 2007-07-05 Ricoh Co Ltd 画像形成装置及び画像形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373977A (ja) * 2001-06-14 2002-12-26 Canon Inc 固体撮像装置
JP2005125447A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 電子部品およびその製造方法
JP2005136144A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 固体撮像装置
JP2005212017A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
WO2006109638A1 (ja) * 2005-04-08 2006-10-19 Konica Minolta Opto, Inc. 固体撮像素子及びその製造方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2287910A1 (en) * 2009-08-17 2011-02-23 STMicroelectronics (Research & Development) Limited Improvements in or relating to filters in an image sensor
KR20130007251A (ko) * 2011-06-30 2013-01-18 엘지이노텍 주식회사 렌즈 유닛, 및 이를 포함하는 카메라 모듈
KR20130007252A (ko) * 2011-06-30 2013-01-18 엘지이노텍 주식회사 렌즈 어셈블리의 제조방법
KR101980657B1 (ko) 2011-06-30 2019-05-22 엘지이노텍 주식회사 렌즈 어셈블리의 제조방법
KR101980634B1 (ko) 2011-06-30 2019-05-22 엘지이노텍 주식회사 렌즈 유닛, 및 이를 포함하는 카메라 모듈
JP2013041941A (ja) * 2011-08-12 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP2017122729A (ja) * 2012-08-23 2017-07-13 レイセオン カンパニー ウエハーレベルパッケージングされる赤外線フォーカルプレーンアレイの反射防止コーティングされるキャップウエハーにおける応力緩和方法
JP2018111203A (ja) * 2012-08-23 2018-07-19 レイセオン カンパニー ウエハーレベルパッケージングされる赤外線フォーカルプレーンアレイの反射防止コーティングされるキャップウエハーにおける応力緩和方法
US10315918B2 (en) 2012-08-23 2019-06-11 Raytheon Company Method of stress relief in anti-reflective coated cap wafers for wafer level packaged infrared focal plane arrays
WO2020230404A1 (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
JP7462620B2 (ja) 2019-05-15 2024-04-05 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置

Also Published As

Publication number Publication date
TW200913239A (en) 2009-03-16
WO2009005017A1 (ja) 2009-01-08
EP2164098A4 (en) 2013-03-13
CN101689533A (zh) 2010-03-31
EP2164098A1 (en) 2010-03-17
KR20100025538A (ko) 2010-03-09
US8330268B2 (en) 2012-12-11
US20100102437A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
JP2009010261A (ja) 半導体パッケージおよびその製造方法
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
JP5344336B2 (ja) 半導体装置
KR100427993B1 (ko) 고체 촬상장치 및 그 제조방법
US8716109B2 (en) Chip package and fabrication method thereof
KR100845759B1 (ko) 광학 장치용 모듈 및 광학 장치용 모듈의 제조 방법
JP4722702B2 (ja) 半導体パッケージおよびその製造方法
JP5258567B2 (ja) 半導体装置及びその製造方法
US9034729B2 (en) Semiconductor device and method of manufacturing the same
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
JP5375219B2 (ja) 撮像装置
KR20110054710A (ko) 소자 패키지 및 그 제조 방법
JP2009064839A (ja) 光学デバイス及びその製造方法
US20130307147A1 (en) Chip package and method for forming the same
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
TWI649856B (zh) 晶片封裝體與其製造方法
JP2008186875A (ja) 光学デバイス
JP4468427B2 (ja) 半導体装置の製造方法
US20100065956A1 (en) Packaging structure, packaging method and photosensitive device
US20050275075A1 (en) Micro-electro-mechanical system (MEMS) package with spacer for sealing and method of manufacturing the same
JP4314825B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP2009176955A (ja) 半導体装置およびその製造方法
JP2012146947A (ja) 光学デバイス
US20180226442A1 (en) Image sensor and manufacturing method thereof
TWI482242B (zh) 晶片封裝體及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925