JP2009176955A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009176955A JP2009176955A JP2008014144A JP2008014144A JP2009176955A JP 2009176955 A JP2009176955 A JP 2009176955A JP 2008014144 A JP2008014144 A JP 2008014144A JP 2008014144 A JP2008014144 A JP 2008014144A JP 2009176955 A JP2009176955 A JP 2009176955A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- functional element
- opening
- space
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Micromachines (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】機能素子12が形成された半導体基板11と、機能素子部の上に第1の空間13を有するように半導体基板11の機能素子12が形成された側の面上に接着層14a,14bを介して接合された保護基板16を備える半導体装置10であって、接着層14a,14bは、第1の空間13を囲む第2の空間15を有するものとする。接着層14a,14bは、接着樹脂層からなることが好ましい。
【選択図】図4
Description
特許文献2には、素子が実装された素子側基板と、素子側基板の実装面に対向して配置された蓋側基板と、素子を囲むように素子側基板と蓋側基板との間に配設され、前記素子を気密封止する接合材と、接合材の外周側かつ素子側基板と蓋側基板との間に充填された充填材とを備えた、気密パッケージが記載されている。
前記接着層は、接着樹脂層からなることが好ましい。
また本発明は、機能素子が形成された半導体基板の前記機能素子が形成された側の面上に、予め前記機能素子部に対応した部分に第1の開口部を有する接着層を配置する工程と、前記接着層に、前記第1の開口部を囲むように第2の開口部を形成する工程と、前記第1の開口部および第2の開口部において前記半導体基板の前記機能素子が形成された側の面と前記保護基板との間に空隙を備えるように、前記接着層を介して保護基板を取り付ける工程とを有することを特徴とする半導体装置の製造方法を提供する。
図1は、本発明の半導体装置の製造方法を説明する図面であり、第1の開口部および第2の開口部を有する接着層を備えた半導体基板の一例を示す断面図である。図2は、図1の半導体基板に保護基板を貼り合わせた状態を説明する図面であり、図2(a)は図2(b)のA−A線に沿う接着層の形状を示す図、図2(b)は厚さ方向に沿う断面図である。図3は、図2の貼り合わせ基板を切断した状態を説明する図面であり、図3(a)は図3(b)のB−B線に沿う接着層の形状を示す図、図3(b)は厚さ方向に沿う断面図である。
Claims (4)
- 機能素子が形成された半導体基板と、前記機能素子部の上に第1の空間を有するように前記半導体基板の前記機能素子が形成された側の面上に接着層を介して接合された保護基板を備える半導体装置であって、
前記接着層は、前記第1の空間を囲む第2の空間を有することを特徴とする半導体装置。 - 前記接着層は、接着樹脂層からなることを特徴とする請求項1に記載の半導体装置。
- 機能素子が形成された半導体基板の前記機能素子が形成された側の面上に、前記機能素子部に第1の開口部と、前記第1の開口部を囲む第2の開口部を有する接着層を形成する工程と、
前記第1の開口部および第2の開口部において前記半導体基板の前記機能素子が形成された側の面と前記保護基板との間に空隙を備えるように、前記接着層を介して保護基板を取り付ける工程とを有することを特徴とする半導体装置の製造方法。 - 機能素子が形成された半導体基板の前記機能素子が形成された側の面上に、予め前記機能素子部に対応した部分に第1の開口部を有する接着層を配置する工程と、
前記接着層に、前記第1の開口部を囲むように第2の開口部を形成する工程と、
前記第1の開口部および第2の開口部において前記半導体基板の前記機能素子が形成された側の面と前記保護基板との間に空隙を備えるように、前記接着層を介して保護基板を取り付ける工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014144A JP4942671B2 (ja) | 2008-01-24 | 2008-01-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014144A JP4942671B2 (ja) | 2008-01-24 | 2008-01-24 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009176955A true JP2009176955A (ja) | 2009-08-06 |
JP4942671B2 JP4942671B2 (ja) | 2012-05-30 |
Family
ID=41031742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008014144A Expired - Fee Related JP4942671B2 (ja) | 2008-01-24 | 2008-01-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4942671B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011177851A (ja) * | 2010-03-03 | 2011-09-15 | Fuji Electric Co Ltd | Mems部品の製造方法 |
JP2012058084A (ja) * | 2010-09-09 | 2012-03-22 | Seiko Npc Corp | 赤外線センサ装置の製造方法及びこの方法により製造された赤外線センサ装置 |
JP2012104815A (ja) * | 2010-11-05 | 2012-05-31 | Raytheon Co | ディスポーザブル接合ギャップ制御構造 |
JP2013520808A (ja) * | 2010-02-26 | 2013-06-06 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびその製造方法 |
WO2017006856A1 (ja) * | 2015-07-07 | 2017-01-12 | シャープ株式会社 | 表示装置及び駆動回路部品の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231919A (ja) * | 2001-02-06 | 2002-08-16 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
WO2005118463A1 (de) * | 2004-06-04 | 2005-12-15 | Robert Bosch Gmbh | Mikromechanisches bauelement mit mehreren kammern und herstellungsverfahren |
JP2006270058A (ja) * | 2005-03-24 | 2006-10-05 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体デバイス |
WO2008053849A1 (fr) * | 2006-11-02 | 2008-05-08 | Toppan Printing Co., Ltd. | Périphérique d'imagerie à l'état condensécondensé et procédé de fabrication correspondant |
JP2009137002A (ja) * | 2007-10-15 | 2009-06-25 | Commissariat A L'energie Atomique | 穿孔されたシール・ストリップを有する構造体を製造する方法およびこの方法により得られる構造体 |
-
2008
- 2008-01-24 JP JP2008014144A patent/JP4942671B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231919A (ja) * | 2001-02-06 | 2002-08-16 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
WO2005118463A1 (de) * | 2004-06-04 | 2005-12-15 | Robert Bosch Gmbh | Mikromechanisches bauelement mit mehreren kammern und herstellungsverfahren |
JP2008501535A (ja) * | 2004-06-04 | 2008-01-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 複数の空洞を備えた微細構造の構成要素及び該構成要素の製造のための方法 |
JP2006270058A (ja) * | 2005-03-24 | 2006-10-05 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体デバイス |
WO2008053849A1 (fr) * | 2006-11-02 | 2008-05-08 | Toppan Printing Co., Ltd. | Périphérique d'imagerie à l'état condensécondensé et procédé de fabrication correspondant |
JP2009137002A (ja) * | 2007-10-15 | 2009-06-25 | Commissariat A L'energie Atomique | 穿孔されたシール・ストリップを有する構造体を製造する方法およびこの方法により得られる構造体 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013520808A (ja) * | 2010-02-26 | 2013-06-06 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびその製造方法 |
US8741683B2 (en) | 2010-02-26 | 2014-06-03 | Xintec Inc. | Chip package and fabrication method thereof |
US8890268B2 (en) | 2010-02-26 | 2014-11-18 | Yu-Lung Huang | Chip package and fabrication method thereof |
JP2015133520A (ja) * | 2010-02-26 | 2015-07-23 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびその製造方法 |
JP2011177851A (ja) * | 2010-03-03 | 2011-09-15 | Fuji Electric Co Ltd | Mems部品の製造方法 |
JP2012058084A (ja) * | 2010-09-09 | 2012-03-22 | Seiko Npc Corp | 赤外線センサ装置の製造方法及びこの方法により製造された赤外線センサ装置 |
JP2012104815A (ja) * | 2010-11-05 | 2012-05-31 | Raytheon Co | ディスポーザブル接合ギャップ制御構造 |
US9073298B2 (en) | 2010-11-05 | 2015-07-07 | Raytheon Company | Disposable bond gap control structures |
WO2017006856A1 (ja) * | 2015-07-07 | 2017-01-12 | シャープ株式会社 | 表示装置及び駆動回路部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4942671B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10446504B2 (en) | Chip package and method for forming the same | |
US8716109B2 (en) | Chip package and fabrication method thereof | |
JP5344336B2 (ja) | 半導体装置 | |
JP5763682B2 (ja) | Mems及びasicを備える小型化した電気的デバイス及びその製造方法 | |
KR100691398B1 (ko) | 미소소자 패키지 및 그 제조방법 | |
TWI529821B (zh) | 晶片封裝體及其形成方法 | |
JP2009004507A (ja) | 電子部品用パッケージ及びその製造方法と電子部品装置 | |
JP6146976B2 (ja) | 撮像装置、該撮像装置を備える内視鏡 | |
TWI595618B (zh) | 感測模組及其製造方法 | |
US20170117242A1 (en) | Chip package and method for forming the same | |
JP4942671B2 (ja) | 半導体装置およびその製造方法 | |
JP5806534B2 (ja) | チップパッケージビルドアップ方法 | |
CN107369695B (zh) | 晶片封装体与其制造方法 | |
JP2009272512A (ja) | 半導体装置の製造方法 | |
US8785247B2 (en) | Chip package and method for forming the same | |
US8748926B2 (en) | Chip package with multiple spacers and method for forming the same | |
JP4468427B2 (ja) | 半導体装置の製造方法 | |
JP2012033718A (ja) | 半導体装置及びその製造方法 | |
JP2003163341A (ja) | 固体撮像装置 | |
JP2001223288A (ja) | 集積回路装置とその製法 | |
JP4483016B2 (ja) | 固体撮像装置とその製造方法 | |
US20180226442A1 (en) | Image sensor and manufacturing method thereof | |
JP2012216868A (ja) | 電子部品用パッケージ及び電子部品装置 | |
JP2008147368A (ja) | 半導体装置 | |
JP5825854B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4942671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |