JP4942671B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4942671B2
JP4942671B2 JP2008014144A JP2008014144A JP4942671B2 JP 4942671 B2 JP4942671 B2 JP 4942671B2 JP 2008014144 A JP2008014144 A JP 2008014144A JP 2008014144 A JP2008014144 A JP 2008014144A JP 4942671 B2 JP4942671 B2 JP 4942671B2
Authority
JP
Japan
Prior art keywords
substrate
space
adhesive layer
functional element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008014144A
Other languages
English (en)
Other versions
JP2009176955A (ja
Inventor
道和 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008014144A priority Critical patent/JP4942671B2/ja
Publication of JP2009176955A publication Critical patent/JP2009176955A/ja
Application granted granted Critical
Publication of JP4942671B2 publication Critical patent/JP4942671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体基板に形成された機能素子部の上に空間を有するように、半導体基板の機能素子が形成された側の面上に接着層を介して接合された保護基板を備える半導体装置およびその製造方法に関する。
特許文献1には、半導体ウェハー上に複数の半導体チップと、前記半導体チップの間にダイシング用のスクライブライン領域を備えた半導体装置において、半導体チップの領域では、第1の層間絶縁膜と、第1の層間絶縁膜より固い第2の層間絶縁膜がそれぞれ複数層積層され、スクライブライン領域では、第2の層間絶縁膜を形成せず、前記第1の層間絶縁膜が複数層積層されていることを特徴とする半導体装置が記載されている。
特許文献2には、素子が実装された素子側基板と、素子側基板の実装面に対向して配置された蓋側基板と、素子を囲むように素子側基板と蓋側基板との間に配設され、前記素子を気密封止する接合材と、接合材の外周側かつ素子側基板と蓋側基板との間に充填された充填材とを備えた、気密パッケージが記載されている。
特開2005−294677号公報 特開2006−339369号公報
半導体基板に機能素子が形成され、機能素子部の上に空間を有するように接着層を介して接合された保護基板を備える半導体装置においては、機能素子に対して外部雰囲気(例えば湿度)の悪影響を防ぐため、機能素子部の上に設けられた空間の密閉性が要求される。このため、特許文献2においては、両基板の間にメタル層を介して金属系の封止材からなる接合材を設けるようにしている(特許文献2の段落12を参照)。しかしながら、金属系の封止材を用いて両基板を接合するためには、はんだの再溶融が必要(特許文献2の段落20を参照)であり、製造プロセスの工数が多い。また、半導体基板や機能素子がはんだの溶融温度に耐えることが必要となる。
本発明は、上記事情に鑑みてなされたものであり、機能素子が保護基板により封止されたパッケージを、簡便に製造することができ、かつ耐湿性に優れたものとなる半導体装置およびその製造方法を提供することを課題とする。
前記課題を解決するため、本発明は、機能素子が形成された半導体基板と、前記機能素子部の上に第1の空間を有するように前記半導体基板の前記機能素子が形成された側の面上に接着層を介して接合された保護基板を備える半導体装置であって、前記接着層は、接着樹脂層からなり、前記接着層は、前記第1の空間を囲む第2の空間と、前記第2の空間の内側の接着層と、前記第2の空間の外側の接着層とを有し、前記外側の接着層の外形は、前記半導体基板または前記保護基板の一方または両方の基板の側面によって囲まれる該基板の外形と同じであることを特徴とする半導体装置を提供する。
前記内側の接着層および前記外側の接着層が、それぞれ前記半導体基板および前記保護基板に接合されることにより、前記機能素子を有する前記第1の空間が封止されていることが好ましい。
前記外側の接着層は、前記半導体基板または前記保護基板の一方または両方の切断におけるダイシングライン上に存在し、前記内側の接着層は、ダイシングブレードの刃が当たらない位置に存在することが好ましい。
前記内側の接着層が前記半導体基板および前記保護基板に接合されることにより、前記機能素子を有する前記第1の空間が封止されていることが好ましい。
前記第2の空間には、機能素子を有しないことが好ましい。
本発明によれば、半導体基板と保護基板との間を接合する接着層において、機能素子部の上に設けられた第1の空間を囲むように第2の空間を有するので、耐湿性に優れた半導体パッケージを提供することができる。
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図1は、本発明の半導体装置の製造方法を説明する図面であり、第1の開口部および第2の開口部を有する接着層を備えた半導体基板の一例を示す断面図である。図2は、図1の半導体基板に保護基板を貼り合わせた状態を説明する図面であり、図2(a)は図2(b)のA−A線に沿う接着層の形状を示す図、図2(b)は厚さ方向に沿う断面図である。図3は、図2の貼り合わせ基板を切断した状態を説明する図面であり、図3(a)は図3(b)のB−B線に沿う接着層の形状を示す図、図3(b)は厚さ方向に沿う断面図である。
図4は、本発明の半導体装置の一例を説明する図面であり、図4(a)は図4(b)のC−C線に沿う接着層の形状を示す図、(b)は厚さ方向に沿う断面図である。図5は、本発明の半導体装置の基板裏面側に入出力端子を設けたものの一例を示す断面図である。図6は、本発明の半導体装置の基板側部に入出力端子を設けたものの一例を示す断面図である。図7は、図6の半導体装置をワイヤーボンディングで実装した状態の一例を示す断面図である。
図4に示すように、本形態例の半導体装置10は、機能素子12が形成された半導体基板11と、機能素子部の上に第1の空間13を有するように半導体基板11の機能素子12が形成された側の面上に接着層14a,14bを介して接合された保護基板16を備える半導体装置であって、接着層14a,14bは、第1の空間13を囲む第2の空間15を有することを特徴とする。これにより、接着層14a,14bは、第1の空間13を囲む第2の空間15の内側の接着層14aと、第2の空間15の外側の接着層14bとに分離される。
このように、本発明の半導体基板によれば、半導体基板11と保護基板16との間を接合する接着層14a,14bにおいて、機能素子12を備えた部分の上に設けられた第1の空間13を囲むように第2の空間15を有するので、耐湿性に優れた半導体パッケージを提供することができる。
本発明を利用することが可能な半導体装置(デバイス)としては、イメージセンサやMEMSデバイスといった、基板表面に三次元構造を持つアクティブエリア(例えばイメージセンサにおけるマイクロレンズ等、MEMSデバイスにおける可動電極等)を有するデバイスが挙げられる。本発明の半導体装置は、ウエハレベルパッケージ技術を用いた製造にも好適に用いることができる。
保護基板16は、ガラス基板やシリコン基板など、半導体装置の用途によって選択することが可能である。イメージセンサなどの光学デバイスをパッケージングする場合は、ガラス基板などの透明な基板が一般的に使用される。
接着層は、接着樹脂を用いて形成されることが好ましく、これにより、製造プロセスの低温化が図れる。特に、温度耐性の低い(200℃程度)素子、例えば固体撮像素子のパッケージ等に応用できる。また、接着層が接着樹脂からなる接着樹脂層である場合は、ウエハレベルパッケージ技術において、パッケージ後にダイシングを行うとき、メタルの接合体を用いた場合に比べて、その接着樹脂層をダイシングブレードで比較的容易に切断することができる。また、感光性接着樹脂等を用いれば、プロセスの簡略化を図ることができる。
接着層は、ワニス状やペースト状の接着剤をスピンコート法、印刷法、ディスペンス法などにより塗布したり、フィルム状の接着剤をラミネートにより貼り合わせたりすることによって形成することができる。接着樹脂としては、例えば紫外線(UV)硬化性樹脂などの感光性接着剤、あるいは熱硬化性接着剤などを用いることができる。接着樹脂の具体例としては、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂が挙げられる。
半導体基板11と保護基板16との間に配される接着層14a,14bが、上述の第1の空間13および第2の空間15を有する方法としては、まず、半導体基板11または保護基板16のいずれか一方の基板の上に、第1の空間13および第2の空間15に対応する位置に開口部(すなわち図1に示すような第1の開口部13Aおよび第2の開口部15A)を有する接着層14a,14bを形成した後、その接着層14a,14bの上に、前記一方の基板に対向して配される他方の基板を接合する方法が挙げられる。
本発明においては、半導体基板11の上に第1の開口部13Aおよび第2の開口部15Aを有する接着層14a,14bを形成した後にその接着層14a,14bの上に保護基板16を接合する方法でもよく、保護基板16の上に第1の開口部13Aおよび第2の開口部15Aを有する接着層14a,14bを形成した後にその接着層14a,14bの上に半導体基板11を接合する方法によることも可能である。前者の半導体基板11の上に接着層14a,14bを形成した後に保護基板16を接合する方法であれば、機能素子12と第1の開口部13Aとの位置合わせが容易であるので好ましい。
例えば、図1に示すように、機能素子12が形成された半導体基板11の機能素子12が形成された側の面上に、機能素子部に第1の開口部13Aと、第1の開口部13Aを囲む第2の開口部15Aを有する接着層14a,14bを形成した後、図2に示すように、第1の開口部13Aおよび第2の開口部15Aにおいて半導体基板11の機能素子12が形成された側の面と保護基板16との間に空隙を備えるように、接着層14a,14bを介して保護基板16を取り付けることで、接着層14a,14bに第1の空間13および第2の空間15を有する半導体装置を製造することができる。
別の方法としては、機能素子12が形成された半導体基板11の機能素子12が形成された側の面上に、予め機能素子部に対応した部分に第1の開口部13Aを有する接着層を配置した後、半導体基板11上に配置した接着層に対して、第1の開口部13Aを囲むように第2の開口部15Aを形成する方法が挙げられる。そして、第1の開口部13Aおよび第2の開口部15Aにおいて半導体基板11の機能素子12が形成された側の面と保護基板16との間に空隙を備えるように、接着層14a,14bを介して保護基板16を取り付けることで、接着層14a,14bに第1の空間13および第2の空間15を有する半導体装置を製造することができる。
半導体基板11に対して接着層14a,14bを介して保護基板16を取り付けるときの接合方法としては、例えば熱圧着法が挙げられる。この方法では、真空チャンバ内で加熱プレスし、その最中またはプレス後に、所定の硬化温度で接着剤を熱硬化させる。硬化温度は、材料により異なるが、150〜250℃程度が一般的である。また、接着剤がUV硬化型接着剤であれば、基板を重ね合わせた後にUV硬化させる方法も可能であり、この場合は常温で接合が可能であるという利点がある。
本発明をウエハレベルパッケージに適用する場合は、接着層を形成する際の半導体基板として半導体ウエハを用い、接着層14a,14bを介して保護基板16を取り付ける。このときの接着層14a,14bは、図2に示すように、ダイシングライン17で囲まれた領域の内側において、機能素子部の上の第1の空間13と、第1の空間13を囲む第2の空間15とを設けるようにすればよい。また、その他必要な加工工程を経た後で、ダイシングライン17に沿ってブレードを用いてダイシングして、図3に示すように半導体装置をチップ化する。図3において、符号18は、チップ化後の半導体装置同士の間隙である。
ダイシング方法としては、半導体基板11と保護基板16を同じブレードを用いて一括で切断する方法でもよく、あるいは、半導体基板11と保護基板16をそれぞれ別のブレードで個別に切断する方法でもよい。いずれの場合においても、本形態例によれば、ダイシングライン17と第1の空間13との間に第2の空間15が設けられ、第2の空間15の内側の接着層14a(すなわち第1の空間13と第2の空間15の間に存在する接着層)が、第2の空間15の外側の接着層14bと分離されており、かつ、ダイシングライン17には、第2の空間15の外側の接着層14bが存在する構造となる。
よって、ダイシングブレードの刃が当たる第2の空間15の外側の接着層14bと、ダイシングブレードの刃が全く当たらない第2の空間15の内側の接着層14aとを持つことになる。ダイシングライン17上に接着層14bが存在することにより、半導体基板11および保護基板16のチッピングを抑制することができる。しかし、ダイシングブレードの刃が当たった第2の空間15の外側の接着層14bは、ダイシングによるダメージのため、吸湿リフロー試験やプレッシャークッカ試験(PCT)、温度サイクル試験、恒温恒湿試験等の信頼性が低下してしまう。そのため、ダイシングブレードの刃が当たる外側の接着層14bと、機能素子部の上の第1の空間13を囲む内側の接着層14aとの間に、第2の空間15を設けることにより、長期信頼性を保ちつつ、機能素子部を保護することが可能になる。また、外側の接着層14bと内側の接着層14aとを完全に分離するため、第2の空間15は、第1の空間13を囲むように設けられる。このため、外側の接着層14bがダメージ等のため剥離した場合でも、内側の接着層14aが剥離することを防止することができる。
機能素子12をパッケージの外側に露出される入出力端子と接続する方法としては、図5に示すように、入出力端子25を半導体基板11の裏面(機能素子12が形成された側とは反対側の面)に設けた場合は、半導体基板11を貫通するビア(貫通穴)22を通じ配線23で接続する形成する方法や、図6に示すように、入出力端子33を半導体基板11の機能素子12が形成された側の外周部32に設けた場合は、入出力端子33が外部に露出されるように、保護基板16の側面31の位置を半導体基板11の外周部32より内側にしておく方法が挙げられる。
図5に示す構造を作製するには、例えば、半導体基板11の機能素子12が形成された側の面において第1の空間13より外側の位置に、機能素子12と電気的に接続された端子21を形成し、この端子21を露呈するようにドライエッチング法等により半導体基板11を貫通するビア22を形成し、ビア22の側壁に対してPE−CVD法等によりSiOなどの絶縁層22aを形成して絶縁した後、Cu電解メッキなどによりビア22を通る配線23を形成する方法を用いることができる。また、プリント基板への実装のため、半導体基板11の裏面には、配線23の一部を露呈する開口部24aを有する保護樹脂層24を形成するとともに、保護樹脂層24の開口部24aにペースト印刷法やボール搭載法などにより入出力端子25としてはんだバンプを形成する手法を例示することができる。端子21、ビア22、絶縁層22a、配線23、保護樹脂層24、はんだバンプ25を形成する工程はウエハの段階で行うことができ、これらの形成後にダイシングを行うことにより、図5に示すように、最終形態であるチップ化された半導体装置を得ることができる。
また、図6に示す半導体装置30を作製するには、例えば、ウエハサイズの半導体基板11とウエハサイズの保護基板16を接着層14a,14bにより接合した後、先に保護基板16のみ側面31の位置でダイシングして入出力端子33を露出させ、その後、半導体基板11をダイシングすることでチップ化するようにすると、ウエハの状態で半導体基板11を保持して安定的に保護基板16のダイシングを行うことができるので、好ましい。なお、工数は掛かるが、チップサイズの保護基板16を必要な個数用意して、個別に半導体基板11に接合し、機能素子12を封止する方法もある。
図6に示す半導体装置30を実装基板35に実装するには、図7に示すように、チップ化された半導体装置30の入出力端子33と実装基板35上の端子36との間にワイヤー34を配して、ワイヤーボンディングで接続する方法を取ることができる。
本発明は、半導体基板に形成された機能素子部の上に空間を有するように、半導体基板の機能素子が形成された側の面上に接着層を介して接合された保護基板を備える半導体装置およびその製造に利用することが可能であり、例えば、イメージセンサやMEMSデバイスといった、基板表面に三次元構造を持つアクティブエリア(例えばイメージセンサにおけるマイクロレンズ等、MEMSデバイスにおける可動電極等)を有するデバイスが挙げられる。
本発明の半導体装置の製造方法を説明する図面であり、第1の開口部および第2の開口部を有する接着層を備えた半導体基板の一例を示す断面図である。 図1の半導体基板に保護基板を貼り合わせた状態を説明する図面であり、(a)は(b)のA−A線に沿う接着層の形状を示す図、(b)は厚さ方向に沿う断面図である。 図2の貼り合わせ基板を切断した状態を説明する図面であり、(a)は(b)のB−B線に沿う接着層の形状を示す図、(b)は厚さ方向に沿う断面図である。 本発明の半導体装置の一例を説明する図面であり、(a)は(b)のC−C線に沿う接着層の形状を示す図、(b)は厚さ方向に沿う断面図である。 本発明の半導体装置の基板裏面側に入出力端子を設けたものの一例を示す断面図である。 本発明の半導体装置の基板側部に入出力端子を設けたものの一例を示す断面図である。 図6の半導体装置をワイヤーボンディングで実装した状態の一例を示す断面図である。
符号の説明
10,20,30…半導体装置、11…半導体基板、12…機能素子、13…第1の空間、13A…第1の開口部、14a,14b…接着層、15…第2の空間、15A…第2の開口部、16…保護基板。

Claims (5)

  1. 機能素子が形成された半導体基板と、前記機能素子部の上に第1の空間を有するように前記半導体基板の前記機能素子が形成された側の面上に接着層を介して接合された保護基板を備える半導体装置であって、
    前記接着層は、接着樹脂層からなり、
    前記接着層は、前記第1の空間を囲む第2の空間と、前記第2の空間の内側の接着層と、前記第2の空間の外側の接着層とを有し、前記外側の接着層の外形は、前記半導体基板または前記保護基板の一方または両方の基板の側面によって囲まれる該基板の外形と同じであることを特徴とする半導体装置。
  2. 前記内側の接着層および前記外側の接着層が、それぞれ前記半導体基板および前記保護基板に接合されることにより、前記機能素子を有する前記第1の空間が封止されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記外側の接着層は、前記半導体基板または前記保護基板の一方または両方の切断におけるダイシングライン上に存在し、前記内側の接着層は、ダイシングブレードの刃が当たらない位置に存在することを特徴とする請求項1または2に記載の半導体装置。
  4. 前記内側の接着層が前記半導体基板および前記保護基板に接合されることにより、前記機能素子を有する前記第1の空間が封止されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記第2の空間には、機能素子を有しないことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
JP2008014144A 2008-01-24 2008-01-24 半導体装置およびその製造方法 Expired - Fee Related JP4942671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008014144A JP4942671B2 (ja) 2008-01-24 2008-01-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008014144A JP4942671B2 (ja) 2008-01-24 2008-01-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009176955A JP2009176955A (ja) 2009-08-06
JP4942671B2 true JP4942671B2 (ja) 2012-05-30

Family

ID=41031742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008014144A Expired - Fee Related JP4942671B2 (ja) 2008-01-24 2008-01-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4942671B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782862B (zh) 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
JP2011177851A (ja) * 2010-03-03 2011-09-15 Fuji Electric Co Ltd Mems部品の製造方法
JP2012058084A (ja) * 2010-09-09 2012-03-22 Seiko Npc Corp 赤外線センサ装置の製造方法及びこの方法により製造された赤外線センサ装置
US8454789B2 (en) * 2010-11-05 2013-06-04 Raytheon Company Disposable bond gap control structures
WO2017006856A1 (ja) * 2015-07-07 2017-01-12 シャープ株式会社 表示装置及び駆動回路部品の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
DE102004027501A1 (de) * 2004-06-04 2005-12-22 Robert Bosch Gmbh Mikromechanisches Bauelement mit mehreren Kavernen und Herstellungsverfahren
US7378724B2 (en) * 2005-03-24 2008-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity structure for semiconductor structures
KR100994845B1 (ko) * 2006-11-02 2010-11-16 도판 인사츠 가부시키가이샤 고체 촬상 장치 및 그 제조 방법
FR2922203B1 (fr) * 2007-10-15 2009-11-20 Commissariat Energie Atomique Procede de realisation d'une structure ayant un cordon de scellement ajoure et structure obtenue.

Also Published As

Publication number Publication date
JP2009176955A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
US10446504B2 (en) Chip package and method for forming the same
US8716109B2 (en) Chip package and fabrication method thereof
JP5344336B2 (ja) 半導体装置
JP5137059B2 (ja) 電子部品用パッケージ及びその製造方法と電子部品装置
KR100691398B1 (ko) 미소소자 패키지 및 그 제조방법
TWI569402B (zh) 晶片封裝體
US6838309B1 (en) Flip-chip micromachine package using seal layer
US20130307147A1 (en) Chip package and method for forming the same
WO2008018524A1 (en) Semiconductor device and its manufacturing method
US20130292786A1 (en) Integrated optical sensor module
TWI595618B (zh) 感測模組及其製造方法
US20170117242A1 (en) Chip package and method for forming the same
JP4942671B2 (ja) 半導体装置およびその製造方法
JP5806534B2 (ja) チップパッケージビルドアップ方法
CN107369695B (zh) 晶片封装体与其制造方法
JP2012209449A (ja) 半導体装置の製造方法
US8785247B2 (en) Chip package and method for forming the same
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
JP2003163341A (ja) 固体撮像装置
WO2014027476A1 (ja) 半導体デバイス
JP2001223288A (ja) 集積回路装置とその製法
JP4483016B2 (ja) 固体撮像装置とその製造方法
US20180226442A1 (en) Image sensor and manufacturing method thereof
JP2012216868A (ja) 電子部品用パッケージ及び電子部品装置
JP2008147368A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120228

R151 Written notification of patent or utility model registration

Ref document number: 4942671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees