KR100994845B1 - 고체 촬상 장치 및 그 제조 방법 - Google Patents

고체 촬상 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100994845B1
KR100994845B1 KR1020087016059A KR20087016059A KR100994845B1 KR 100994845 B1 KR100994845 B1 KR 100994845B1 KR 1020087016059 A KR1020087016059 A KR 1020087016059A KR 20087016059 A KR20087016059 A KR 20087016059A KR 100994845 B1 KR100994845 B1 KR 100994845B1
Authority
KR
South Korea
Prior art keywords
solid
imaging device
state imaging
spacer
partition
Prior art date
Application number
KR1020087016059A
Other languages
English (en)
Other versions
KR20080091439A (ko
Inventor
가쯔미 야마모또
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006299333A external-priority patent/JP5061579B2/ja
Priority claimed from JP2006299334A external-priority patent/JP5061580B2/ja
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20080091439A publication Critical patent/KR20080091439A/ko
Application granted granted Critical
Publication of KR100994845B1 publication Critical patent/KR100994845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

고체 촬상 소자 칩과, 이 고체 촬상 소자 칩의 수광면에 대향하여 배치된 투명판과, 상기 고체 촬상 소자 칩 및 투명판 사이의 간격을 일정하게 유지하기 위해서, 상기 고체 촬상 소자 칩의 수광면의 주변부에 틀 형상으로 배치된 스페이서와, 상기 고체 촬상 소자 칩 및 투명판 사이의 공극의 주연을 밀봉하는 접착층을 구비하는 고체 촬상 장치에서, 상기 스페이서는, 복수개의 격벽으로 이루어지는 것을 특징으로 한다.
수광면, 접착층, 투명판, 격벽, 웨이퍼, 글래스 기판

Description

고체 촬상 장치 및 그 제조 방법{SOLID-STATE IMAGING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 고체 촬상 장치 및 그 제조 방법에 관한 것으로, 특히, 제조 시에서의 웨이퍼와 글래스 기판의 거리를 일정하게 유지하는 것이 가능한 고체 촬상 장치 및 그 제조 방법에 관한 것이다.
최근, CCD나 CMOS 등의 고체 촬상 소자를 이용한 디지탈 카메라나 비디오 카메라가 보급되어 있지만, 이 고체 촬상 소자를 CSP(칩 사이즈 패키지) 방식을 이용하여 더욱 소형화하는 기술이 개발되어 있다. 이러한 소형 고체 촬상 소자는, 휴대 전화 등의 소형·경량·박형화가 요구되는 전자 기기에 내장하는 데에 바람직하다.
소형 고체 촬상 소자는, 수광면에 다수의 마이크로렌즈를 설치한 고체 촬상 소자 칩과 적외 컷트 투명 글래스판이, 사이에 일정한 거리를 유지하기 위한 스페이서를 개재시켜서, 대향하여 배치되고, 간극부 주연이 접착제로 밀봉된 구조를 갖는다(예를 들면, 일본 특허 공개 2002-329852호 공보 참조).
이와 같이 구성되는 소형 고체 촬상 소자는, 1매의 웨이퍼에 복수의 고체 촬상 소자 칩이 다면화되어 있는 고체 촬상 소자 웨이퍼와, 적외 컷트 투명 글래스 기판을, 사이에 스페이서를 개재시켜서 접합한 후, 고체 촬상 소자 웨이퍼의 이면을 연마하여, 그 두께를 30∼100㎛ 정도로 하고, 다음으로 접합 구조를 고체 촬상 소자 칩마다 절단함으로써 제조된다.
이 경우, 고체 촬상 소자 웨이퍼와 적외 컷트 투명 글래스 기판 사이의 거리는, 스페이서의 높이에 의해 규정되지만, 이를 20∼30㎝의 직경의 웨이퍼 전체면에 걸쳐 균일하게 할 필요가 있다. 그러나, 종래의 스페이서에서는, 접합 시에 적외 컷트 투명 글래스 기판의 위로부터 압력을 가하면, 용이하게 압축되어, 그 거리를 웨이퍼 전체면에 걸쳐 균일하게 유지할 수 없다고 하는 문제가 있다.
또한, 한편에서, 종래의 스페이서에서는, 접합 시에 적외 컷트 투명 글래스 기판의 위로부터 압력을 가하면, 틀 형상의 스페이서의 내측의 기체가 빠져나가는 출구가 없기 때문에, 내측에 기포가 말려드는 형태로 된다. 이 기포는 광학적인 폐해를 초래함과 함께, 기체의 압력에 의해 접착제가 밀려 나와, 불량품을 발생하는 원인으로 된다.
<발명의 개시>
본 발명의 제1 목적은, 제조 공정에서 큰 압력이 가해졌을 때에도, 충분한 강도를 갖고, 고체 촬상 소자 웨이퍼와 글래스 기판 사이의 거리를 균일하게 유지하는 것이 가능한 구조를 갖는 고체 촬상 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 제2 목적은, 제조 공정에서 큰 압력이 가해졌을 때에, 스페이서의 내측에 기체가 말려드는 일이 없고, 또한 불량품의 발생을 생기게 하는 일이 없는 고체 촬상 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 제1 양태에 따르면, 고체 촬상 소자 칩과, 이 고체 촬상 소자 칩의 수광면에 대향하여 배치된 투명판과, 상기 고체 촬상 소자 칩 및 투명판 사이의 간격을 일정하게 유지하기 위해서, 상기 고체 촬상 소자 칩의 수광면의 주변부에 틀 형상으로 배치된 스페이서와, 상기 고체 촬상 소자 칩 및 투명판 사이의 공극의 주연을 밀봉하는 접착층을 구비하는 고체 촬상 장치에서, 상기 스페이서는, 복수개의 격벽으로 이루어지는 것을 특징으로 하는 고체 촬상 장치가 제공된다.
본 발명의 제2 양태에 따르면, 전술한 고체 촬상 장치의 제조 방법으로서, 복수의 고체 촬상 소자 칩이 형성된 고체 촬상 소자 웨이퍼와 투명 기판 중 적어도 어느 한쪽의, 개개의 고체 촬상 소자 칩의 주변부 또는 그에 대응하는 위치에, 스페이서를 구성하는 높이가 서로 다른 복수개의 틀 형상의 격벽을 형성하는 공정, 상기 고체 촬상 소자 웨이퍼와 투명 기판을, 상기 복수개의 격벽을 사이에 개재시킨 상태에서, 상기 웨이퍼 위의 개개의 고체 촬상 소자 칩의 주연부에 형성된 접착제층을 개재하여 접합하는 공정, 및 상기 접합된 구조를 고체 촬상 소자 칩마다 절단하는 공정을 구비하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법이 제공된다.
이상의 고체 촬상 장치 및 그 제조 방법에서, 스페이서는, 3개의 격벽으로 이루어지는 것으로 할 수 있다. 또한, 스페이서는, 높이가 높은 1개의 격벽과, 그 양측에 형성된 높이가 낮은 2개의 격벽으로 구성할 수 있다.
또한, 스페이서를 구성하는 복수의 격벽 중 적어도 외측의 하나에, 공기 빼기를 위한 절결(cut)을 형성할 수 있다.
또한, 스페이서는, 폴리이미드 수지, 에폭시 수지, 및 에폭시-아크릴레이트 수지로 이루어지는 군으로부터 선택된 적어도 1종의 수지에 의해 구성할 수 있다.
본 발명에 따르면, 스페이서를 복수의 격벽, 특히 높이가 서로 다른 복수의 격벽에 의해 구성함으로써, 고체 촬상 장치의 제조 공정에서의 고체 촬상 소자 웨이퍼와 투명 기판의 접합 시의 큰 압력에 의해서도, 높이가 서로 다른 2종의 스페이서가 ２단계로 지지하므로, 스페이서의 고체 촬상 소자 웨이퍼와 투명 기판 사이의 거리를 전체면에 걸쳐 균일하게 유지할 수 있다.
또한, 스페이서를 구성하는 복수의 격벽 중 적어도 외측의 하나에, 공기 빼기를 위한 절결을 형성함으로써, 제조 공정, 특히 웨이퍼와 투명 기판의 접합 공정에서 큰 압력이 가해졌을 때에, 스페이서의 내측에 기체가 말려드는 일이 없고, 또한 불량품의 발생을 생기게 하는 일이 없는 고체 촬상 장치가 제공된다.
도 1은 본 발명의 일 실시 형태에 따른 고체 촬상 장치를 도시하는 단면도.
도 2는 도 1에 도시하는 고체 촬상 장치의 제조 공정에서의, 스페이서를 구성하는 3개의 격벽의 배치를 도시하는 도면.
도 3은 스페이서를 구성하는 3개의 격벽의 배치의 다른 예를 도시하는 도면.
도 4는 스페이서를 구성하는 3개의 격벽의 배치의 다른 예를 도시하는 도면.
도 5는 스페이서에 절결을 형성한 고체 촬상 장치의 적외 컷트 투명 글래스판을 제거한 상태의 상면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태에 대하여 설명한다.
도 1은, 본 발명의 일 실시 형태에 따른 고체 촬상 장치를 도시하는 단면도이다. 도 1에서, 고체 촬상 소자 칩(1)의 상면(수광면)에는, 복수의 마이크로렌즈(2)가 형성되어 있고, 이들 마이크로렌즈(2)에 대향하여, 투명판, 즉 적외 컷트 투명 글래스판(3)이 배치되어 있다. 또한, 고체 촬상 소자 칩(1)으로서는, CCD(전하 결합형 소자)나 CMOS(상보형 금속 산화물 반도체) 센서를 이용할 수 있다.
고체 촬상 소자 칩(1)과 적외 컷트 투명 글래스판(3) 사이에는, 틀 형상의 3개의 격벽으로 이루어지는 스페이서(4)가 개재되어 있어, 양자 간격을 일정하게 유지하고 있다. 고체 촬상 소자 칩(1)과 적외 컷트 투명 글래스판(3)의 간극의 주연은, 자외선 경화성 수지를 경화시켜 이루어지는 접착제층(5)에 의해 밀봉되어 있다.
고체 촬상 소자 칩(1)의 상면 주변부에는, 고체 촬상 소자의 전극 패드(도시 생략)가 형성되고, 또한, 저면 주변부에는 이면 전극(도시 생략)이 형성되어 있고, 이들 전극 패드 및 이면 전극을 접속하기 위해서, 고체 촬상 소자 칩(1)의 상면 주변부로부터 측면을 통하여 저면 주변부에 연장되는 측벽 둘레 배선층(6)이 형성되어 있다. 또한, 고체 촬상 소자 칩(1)의 저면 주변부에서의 측벽 둘레 배선층(6)의 부분에는, 외부 접속용 범프(7)가 형성되어 있다.
이러한 구조의 측부 및 저부는, 솔더 레지스트로 이루어지는 절연층(8)에 의해 피복되어 있다. 또한, 적외 컷트 투명 글래스판(3)의 하면 주변부에는, 마이크 로렌즈(2)의 외측의 영역을 덮도록, 차광 박막(9)이 형성되어 있다.
이상과 같이 구성되는 고체 촬상 장치는, 다음과 같은 제조 프로세스에 의해 제조된다.
즉, 우선, 복수의 고체 촬상 소자 칩이 형성되고, 그 상면에 복수의 마이크로렌즈가 형성된 고체 촬상 소자 웨이퍼와, 이 웨이퍼와 동일한 정도의 사이즈의 투명 글래스 기판을 준비한다. 다음으로, 이들 고체 촬상 소자 웨이퍼 및 투명 글래스 기판 중 어느 한쪽 또는 쌍방에, 개개의 고체 촬상 소자 칩의 주변부 또는 그에 대응하는 위치에, 높이가 서로 다른 복수개의 격벽을 형성한다. 도 2에 그 일례를 나타낸다.
즉, 도 2는, 상기 고체 촬상 소자 웨이퍼(11)와 투명 기판(12)을, 접합하기 위해 대향하여 배치한 상태의, 스페이서가 형성되는 부분을 확대하여 나타낸다. 도 2에서, 투명 기판(12)의 하면에는 높이가 높은 제1 격벽(13)이 형성되고, 고체 촬상 소자 웨이퍼(11)의 상면에는, 제1 격벽(13)의 양측에 위치하도록, 제1 격벽(13)보다도 높이가 낮은 제2 및 제3 격벽(14, 15)이 형성되어 있다. 이들 제1∼제3 격벽에 의해, 도 1에 도시하는 스페이서(4)가 구성된다.
제1 격벽(13)의 높이는, 예를 들면 50∼120㎛이며, 폭은, 예를 들면 70∼150㎛이다. 또한, 제2 및 제3 격벽(14, 15)의 높이는, 마이크로렌즈(2)가 투명 글래스 기판과 접촉하여 손상하는 일이 없도록, 마이크로렌즈(2)의 높이보다도 높고, 예를 들면 40∼100㎛이며, 폭은, 예를 들면 70∼150㎛이다.
격벽의 형성은, 시판되는 감광성 수지 조성물을 포토리소그래피에 의해 패터 닝함으로써 행할 수 있다. 구성 수지로서는, 폴리이미드 수지, 에폭시 수지, 및 에폭시-아크릴레이트 수지 등을 이용할 수 있다.
다음으로, 고체 촬상 소자 웨이퍼의, 격벽의 외측의 위치에, 자외선 경화성 수지 등으로 이루어지는 접착제층을 도포한다. 그리고, 고체 촬상 소자 웨이퍼와 투명 글래스 기판을 접합한다.
접합 시에는, 투명 글래스 기판에 큰 압력이 가해지고, 그 결과, 높이가 높은 제1 격벽(13)이 압축되어, 높이가 감소하고, 고체 촬상 소자 웨이퍼와 투명 기판 사이의 거리는 감소한다. 그러나, 그 양측의 제2 및 제3 격벽(14, 15)의 존재 때문에, 고체 촬상 소자 웨이퍼와 투명 기판 사이의 거리는 그 이상 감소하지 않고, 전체면에 걸쳐 균일하게 유지된다. 즉, 압축되어, 소정의 반발력을 갖는 제1 격벽(13)과, 그 양측의 높이가 낮은 제2 및 제3 격벽(14, 15)으로 이루어지는 스페이서에 의해, 접합 시의 큰 압력에 의해서도, 고체 촬상 소자 웨이퍼와 투명 기판 사이의 거리는 전체면에 걸쳐 균일하게 유지할 수 있다.
또한, 접합 후, 자외선의 조사 등에 의해 접착제층을 경화함으로써, 고체 촬상 소자 웨이퍼와 투명 기판 사이의 거리는 고정된다.
그 후, 접합된 구조를, 접착제층의 위치에서 고체 촬상 소자 칩마다, 다이싱 장치에 의해 절단하고, 측벽 둘레 배선층(6) 및 솔더 레지스트로 이루어지는 절연층(8)을 형성하고, 절연층(8)에 형성된 구멍을 통하여 외부 접속용 범프(7)를 형성함으로써, 도 1에 도시한 바와 같은 1개의 고체 촬상 소자 칩을 구비하는 고체 촬상 소자가 제조된다.
도 2에 도시하는 예에서는, 투명 기판(12)의 하면에 높이가 높은 제1 격벽(13)을, 고체 촬상 소자 웨이퍼(11)의 상면에 제1 격벽(13)보다도 높이가 낮은 제2 및 제3 격벽(14, 15)을 형성하였지만, 본 발명은 이에 한하지 않고, 다양한 격벽의 배치의 형태로 할 수 있다.
예를 들면, 도 3은, 높이가 높은 제1 격벽(13)을 고체 촬상 소자 웨이퍼(11)의 상면에, 제1 격벽(13)보다도 높이가 낮은 제2 및 제3 격벽(14, 15)을 투명 기판(12)의 하면에 형성한 예를 나타낸다. 또한, 도 4는, 높이가 높은 제1 격벽(13), 및 높이가 낮은 제2 및 제3 격벽(14, 15)의 모두를 고체 촬상 소자 웨이퍼(11)의 상면에 형성한 예를 나타낸다.
또한, 이상의 예에서는, 중앙에 높이가 높은 격벽을, 그 양측에 높이가 낮은 격벽을 형성하였지만, 이에 한하지 않고, 어느 한쪽의 측에 높이가 높은 격벽을, 그에 인접하여 높이가 낮은 격벽을 2개 형성하는 것도 가능하다. 단, 격벽이 3개인 경우에는, 고체 촬상 소자 웨이퍼와 투명 기판 사이의 거리를 확실하게 일정하게 유지하기 위해서, 높이가 낮은 격벽을 2개 형성하는 것이 바람직하다.
또한, 격벽의 개수는, 3개로 한하지 않고, 4개 이상이어도, 또한 경우에 따라서는 2개이어도 된다.
도 5는, 본 발명의 다른 실시 형태에 따른, 적외 컷트 투명 글래스판(3)을 제거한 상태의 고체 촬상 소자 칩(1)의 상면도이다. 또한, 마이크로렌즈(2)는 생략되어 있다. 도 5에 도시한 바와 같이, 고체 촬상 소자 칩(1)의 상면의 수광면을 둘러싸도록, 스페이서(4)를 구성하는 사이즈가 서로 다른 사각형 틀 형상의 3개의 격벽(4a, 4b, 4c)이, 외측을 향하여 사이즈를 확대하도록, 상자 형상으로 형성되어 있고, 이들 3개의 격벽(4a, 4b, 4c)의 대응하는 위치에 절결(16)이 형성되어 있음과 함께, 이들과 대향하는 위치에도, 절결(16)이 형성되어 있다. 즉, 격벽(4a, 4b, 4c)에는, 각각 2개의 절결(16)이 형성되어 있다.
격벽(4a, 4b, 4c)의 높이는, 마이크로렌즈(2)가 투명 글래스 기판과 접촉하여 손상하는 일이 없도록, 마이크로렌즈(2)의 높이보다도 높고, 예를 들면 40∼100㎛이며, 폭은, 예를 들면 70∼150㎛이다.
또한, 절결(16)의 폭은, 후술하는 바와 같이, 접합 공정에서 압압할 때에 공기가 빠져 나갈 수 있으면 되므로, 특별히 한정되지 않지만, 통상은 70∼300㎛이다.
이들 3개의 격벽(4a, 4b, 4c)으로 이루어지는 스페이서(4)의 좌우의 외측에는, 전극 패드(17)가 형성되어 있고, 이들 전극 패드(17)는, 측벽 둘레 배선층(6)에 접속되어 있다.
도 1에 도시한 바와 같이, 고체 촬상 소자 칩(1)과 적외 컷트 투명 글래스판(3)의 간극의 주연은, 자외선 경화성 수지를 경화시켜 이루어지는 접착제층(5)에 의해 밀봉되어 있다.
고체 촬상 소자 칩(1)의 저면 주변부에는 이면 전극(도시 생략)이 형성되어 있고, 상면 주변부에 형성된 전극 패드(17)와 이면 전극을 접속하기 위해서, 고체 촬상 소자 칩(1)의 상면 주변부로부터 측면을 통하여 저면 주변부에 연장되는 측벽 둘레 배선층(6)이 형성되어 있다. 또한, 고체 촬상 소자 칩(1)의 저면 주변부에서 의 측벽 둘레 배선층(6)의 부분에는, 외부 접속용 범프(7)가 형성되어 있다.
도 5에 도시하는 예에서는, 3개의 격벽(4a, 4b, 4c)의 대응하는 위치에 각각 2개의 절결(16)이 형성되어 있지만, 절결(16)의 수는, 각 격벽(4a, 4b, 4c)마다 1개이어도 되고, 혹은 3개 이상이어도 된다. 또한, 대응하는 위치에 제한하지 않고, 각 격벽(4a, 4b, 4c)마다 어긋나게 하여 형성하여도 된다.

Claims (10)

  1. 고체 촬상 소자 칩과, 이 고체 촬상 소자 칩의 수광면에 대향하여 배치된 투명판과, 상기 고체 촬상 소자 칩 및 투명판 사이의 간격을 일정하게 유지하기 위해서, 상기 고체 촬상 소자 칩의 수광면의 주변부에 틀 형상으로 배치된 스페이서와, 상기 고체 촬상 소자 칩 및 투명판 사이의 공극의 주연(周緣)을 밀봉하는 접착층을 구비하는 고체 촬상 장치로서,
    상기 스페이서는, 제1 격벽과, 상기 제1 격벽의 양측에 형성되고 상기 제1 격벽의 높이보다 낮은 제2 및 제3 격벽으로 이루어지는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 스페이서는, 폴리이미드 수지, 에폭시 수지, 및 에폭시-아크릴레이트 수지로 이루어지는 군으로부터 선택된 적어도 1종의 수지로 이루어지는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 스페이서를 구성하는 3개의 격벽 중 적어도 외측의 하나에, 공기 빼기를 위한 절결(cut)이 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 고체 촬상 장치의 제조 방법에 있어서,
    복수의 고체 촬상 소자 칩이 형성된 고체 촬상 소자 웨이퍼와, 상기 고체 촬상 소자 칩의 수광면에 대향하여 배치된 투명 기판 중 적어도 어느 한쪽의, 개개의 고체 촬상 소자 칩의 주변부 또는 그에 대응하는 위치에, 상기 고체 촬상 소자 칩 및 투명 기판 사이의 간격을 일정하게 유지하기 위한 스페이서를 구성하는 높이가 서로 다른 복수개의 틀 형상의 격벽을 형성하는 공정과,
    상기 고체 촬상 소자 웨이퍼와 투명 기판을, 상기 복수개의 격벽을 사이에 개재시킨 상태에서, 상기 고체 촬상 소자 칩 및 투명판 사이의 공극의 주연을 밀봉하기 위해 상기 웨이퍼 위의 개개의 고체 촬상 소자 칩의 주연부에 형성된 접착제층을 개재하여 접합하는 공정과,
    상기 접합된 구조를 고체 촬상 소자 칩마다 절단하는 공정
    을 구비하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 스페이서는, 3개의 격벽으로 이루어지는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 스페이서는, 높이가 높은 1개의 격벽과, 그 양측에 형성된 높이가 낮은 2개의 격벽으로 이루어지는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 스페이서는, 폴리이미드 수지, 에폭시 수지, 및 에폭시-아크릴레이트 수지로 이루어지는 군으로부터 선택된 적어도 1종의 수지로 이루어지는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 스페이서를 구성하는 복수의 격벽 중 적어도 외측의 하나에, 공기 빼기를 위한 절결을 형성하는 공정을 더 구비하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  9. 삭제
  10. 삭제
KR1020087016059A 2006-11-02 2007-10-29 고체 촬상 장치 및 그 제조 방법 KR100994845B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00299334 2006-11-02
JPJP-P-2006-00299333 2006-11-02
JP2006299333A JP5061579B2 (ja) 2006-11-02 2006-11-02 固体撮像装置及びその製造方法
JP2006299334A JP5061580B2 (ja) 2006-11-02 2006-11-02 固体撮像装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080091439A KR20080091439A (ko) 2008-10-13
KR100994845B1 true KR100994845B1 (ko) 2010-11-16

Family

ID=39344191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087016059A KR100994845B1 (ko) 2006-11-02 2007-10-29 고체 촬상 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7968961B2 (ko)
KR (1) KR100994845B1 (ko)
TW (1) TWI467747B (ko)
WO (1) WO2008053849A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170118650A (ko) * 2015-05-11 2017-10-25 삼성전기주식회사 전자 모듈과 그 제조 방법 및 이를 구비하는 카메라 모듈
KR101792442B1 (ko) * 2016-12-12 2017-10-31 삼성전기주식회사 전자 모듈과 그 제조 방법
US12040338B2 (en) 2018-10-24 2024-07-16 Sony Semiconductor Solutions Corporation Imaging apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4942671B2 (ja) * 2008-01-24 2012-05-30 株式会社フジクラ 半導体装置およびその製造方法
JP5315028B2 (ja) * 2008-12-04 2013-10-16 ルネサスエレクトロニクス株式会社 電子装置および電子装置の製造方法
JP2011054794A (ja) * 2009-09-02 2011-03-17 Panasonic Corp 光学デバイス及びその製造方法
JP5010661B2 (ja) * 2009-09-30 2012-08-29 株式会社東芝 電子機器および電子機器の製造方法
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
JP2011176105A (ja) * 2010-02-24 2011-09-08 Panasonic Corp 光学デバイス装置及びその製造方法
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same
KR102185061B1 (ko) 2015-08-27 2020-12-01 삼성전기주식회사 이미지 센서 조립체와 그 제조 방법, 및 카메라 모듈
US9859180B2 (en) * 2016-02-17 2018-01-02 Semiconductor Components Industries, Llc High reliability wafer level semiconductor packaging
KR20220051470A (ko) * 2020-10-19 2022-04-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323614A (ja) 1999-03-29 2000-11-24 Interuniv Micro Electronica Centrum Vzw イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TWI251101B (en) * 2000-08-02 2006-03-11 Allied Material Technology Cor A liquid crystal display and a method for fabricating the same
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
JP3839271B2 (ja) 2001-05-01 2006-11-01 富士写真フイルム株式会社 固体撮像装置及びその製造方法
JP4899279B2 (ja) * 2001-09-19 2012-03-21 ソニー株式会社 固体撮像装置
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP4450168B2 (ja) * 2002-11-27 2010-04-14 セイコーエプソン株式会社 半導体装置の製造方法および半導体装置用カバー
JP2005252183A (ja) * 2004-03-08 2005-09-15 Sony Corp 固体撮像素子及びその製造方法
JP2006147864A (ja) * 2004-11-19 2006-06-08 Fujikura Ltd 半導体パッケージ及びその製造方法
US7378724B2 (en) * 2005-03-24 2008-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity structure for semiconductor structures
US20070075236A1 (en) * 2005-09-30 2007-04-05 Po-Hung Chen Packaging method of a light-sensing semiconductor device and packaging structure thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323614A (ja) 1999-03-29 2000-11-24 Interuniv Micro Electronica Centrum Vzw イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170118650A (ko) * 2015-05-11 2017-10-25 삼성전기주식회사 전자 모듈과 그 제조 방법 및 이를 구비하는 카메라 모듈
US10009523B2 (en) 2015-05-11 2018-06-26 Samsung Electro-Mechanics Co., Ltd. Electronic module and method of manufacturing the same
US10602036B2 (en) 2015-05-11 2020-03-24 Samsung Electro-Mechanics Co., Ltd. Electronic module and method of manufacturing the same
KR102414837B1 (ko) * 2015-05-11 2022-07-01 삼성전기주식회사 전자 모듈과 그 제조 방법 및 이를 구비하는 카메라 모듈
KR101792442B1 (ko) * 2016-12-12 2017-10-31 삼성전기주식회사 전자 모듈과 그 제조 방법
US12040338B2 (en) 2018-10-24 2024-07-16 Sony Semiconductor Solutions Corporation Imaging apparatus

Also Published As

Publication number Publication date
US7968961B2 (en) 2011-06-28
TW200832692A (en) 2008-08-01
WO2008053849A1 (fr) 2008-05-08
KR20080091439A (ko) 2008-10-13
TWI467747B (zh) 2015-01-01
US20090200630A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
KR100994845B1 (ko) 고체 촬상 장치 및 그 제조 방법
TWI394269B (zh) 電子元件晶圓模組、電子元件晶圓模組之製造方法、電子元件模組及電子資訊裝置
JP4542768B2 (ja) 固体撮像装置及びその製造方法
TWI449162B (zh) 具有特定焦距之晶圓級影像感測器模組之製造方法
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
US20080191334A1 (en) Glass dam structures for imaging devices chip scale package
JP2004031939A (ja) 撮像装置およびその製造方法
US20070292127A1 (en) Small form factor camera module with lens barrel and image sensor
JP7372256B2 (ja) 固体撮像装置および電子機器
JP2007220968A (ja) 半導体装置の製造方法
JP2009290033A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
TW202015195A (zh) 影像感測器晶片級封裝
US20220254827A1 (en) Semiconductor package including an image sensor chip and a method of fabricating the same
US20230154954A1 (en) Semiconductor package
JP5061579B2 (ja) 固体撮像装置及びその製造方法
TW200818482A (en) Method for image sensor protection
JP5061580B2 (ja) 固体撮像装置及びその製造方法
KR100725317B1 (ko) 보호층을 구비한 이미지 센서
JP2013012552A (ja) 半導体装置、及び半導体装置の製造方法
JP6077341B2 (ja) ウェハレベルパッケージとその製造方法および半導体装置
KR101003636B1 (ko) 렌즈 웨이퍼와 그 제조방법 및 이를 이용한 카메라 모듈
JP2008166939A (ja) カメラモジュール
JP2017208403A (ja) 固体撮像装置の製造方法
JP2010219077A (ja) 半導体ウエハ基板および電子素子モジュール、電子情報機器
JP2011155038A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 9