KR20220051470A - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220051470A
KR20220051470A KR1020200134921A KR20200134921A KR20220051470A KR 20220051470 A KR20220051470 A KR 20220051470A KR 1020200134921 A KR1020200134921 A KR 1020200134921A KR 20200134921 A KR20200134921 A KR 20200134921A KR 20220051470 A KR20220051470 A KR 20220051470A
Authority
KR
South Korea
Prior art keywords
adhesive part
adhesive
image sensor
transparent substrate
sensor chip
Prior art date
Application number
KR1020200134921A
Other languages
English (en)
Inventor
서병림
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200134921A priority Critical patent/KR20220051470A/ko
Priority to TW110120123A priority patent/TW202230763A/zh
Priority to US17/351,048 priority patent/US11901385B2/en
Priority to CN202110888713.6A priority patent/CN114388540A/zh
Publication of KR20220051470A publication Critical patent/KR20220051470A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

서로 접하는 이미지 센서 칩과 로직 칩을 포함하는 반도체 칩 구조체, 상기 반도체 칩 구조체 상에 배치되는 투명 기판, 및 상기 반도체 칩 구조체의 가장자리에서 상기 반도체 칩 구조체와 상기 투명 기판 사이에 위치하는 접착 구조체를 포함하는 반도체 패키지를 제공하되, 상기 접착 구조체는 상기 반도체 칩 구조체의 상부면 상에 제공되는 제 1 접착부, 및 상기 투명 기판의 하부면 상에 제공되는 제 2 접착부를 포함하고, 상기 제 2 접착부는 상기 제 1 접착부의 상부면 및 측면들을 덮고, 상기 이미지 센서 칩은 상기 로직 칩보다 상기 투명 기판에 더 가까울 수 있다.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 상세하게는 이미지 센서 칩을 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
씨씨디(CCD) 센서나 씨모스 이미지 센서와 같은 이미지 센서는 모바일 폰, 디지털 카메라, 광마우스, 감시카메라, 생체 인식 장치와 같은 다양한 전자 제품에 적용되고 있다. 전자제품이 소형화와 다기능화가 될수록, 이미지 센서를 포함하는 반도체 패키지도 역시 소형화/고밀도화, 저전력, 다기능, 초고속 신호처리, 높은 신뢰성, 낮은 가격 및 선명한 화질 등이 요구되고 있다. 이러한 요구에 상응하기 위하여 다양한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 구조적 안정성이 향상된 반도체 패키지 및 이의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 센싱 감도가 향상된 반도체 패키지 및 이의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 서로 접하는 이미지 센서 칩과 로직 칩을 포함하는 반도체 칩 구조체, 상기 반도체 칩 구조체 상에 배치되는 투명 기판, 및 상기 반도체 칩 구조체의 가장자리에서 상기 반도체 칩 구조체와 상기 투명 기판 사이에 위치하는 접착 구조체를 포함할 수 있다. 상기 접착 구조체는 상기 반도체 칩 구조체의 상부면 상에 제공되는 제 1 접착부, 및 상기 투명 기판의 하부면 상에 제공되는 제 2 접착부를 포함할 수 있다. 상기 제 2 접착부는 상기 제 1 접착부의 상부면 및 측면들을 덮을 수 있다. 상기 이미지 센서 칩은 상기 로직 칩보다 상기 투명 기판에 더 가까울 수 있다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 패키지 기판, 상기 패키지 기판 상에 배치되는 로직 칩, 상기 로직 칩 상에 배치되는 이미지 센서 칩, 상기 이미지 센서 칩은 상기 이미지 센서 칩의 상부면 상에 제공되는 마이크로 렌즈 어레이를 포함하고; 상기 이미지 센서 칩 상에 배치되는 투명 기판, 및 상기 이미지 센서 칩과 상기 투명 기판 사이에서, 상기 마이크로 렌즈 어레이를 둘러싸는 접착 구조체를 포함할 수 있다. 상기 접착 구조체는 상기 이미지 센서 칩의 상기 상부면 상에 제공되는 제 1 접착부, 상기 이미지 센서 칩의 상기 상부면 상에서 평면적으로 상기 제 1 접착부를 둘러싸는 제 2 접착부, 및 상기 투명 기판의 하부면 상에서, 상기 제 1 접착부 및 상기 제 2 접착부를 위에서부터 덮는 제 3 접착부를 포함할 수 있다. 상기 제 1 접착부 및 상기 제 2 접착부는 광경화성 폴리머를 포함할 수 있다. 상기 제 3 접착부는 열경화성 폴리머를 포함할 수 있다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법은 서로 접하는 이미지 센서 칩과 로직 칩을 포함하는 반도체 칩 구조체를 제공하는 것, 상기 이미지 센서 칩의 상부면 상에 제공되는 마이크로 렌즈 어레이를 포함하고, 상기 칩 구조체의 상부면 상에 상기 마이크로 렌즈 어레이를 둘러싸는 제 1 접착부를 형성하는 것, 상기 제 1 접착부에 광을 조사하여 상기 제 1 접착부를 경화시키는 것, 투명 기판 상에 제 2 접착부를 형성하는 것, 상기 제 2 접착부가 상기 제 1 접착부와 접촉되도록 상기 투명 기판을 상기 반도체 칩 구조체 상에 위치시키는 것, 및 상기 제 2 접착부에 열을 인가하여 상기 제 2 접착부를 경화시키는 것을 포함할 수 있다. 상기 투명 기판을 상기 반도체 칩 구조체 상에 위치시킬 때, 상기 제 1 접착부는 상기 제 2 접착부 내로 삽입될 수 있다.
본 발명의 실시예들에 따른 반도체 패키지는 제 2 접착부가 제 1 접착부의 상부면 및 측면들과 접함에 따라, 제 2 접착부와 제 1 접착부 간의 접착면이 넓을 수 있으며, 제 2 접착부와 제 1 접착부간의 접착력이 강할 수 있다. 이에 따라, 투명 기판이 반도체 칩 구조체에 견고하게 고정될 수 있으며, 구조적 안정성이 향상된 반도체 패키지가 제공될 수 있다.
불투명한 제 2 접착부를 이용하여 투명 기판과 이미지 센서 칩을 접착하고, 또한 빈 공간을 밀폐할 수 있다. 이에 따라, 외부의 광이 접착 구조체를 통해 빈 공간으로 유입되는 것을 방지할 수 있으며, 이미지 센서 칩은 투명 기판을 투과한 광만을 수집할 수 있으며, 반도체 패키지의 이미지 센싱 감도 및 센싱 정확도가 향상되고, 노이즈 발생이 줄어들 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 평면도이다.
도 3은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 4 및 도 5는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 평면도들이다.
도 6 내지 도 16은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 17 내지 도 20은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 21은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다.
도면들 참조하여 본 발명의 개념에 따른 반도체 패키지를 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 2는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 평면도로, 도 1은 도 2의 A-A'선을 따라 자른 단면에 해당한다.
도 1 및 도 2를 참조하여, 기판(100)이 제공될 수 있다. 예를 들어, 기판(100)은 인쇄 회로 기판(PCB)을 포함할 수 있다. 기판(100)은 기판 패드(120) 및 외부 단자들(130)을 포함할 수 있다. 기판 패드(120)는 기판(100)의 상부면 상에 제공될 수 있다. 외부 단자들(130)은 기판(100)의 하부면 상에 제공될 수 있다. 외부 단자들(130)은 솔더 볼 또는 솔더 범프의 형상을 가질 수 있다. 외부 단자들(130)은 점선으로 도시된 바와 같이 기판(100)을 통하여 기판 패드(120)와 전기적으로 연결될 수 있다. 이하에서, 전기적으로 연결된다는 것은 직접 또는 간접적으로 연결되는 것을 포함할 수 있다.
기판(100) 상에 반도체 칩 구조체(CS)가 제공될 수 있다. 반도체 칩 구조체(CS)는 제 1 반도체 칩들(200), 재배선층(400) 및 이미지 센서부(500)를 포함할 수 있다.
제 1 반도체 칩들(200)은 DRAM, SRAM, MRAM, 또는 플래시 메모리와 같은 메모리 칩(memory chip)을 포함할 수 있다. 제 1 반도체 칩들(200)은 실리콘 물질을 포함할 수 있다. 제 1 반도체 칩들(200)의 상부면은 활성면일 수 있다. 예를 들어, 제 1 반도체 칩들(200)은 그의 상부에 도전 패턴(210) 및 칩 패드(220)를 포함할 수 있다. 칩 패드(220)는 도전 패턴(210) 내의 집적 소자 또는 집적 회로들과 전기적으로 연결될 수 있다. 도 1에서는 둘의 제 1 반도체 칩들(200)이 제공되는 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 제 1 반도체 칩(200)은 하나가 제공되거나, 또는 둘 이상의 복수로 제공될 수 있다.
제 1 반도체 칩들(200)은 기판(100) 상에 접착될 수 있다. 예를 들어, 제 1 반도체 칩들(200)과 기판(100) 사이에 기판 접착층(110)이 더 개재될 수 있다.
기판(100) 상에 몰딩막(300)이 제공될 수 있다. 몰딩막(300)은 제 1 반도체 칩들(200)을 덮을 수 있다. 이때, 제 1 반도체 칩들(200)의 측면들은 몰딩막(300)에 의해 노출되지 않을 수 있다. 즉, 몰딩막(300)의 폭은 제 1 반도체 칩들(200)의 폭보다 클 수 있다. 몰딩막(300)은 제 1 반도체 칩들(200) 사이를 채울 수 있다. 몰딩막(300)은 제 1 반도체 칩들(200)의 하부면들을 덮지 않을 수 있다. 몰딩막(300)은 제 1 반도체 칩들(200)의 칩 패드(220)를 노출시킬 수 있다. 몰딩막(300)은 외부의 충격 및 수분 등에 의해 제 1 반도체 칩들(200)이 손상되는 것을 방지할 수 있다. 몰딩막(300)은 에폭시 몰딩 컴파운드(epoxy molding compound)와 같은 절연성 폴리머를 포함할 수 있다.
몰딩막(300) 상에 이미지 센서부(500)가 배치될 수 있다. 이미지 센서부(500)의 폭은 제 1 반도체 칩들(200)의 폭보다 클 수 있다. 이미지 센서부(500)의 폭은 제 1 반도체 칩들(200)의 폭들의 합보다 클 수 있다. 평면적 관점에서, 이미지 센서부(500)는 제 1 반도체 칩들(200)과 오버랩(overlap)될 수 있다. 이미지 센서부(500)는 상부면 및 하부면을 가질 수 있다. 이미지 센서부(500)의 상부면은 빛이 입사되는 전면일 수 있다. 이미지 센서부(500)의 하부면은 제 1 반도체 칩들(200)을 향할 수 있다. 실시예들에 따르면, 이미지 센서부(500)의 하부면과 제 1 반도체 칩들(200) 사이에 접착층(미도시)이 제공될 수도 있다. 이미지 센서부(500)의 하부면은 접착층(미도시)에 의해 제 1 반도체 칩들(200) 상에 견고하게 접착될 수 있다. 이미지 센서부(500)의 측면은 몰딩막(300)의 측면과 공면(coplanar)을 이룰 수 있다. 이미지 센서부(500)는 몰딩막(300)에 의해 지지될 수 있다. 이에 따라, 이미지 센서부(500)가 제 1 반도체 칩들(200)과 몰딩막(300) 상에 안정적으로 배치될 수 있다. 이미지 센서부(500)는 상부면으로 입사되는 빛을 센싱하여 전기적 신호로 출력할 수 있다.
이미지 센서부(500)는 제 2 반도체 칩(510) 및 이미지 센서 칩(520)을 포함할 수 있다. 이미지 센서 칩(520)은 빛을 감지하는 포토 다이오드를 포함할 수 있다. 제 2 반도체 칩(510)은 이미지 센서 칩(520)으로부터 감지된 빛을 전기적 신호로 변환하는 로직 칩을 포함할 수 있다.
몰딩막(300) 상에 제 2 반도체 칩(510)이 배치될 수 있다. 제 2 반도체 칩(510)은 제 1 베이스층(511), 제 1 회로층(512), 제 1 비아(513) 및 제 1 본딩 패드(514)를 포함할 수 있다. 제 1 베이스층(511)은 실리콘 기판을 포함할 수 있다. 제 1 회로층(512)은 제 1 베이스층(511) 상에 제공될 수 있다. 제 1 회로층(512)은 직접 회로들(예를 들어, 트랜지스터 등) 및 배선 패턴을 포함할 수 있다. 제 1 비아(513)는 제 1 베이스층(511)을 관통하여, 제 1 회로층(512)과 제 1 반도체 칩들(200)을 전기적으로 연결할 수 있다. 이에 따라, 제 1 반도체 칩들(200)과 제 2 반도체 칩(510) 사이의 전기적 연결 경로가 짧을 수 있다. 제 1 본딩 패드(514)는 제 2 반도체 칩(510)의 상부면 상에 배치되어, 제 2 반도체 칩(510)의 상부면이 활성면으로 기능할 수 있다. 제 2 반도체 칩들(510)은 로직 칩(logic chip)을 포함할 수 있다. 제 2 반도체 칩(510)의 폭은 몰딩막(300)의 폭과 동일할 수 있다. 제 2 반도체 칩(510)의 측면은 몰딩막(300)의 측면과 정렬되어 공면을 이룰 수 있다. 제 2 반도체 칩(510)의 측면은 몰딩막(300)에 의해 노출될 수 있다. 제 1 반도체 칩들(200)의 폭은 제 2 반도체 칩(510)의 폭보다 작을 수 있다.
제 2 반도체 칩(510) 상에 이미지 센서 칩(520)이 배치될 수 있다. 이미지 센서 칩(520)은 제 2 베이스층(521), 제 2 회로층(522), 제 2 비아(523) 및 제 2 본딩 패드(524)를 포함할 수 있다. 제 2 베이스층(521)은 실리콘 기판을 포함할 수 있다. 제 2 회로층(522)은 제 2 반도체 칩(510)과 인접하도록, 이미지 센서 칩(520)의 하부에 배치될 수 있다. 제 2 회로층(522)은 포토 다이오드, 직접 회로(예를 들어, 센싱 트랜지스터 등) 및 배선 패턴을 포함할 수 있다. 제 2 본딩 패드(524)는 이미지 센서 칩(520)의 하부면 상에 배치되어, 이미지 센서 칩(520)의 하부면이 활성면으로 기능할 수 있다. 제 2 본딩 패드(524)는 제 1 본딩 패드(514)와 접할 수 있다. 이에 따라, 이미지 센서 칩(520)은 제 1 및 제 2 본딩 패드들(514, 524)에 의해 제 2 반도체 칩(510)과 전기적으로 연결될 수 있다. 제 2 비아(523)는 이미지 센서 칩(520)의 적어도 일부를 관통할 수 있다. 제 2 비아(523)는 이미지 센서 칩(520)을 관통하여, 제 2 반도체 칩(510)과 전기적으로 연결될 수 있다. 또는, 제 2 비아(523)는 이미지 센서 칩(520)의 일부를 관통하여, 이미지 센서 칩(520)과 전기적으로 연결될 수 있다. 이미지 센서 칩(520)의 폭은 제 2 반도체 칩(510)의 폭과 동일할 수 있다. 이미지 센서 칩(520)의 측면은 제 2 반도체 칩(510)의 측면과 정렬되어 공면을 이룰 수 있다.
이미지 센서부(500)의 상부에 픽셀 어레이(PA)가 제공될 수 있다. 픽셀 어레이(PA)는 이미지 센서 칩(520) 상에 제공되는 픽셀들(P)을 포함할 수 있다. 평면적 관점에서, 픽셀들(P)은 이미지 센서부(500)의 중심 영역에 제공될 수 있다. 컬러 필터들(530) 및 마이크로 렌즈들(540)이 이미지 센서부(500)의 상부면 상에서 픽셀들(P)에 각각 제공될 수 있다. 마이크로 렌즈들(540)은 제 1 비아(513)와 중첩될 수 있다.
이미지 센서부(500)의 상부면 상에 연결 패드들(550)이 배치될 수 있다. 이때, 연결 패드들(550)은 이미지 센서부(500)의 상부면의 가장자리 상에 배치될 수 있다. 연결 패드들(550)은 픽셀 어레이(PA)와 이격될 수 있다. 연결 패드들(550)은 이미지 센서 칩(520)의 제 2 비아(523)와 전기적으로 연결될 수 있다. 연결 패드들(550)은 연결 와이어(600)를 통해 기판 패드(120)에 접속될 수 있다. 이미지 센서부(500)는 연결 와이어(600)를 통해 기판(100)과 전기적으로 연결될 수 있다.
실시예들에 따르면, 제 1 반도체 칩들(200)과 이미지 센서부(500) 사이에 재배선층(400)이 제공될 수도 있다. 재배선층(400)은 몰딩막(300)과 이미지 센서부(500) 사이로 연장될 수 있다. 일 실시예에 따라, 접착층(미도시)이 제공되는 경우, 접착층(미도시)은 재배선층(400)과 제 1 반도체 칩들(200) 사이에 배치되어, 재배선층(400)과 제 1 반도체 칩들(200)을 견고하게 접착시킬 수 있다. 재배선층(400)은 절연막들(410) 및 재배선 패턴(420)을 포함할 수 있다. 재배선 패턴(420)은 도전층 및 도전 비아들을 포함할 수 있다. 재배선층(400)은 제 2 반도체 칩(510)과 전기적으로 연결될 수 있다. 제 1 반도체 칩들(200)은 연결 단자(230)에 의해 재배선층(400)과 전기적으로 연결될 수 있다. 예를 들어, 재배선층(400)과 제 1 반도체 칩들(200) 사이에 연결 단자들(230)이 제공될 수 있다. 재배선층(400)에 의해 제 1 반도체 칩들(200)의 배치 자유도가 증대될 수 있다. 이와는 다르게, 재배선층(400)은 필요에 따라 제공되지 않을 수 있다. 예를 들어, 제 1 반도체 칩들(200)은 제 2 반도체 칩(510)의 하부면으로 노출되는 제 1 비아(513) 또는 제 1 비아(513) 상에 제공되는 패드에 직접적으로 실장될 수 있다.
반도체 칩 구조체(CS) 상에 투명 기판(700)이 제공될 수 있다. 투명 기판(700)은 이미지 센서 칩(520)의 상부면에 인접하게 배치될 수 있다. 투명 기판(700)은 아크릴과 같은 투명 고분자 물질을 포함하거나 또는 유리일 수 있다.
반도체 칩 구조체(CS)와 투명 기판(700) 사이에 접착 구조체(AS)가 제공될 수 있다. 도 2에 도시된 바와 같이, 접착 구조체(AS)는 이미지 센서 칩(520)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 접착 구조체(AS)는 평면적 관점에서 픽셀 어레이(PA)를 둘러쌀 수 있다. 접착 구조체(AS)는 픽셀 어레이(PA)로부터 이격되어 배치될 수 있다. 접착 구조체(AS)는 연결 패드들(550)과 이격되어 배치될 수 있다. 이때, 접착 구조체(AS)는 연결 패드들(550)과 픽셀 어레이(PA) 사이에 위치할 수 있다. 접착 구조체(AS)는 이미지 센서 칩(520)의 상부면과 투명 기판(700)의 하부면을 연결할 수 있다. 접착 구조체(AS)에 의해 투명 기판(700)과 반도체 칩 구조체(CS) 사이에는 빈 공간(GAP)이 제공될 수 있다. 접착 구조체(AS)에 의해 빈 공간(GAP)은 밀폐되며 외부와 단절될 수 있다. 이로써 외부의 습기나 오염 물질이 빈 공간(GAP) 안으로 침투하지 못할 수 있다.
접착 구조체(AS)는 제 1 접착부(AP1) 및 제 2 접착부(AP2)를 포함할 수 있다.
제 1 접착부(AP1)는 이미지 센서 칩(520)의 상부면 상에 제공될 수 있다. 제 1 접착부(AP1)는 이미지 센서 칩(520)의 상부면에 접착될 수 있다. 제 1 접착부(AP1)의 상부면은 투명 기판(700)의 하부면으로부터 이격될 수 있다. 그러나 도시된 바와는 다르게, 제 1 접착부(AP1)의 상부면은 투명 기판(700)의 하부면에 접할 수 있다. 도 2에 도시된 바와 같이, 제 1 접착부(AP1)는 평면적 관점에서 픽셀 어레이(PA)를 둘러쌀 수 있다. 제 1 접착부(AP1)는 이미지 센서 칩(520)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 예를 들어, 제 1 접착부(AP1)는 사각 링 형태의 평면 형상을 가질 수 있다. 도시된 바와는 다르게, 제 1 접착부(AP1)는 픽셀 어레이(PA)의 평면 형상에 따라, 원형 링 형태 또는 다각형 링 형태의 평면 형상을 가질 수 있다. 제 1 접착부(AP1)의 폭은 이미지 센서 칩(520)의 상부면으로부터의 거리에 따라 균일할 수 있다. 제 1 접착부(AP1)의 폭은 10um 내지 150um일 수 있다. 제 1 접착부(AP1)는 광경화성 폴리머를 포함할 수 있다. 예를 들어, 제 1 접착부(AP1)는 UV경화성 에폭시를 포함할 수 있다. 제 1 접착부(AP1)는 투명 또는 반투명한 물질을 포함할 수 있다.
제 2 접착부(AP2)는 투명 기판(700)의 하부면 상에 제공될 수 있다. 제 2 접착부(AP2)는 투명 기판(700)의 하부면에 접착될 수 있다. 도 2에 도시된 바와 같이, 제 2 접착부(AP2)는 평면적 관점에서 픽셀 어레이(PA)를 둘러쌀 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1) 상에 위치할 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)와 수직적으로 오버랩될 수 있다. 제 2 접착부(AP2)의 평면 형상은 제 1 접착부(AP1)의 평면 형상에 대응될 수 있다. 제 2 접착부(AP2)는 투명 기판(700)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 예를 들어, 제 2 접착부(AP2)는 사각 링 형태의 평면 형상을 가질 수 있다. 도시된 바와는 다르게, 제 2 접착부(AP2)는 픽셀 어레이(PA)의 평면 형상에 따라, 원형 링 형태 또는 다각형 링 형태의 평면 형상을 가질 수 있다. 제 2 접착부(AP2)의 폭은 제 1 접착부(AP1)의 폭보다 클 수 있다. 제 2 접착부(AP2)의 폭은 20um 내지 250um일 수 있다. 제 2 접착부(AP2)의 폭은 투명 기판(700)의 하부면으로부터 멀어질수록 작아질 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)를 위에서부터 덮을 수 있다. 예를 들어, 제 2 접착부(AP2)는 제 1 접착부(AP1)의 상부면과 접할 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)의 측면들을 덮을 수 있다. 상세하게는, 제 2 접착부(AP2)는 제 1 접착부(AP1)의 외측면 및 내측면 중 어느 하나를 덮거나, 또는 제 1 접착부(AP1)의 외측면 및 내측면을 모두 덮을 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)와 접착될 수 있다. 제 2 접착부(AP2)가 제 1 접착부(AP1)의 상부면 및 측면들과 접함에 따라, 제 2 접착부(AP2)와 제 1 접착부(AP1) 간의 접착면이 넓을 수 있으며, 제 2 접착부(AP2)와 제 1 접착부(AP1) 간의 접착력이 강할 수 있다. 이에 따라, 투명 기판(700)이 반도체 칩 구조체(CS)에 견고하게 고정될 수 있으며, 구조적 안정성이 향상된 반도체 패키지가 제공될 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)의 측면들을 따라 연장되어 이미지 센서 칩(520)의 상부면과 접할 수 있다. 이에 따라, 제 2 접착부(AP2)는 투명 기판(700)의 하부면과 이미지 센서 칩(520)의 상부면을 연결할 수 있으며, 빈 공간(GAP)을 밀폐할 수 있다. 제 2 접착부(AP2)는 열경화성 폴리머를 포함할 수 있다. 예를 들어, 제 2 접착부(AP2)는 열화성 에폭시를 포함할 수 있다. 제 2 접착부(AP2)는 불투명 물질을 포함할 수 있다.
외부의 광이 투명 기판(700)을 제외한 곳으로부터 입사될 경우, 일 예로 접착 구조체를 투과하여 광이 입사되는 경우, 투명 기판(700)을 통해 입사되는 광에 간섭이 발생할 수 있으며, 반도체 패키지의 센싱 감도 및 센싱 정확도가 줄어들고 노이즈 발생이 증가할 수 있다.
본 발명에 따르면, 불투명한 제 2 접착부(AP2)를 이용하여 투명 기판(700)과 이미지 센서 칩(520)을 접착하고, 또한 빈 공간(GAP)을 밀폐할 수 있다. 이에 따라, 외부의 광이 접착 구조체(AS)를 통해 빈 공간(GAP)으로 유입되는 것을 방지할 수 있으며, 이미지 센서 칩(520)은 투명 기판(700)을 투과한 광만을 수집할 수 있으며, 반도체 패키지의 이미지 센싱 감도 및 센싱 정확도가 향상되고, 노이즈 발생이 줄어들 수 있다.
기판(100) 상에 보호부(800)가 제공될 수 있다. 보호부(800)는 기판(100)과 투명 기판(700) 사이에서 반도체 칩 구조체(CS)의 측면을 덮을 수 있다. 보호부(800)는 반도체 칩 구조체(CS)와 투명 기판(700) 사이로 연장되어 접착 구조체(AS)의 측면을 덮을 수 있다. 보호부(800)는 접착 구조체(AS)를 외부에서부터 지지할 수 있으며, 외부 충격으로부터 반도체 칩 구조체(CS) 및 접착 구조체(AS)를 보호할 수 있다. 보호부(800)는 기판(100)의 기판 패드(120) 및 이미지 센서 칩(520)의 연결 패드들(550)을 덮을 수 있으며, 연결 와이어(600)를 매립할 수 있다. 보호부(800)는 에폭시 몰딩 컴파운드와 같은 절연 물질을 포함할 수 있다.
도 3은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 4 및 도 5는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 평면도들로, 도 3은 도 4의 B-B'선을 따라 자른 단면에 해당한다. 설명의 편의를 위하여, 본 실시예에서는 앞서 도 1 및 도 2를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 설명한 본 발명의 일 실시예에 따른 반도체 패키지와 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.
도 3 및 도 4를 참조하여, 접착 구조체(AS)는 제 1 접착부(AP1) 및 제 2 접착부(AP2)에 더하여 제 3 접착부(AP3)를 더 포함할 수 있다.
제 1 접착부(AP1)는 이미지 센서 칩(520)의 상부면 상에 제공될 수 있다. 제 1 접착부(AP1)는 이미지 센서 칩(520)의 상부면에 접착될 수 있다. 제 1 접착부(AP1)의 상부면은 투명 기판(700)의 하부면으로부터 이격될 수 있다. 제 1 접착부(AP1)는 평면적 관점에서 픽셀 어레이(PA)를 둘러쌀 수 있다. 제 1 접착부(AP1)는 이미지 센서 칩(520)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 제 1 접착부(AP1)는 광경화성 폴리머를 포함할 수 있다. 제 1 접착부(AP1)는 투명 또는 반투명한 물질을 포함할 수 있다.
제 3 접착부(AP3)는 이미지 센서 칩(520)의 상부면 상에 제공될 수 있다. 제 3 접착부(AP3)는 이미지 센서 칩(520)의 상부면에 접착될 수 있다. 제 3 접착부(AP3)의 상부면은 투명 기판(700)의 하부면으로부터 이격될 수 있다. 제 3 접착부(AP3)의 상부면은 제 1 접착부(AP1)의 상부면과 동일한 레벨에 위치할 수 있다. 그러나 도시된 바와는 다르게, 제 3 접착부(AP3)의 상부면은 투명 기판(700)의 하부면에 접할 수 있다. 도 4에 도시된 바와 같이, 제 3 접착부(AP3)는 평면적 관점에서 픽셀 어레이(PA)를 둘러쌀 수 있다. 제 3 접착부(AP3)는 이미지 센서 칩(520)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 예를 들어, 제 3 접착부(AP3)는 사각 링 형태의 평면 형상을 가질 수 있다. 또한, 제 3 접착부(AP3)는 평면적 관점에서 제 1 접착부(AP1)를 둘러쌀 수 있다. 즉, 제 1 접착부(AP1)는 제 3 접착부(AP3)의 내측에 위치할 수 있다. 제 3 접착부(AP3)는 제 1 접착부(AP1)로부터 이격될 수 있다. 제 3 접착부(AP3)와 제 1 접착부(AP1)의 이격 거리는 10um 내지 150um일 수 있다. 도시된 바와는 다르게, 제 3 접착부(AP3)는 제 1 접착부(AP1)의 평면 형상에 따라, 원형 링 형태 또는 다각형 링 형태의 평면 형상을 가질 수 있다. 제 3 접착부(AP3)의 폭은 제 1 접착부(AP1)의 폭과 동일 또는 유사할 수 있다. 제 3 접착부(AP3)의 폭은 이미지 센서 칩(520)의 상부면으로부터의 거리에 따라 균일할 수 있다. 제 3 접착부(AP3)의 폭은 10um 내지 150um일 수 있다. 제 3 접착부(AP3)는 제 1 접착부(AP1)와 동일한 물질을 포함할 수 있다. 제 3 접착부(AP3)는 광경화성 폴리머를 포함할 수 있다. 예를 들어, 제 3 접착부(AP3)는 UV경화성 에폭시를 포함할 수 있다. 제 3 접착부(AP3)는 투명 또는 반투명한 물질을 포함할 수 있다.
제 2 접착부(AP2)는 투명 기판(700)의 하부면 상에 제공될 수 있다. 제 2 접착부(AP2)는 투명 기판(700)의 하부면에 접착될 수 있다. 제 2 접착부(AP2)는 평면적 관점에서 픽셀 어레이(PA)를 둘러쌀 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3) 상에 위치할 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3) 모두와 수직적으로 오버랩될 수 있다. 제 2 접착부(AP2)는 투명 기판(700)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 제 2 접착부(AP2)의 폭은 제 1 접착부(AP1)의 폭 및 제 3 접착부(AP3)의 폭보다 클 수 있다. 구체적으로는 제 2 접착부(AP2)의 폭은 제 1 접착부(AP1)의 내측면으로부터 제 3 접착부(AP3)의 외측면까지의 거리보다 클 수 있다. 제 2 접착부(AP2)의 폭은 30um 내지 500um일 수 있다. 제 2 접착부(AP2)의 폭은 투명 기판(700)의 하부면으로부터 멀어질수록 작아질 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3)를 위에서부터 덮을 수 있다. 예를 들어, 제 2 접착부(AP2)는 제 1 접착부(AP1)의 상부면 및 제 3 접착부(AP3)의 상부면과 접할 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)의 측면들 및 제 3 접착부(AP3)의 측면들을 덮을 수 있다. 상세하게는, 제 2 접착부(AP2)는 제 1 접착부(AP1)의 내측면 및 제 3 접착부(AP3)의 외측면 중 어느 하나를 덮거나, 또는 제 1 접착부(AP1)의 내측면 및 제 3 접착부(AP3)의 외측면을 모두 덮을 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3) 사이를 채울 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1), 제 3 접착부(AP3) 및 이미지 센서 칩(520)의 상부면에 의해 정의되는 공간을 채울 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3)와 접착될 수 있다. 제 2 접착부(AP2)가 제 1 접착부(AP1)의 상부면 및 측면들 그리고 제 3 접착부(AP3)의 상부면 및 측면들과 접함에 따라, 제 2 접착부(AP2)와 제 1 및 제 3 접착부들(AP1, AP3) 간의 접착면이 넓을 수 있으며, 제 2 접착부(AP2)와 제 1 및 제 3 접착부들(AP1, AP3) 간의 접착력이 강할 수 있다. 이에 따라, 투명 기판(700)이 반도체 칩 구조체(CS)에 견고하게 고정될 수 있으며, 구조적 안정성이 향상된 반도체 패키지가 제공될 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)의 측면들 및 제 3 접착부(AP3)의 측면들을 따라 연장되어 이미지 센서 칩(520)의 상부면과 접할 수 있다. 이에 따라, 제 2 접착부(AP2)는 투명 기판(700)의 하부면과 이미지 센서 칩(520)의 상부면을 연결할 수 있으며, 빈 공간(GAP)을 밀폐할 수 있다. 제 2 접착부(AP2)는 열경화성 폴리머를 포함할 수 있다. 제 2 접착부(AP2)는 불투명 물질을 포함할 수 있다.
도 4에서는 제 3 접착부(AP3)가 폐곡선 형태의 평면 형상을 갖는 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 3 및 도 5를 참조하여, 제 3 접착부(AP3)는 평면적으로 제 1 접착부(AP1)를 둘러싸되, 제 3 접착부(AP3)의 내측면으로부터 제 3 접착부(AP3)의 외측면으로 연장되어 제 3 접착부(AP3)를 관통하는 적어도 하나의 밴트 홀(VH)을 가질 수 있다. 밴트 홀들(VH)은 제 3 접착부(AP3)의 내측과 외측을 연결할 수 있다. 예를 들어, 제 3 접착부(AP3)는 제 1 접착부(AP1)를 둘러싸는 복수의 패턴들일 수 있다.
제 2 접착부(AP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3)를 위에서부터 덮을 수 있다. 예를 들어, 제 2 접착부(AP2)는 제 1 접착부(AP1)의 상부면 및 제 3 접착부(AP3)의 상부면과 접할 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1)의 측면들 및 제 3 접착부(AP3)의 측면들을 덮을 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3) 사이를 채울 수 있다. 제 2 접착부(AP2)는 제 1 접착부(AP1), 제 3 접착부(AP3) 및 이미지 센서 칩(520)의 상부면에 의해 정의되는 공간을 채울 수 있다. 또한, 제 2 접착부(AP2)는 제 3 접착부(AP3)의 밴트 홀들(VH)을 채울 수 있다. 제 2 접착부(AP2)와 제 1 및 제 3 접착부들(AP1, AP3) 간의 접착면이 넓을 수 있으며, 제 2 접착부(AP2)와 제 1 및 제 3 접착부들(AP1, AP3) 간의 접착력이 강할 수 있다.
도 3 내지 도 5 에서는 이미지 센서 칩(520) 상에 제 1 접착부(AP1) 및 제 3 접착부(AP3)의 2개의 접착부가 제공되는 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 이미지 센서 칩(520)의 상부면에 형성되는 접착부들은 서로 오프셋되는 복수의 링들 형태의 구성을 가질 수 있으며, 제 2 접착부(AP2)는 이미지 센서 칩(520)의 상부면에 형성되는 상기 접착부들을 모두 덮도록 형성될 수 있다. 이미지 센서 칩(520)의 상부면에 둘 이상의 복수의 접착부들이 형성되는 경우, 상기 접착부들과 제 2 접착부(AP2) 간의 접촉 면적이 넓을 수 있으며, 상기 접착부들과 제 2 접착부(AP2) 간의 접착력이 향상될 수 있다.
도 6 내지 도 16은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 2 및 도 6을 참조하여, 캐리어 기판(900) 상에 WSS(wafer support system) 공정으로 제 1 웨이퍼(W1)를 부착할 수 있다. 제 1 웨이퍼(W1)는 접착 수단(910)을 이용하여 캐리어 기판(900)에 부착될 수 있다. 접착 수단(910)은 접착막들과 완화막들(release layers)이 교대로 적층된 구조를 가질 수 있다. 상기 접착막과 상기 완화막들 중 하나는 열적으로 분해 가능하거나 자외선에 의해 분해 가능한 물질을 포함할 수 있다. 상기 완화막은 상기 접착막 보다 가교제의 함량이 낮을 수 있다.
제 1 웨이퍼(W1)는 절단 영역(SR)에 의해 구분되는 이미지 센서 칩 부분들을 포함할 수 있다. 상기 이미지 센서 칩 부분들 각각은 도 1에 개시된 이미지 센서 칩(520)과 동일한 구조를 가질 수 있다. 상기 이미지 센서 칩 부분들에는 컬러 필터들(530) 및 마이크로 렌즈들(540)이 배치될 수 있다. 마이크로 렌즈들(540)은 접착 수단(910)과 접하며 접착 수단(910) 속으로 삽입될 수 있다.
제 2 웨이퍼(W2)는 절단 영역(SR)에 의해 구분되는 로직 칩 부분들을 포함할 수 있다. 상기 로직 칩 부분들은 도 1에 개시된 제 2 반도체 칩(510)에서 제 1 비아(513)를 배제하되, 제 1 베이스층(511), 제 1 회로층(512) 및 제 1 본딩 패드(514)를 포함할 수 있다.
열-압착(Thermo-compression) 공정을 진행하여 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)를 본딩시킬 수 있다. 이때 제 1 웨이퍼(W1)의 이미지 센서 칩 부분들과 제 2 웨이퍼(W2)의 로직 칩 부분들이 중첩되도록 제 2 웨이퍼(W2)를 위치시킬 수 있다. 제 1 웨이퍼(W1)에 포함되는 제 2 회로층(522)은 제 2 웨이퍼(W2)에 포함된 제 1 회로층(512)이 서로 접하게 위치할 수 있다. 또한 제 1 웨이퍼(W1)에 포함되는 제 1 본딩 패드(514)는 제 2 웨이퍼(W2)에 포함된 제 2 본딩 패드(524)가 서로 접할 수 있다. 제 2 본딩 패드(524)와 제 1 본딩 패드(514)는 구리-구리 하이브리드 본딩(Cu-Cu hybrid bonding)을 통해 접합될 수 있다.
도 2 및 도 7을 참조하여, 그라인딩 공정을 진행하여 제 2 웨이퍼(W2)의 두께를 얇게 만들 수 있다. 상기 그라인딩 공정으로 제 2 웨이퍼(W2)에 포함된 제 1 베이스층(511)의 일부가 제거될 수 있다. 상기 그라인딩 공정으로 제 2 웨이퍼(W2)의 두께가 도 1에 도시된 제 2 웨이퍼(W2)의 두께와 동일 또는 유사하게 될 수 있다.
도 2 및 도 8을 참조하여, 제 2 웨이퍼(W2)의 제 1 베이스층(511)의 적어도 일부를 식각하여 관통 홀을 형성하고, 상기 관통 홀 내에 도전 물질을 채울 수 있다. 이후, 제 2 웨이퍼(W2) 상에 Chemical Mechanical Polishing(CMP) 공정을 진행하여 제 1 비아(513)를 형성할 수 있다.
필요에 따라, 상기 관통 홀 내에 제 1 비아(513)와 제 1 베이스층(511) 사이에 개재되는 비아 절연막을 형성할 수 있다. 예를 들어, 상기 관통 홀 내에 도전 물질을 채우기 전에, 제 1 베이스층(511)의 상면 및 상기 관통 홀의 내측면들을 콘포멀(conformal)하게 덮는 절연 물질을 증착할 수 있다. 이후, 상기 CMP 공정 시, 상기 절연 물질이 패터닝되어 상기 관통 홀 내에 잔여하는 상기 비아 절연막이 형성될 수 있다.
제 2 웨이퍼(W2) 상에 재배선층(400)이 형성될 수 있다. 예를 들어 제 2 웨이퍼(W2) 상에 절연막들(410) 및 재배선 패턴(420)이 형성될 수 있다. 재배선 패턴(420)은 제 1 비아(513)와 전기적으로 연결될 수 있다. 이후의 공정에서 제 1 반도체 칩들(200)이 배치되는 위치에 따라, 재배선 패턴(420)은 다른 형상을 가질 수 있다.
도 2 및 도 9를 참조하여, 제 1 반도체 칩들(200)이 재배선층(400) 상에 실장될 수 있다. 예를 들어, 재배선층(400)의 상부면에 제 1 반도체 칩들(200)이 제공될 수 있다. 재배선층(400)과 제 1 반도체 칩들(200) 사이에 연결 단자들(230)이 형성될 수 있으며, 연결 단자들(230)을 통해 제 1 반도체 칩들(200)이 이미지 센서부(500)와 전기적으로 연결될 수 있다.
재배선층(400) 상에 몰딩막(300)이 형성될 수 있다. 몰딩막(300)은 제 1 반도체 칩들(200)의 측면들과 재배선층(400)을 덮을 수 있다. 몰딩막(300)은 제 1 반도체 칩들(200)의 상부면들을 덮지 않을 수 있다.
몰딩막(300) 상에 기판 접착층(110)이 형성될 수 있다. 기판 접착층(110)은 몰딩막(300)의 상부면 및 제 1 반도체 칩들(200)의 상부면들을 덮을 수 있다.
도 2 및 도 10을 참조하여, 싱귤레이션(singulation) 공정을 진행하여 절단 영역(SR)을 제거하고 서로 분리된 반도체 칩 구조체들(CS)을 형성할 수 있다. 구체적으로는, 상기 싱귤레이션 공정은 제 1 반도체 칩들(200) 사이의 몰딩막(300) 상에 수행될 수 있다. 상기 싱귤레이션 공정에 의해 제 1 웨이퍼(W1)가 이미지 센서 칩들(520)로 분리되고, 제 2 웨이퍼(W2)가 제 2 반도체 칩들(510)로 분리될 수 있다. 이에 따라, 몰딩막(300)의 측면은 재배선층(400)의 측면 및 이미지 센서부(500)의 측면과 공면(coplanar)을 이룰 수 있다. 후속으로 도시하지는 않았지만, 반도체 칩 구조체들(CS)에 대해 테스트 과정을 진행하여 불량 상태의 반도체 칩 구조체들(CS)을 제거할 수 있다.
이후, 캐리어 기판(900)이 제거되어, 컬러 필터들(530), 마이크로 렌즈들(540) 및 연결 패드들(550)이 노출될 수 있다. 예를 들어, 접착 수단(910)이 제거되어, 캐리어 기판(900)이 반도체 칩 구조체들(CS)로부터 분리될 수 있다.
도 2 및 도 11을 참조하여, 반도체 칩 구조체(CS)가 뒤집어진 후, 반도체 칩 구조체(CS)가 기판(100) 상에 배치될 수 있다. 이때, 제 1 반도체 칩들(200)의 하면들이 기판(100)을 향할 수 있다. 기판 접착층(110)을 통해 반도체 칩 구조체(CS)가 기판(100)에 접착될 수 있다.
연결 와이어(600)가 형성되어, 연결 패드들(550) 및 기판 패드(120)와 접속될 수 있다.
도 2 및 도 12를 참조하여, 반도체 칩 구조체(CS) 상에 제 1 예비 접착부(PAP1)가 형성될 수 있다. 제 1 예비 접착부(PAP1)는 이미지 센서 칩(520)의 상부면 상에 형성될 수 있다. 예를 들어, 이미지 센서 칩(520)의 상부면 상에 광경화성 폴리머를 도포한 후, 상기 광경화성 폴리머를 패터닝하여 제 1 예비 접착부(PAP1)가 형성될 수 있다. 경화되기 전의 물질을 포함하는 제 1 예비 접착부(PAP1)는 패터닝이 용이할 수 있다. 상기 광경화성 폴리머는 UV경화성 에폭시를 포함할 수 있다. 후술되는 공정에서, 제 1 예비 접착부(PAP1)를 광경화시키기 위하여, 제 1 예비 접착부(PAP1)는 투명하거나 또는 반투명할 수 있다. 제 1 예비 접착부(PAP1)는 평면적 관점에서 픽셀 어레이(PA)를 둘러싸도록 형성될 수 있다. 제 1 예비 접착부(PAP1)는 이미지 센서 칩(520)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 제 1 예비 접착부(PAP1)의 폭은 이미지 센서 칩(520)의 상부면으로부터의 거리에 따라 균일하도록 형성될 수 있다. 제 1 예비 접착부(PAP1)의 폭은 10um 내지 150um일 수 있다.
도 2 및 도 13을 참조하여, 제 1 예비 접착부(PAP1)에 제 1 경화 공정이 수행되어 제 1 접착부(AP1)가 형성될 수 있다. 예를 들어, 상기 제 1 경화 공정은 제 1 예비 접착부(PAP1)에 UV를 조사하여 제 1 예비 접착부(PAP1)를 경화시키는 것을 포함할 수 있다. 제 1 예비 접착부(PAP1)의 상기 제 1 경화 공정에 의해, 제 1 접착부(AP1)는 이미지 센서 칩(520)의 상부면에 견고하게 접착될 수 있으며, 제 1 접착부(AP1)의 경도가 증가할 수 있다.
도 2 및 도 14를 참조하여, 투명 기판(700)이 제공될 수 있다. 투명 기판(700)은 아크릴과 같은 투명 고분자 물질을 포함하거나 또는 유리일 수 있다.
투명 기판(700)의 일면 상에 제 2 예비 접착부(PAP2)가 형성될 수 있다. 제 2 예비 접착부(PAP2)는 투명 기판(700)의 상부면 상에 형성될 수 있다. 예를 들어, 투명 기판(700)의 상부면 상에 열경화성 폴리머를 도포하여 제 2 예비 접착부(PAP2)가 형성될 수 있다. 상기 광경화성 폴리머는 열경화성 에폭시를 포함할 수 있다. 제 2 예비 접착부(PAP2)는 폐곡선 형태를 이룰 수 있다.
도 2 및 도 15를 참조하여, 투명 기판(700)이 기판(100) 상에 배치될 수 있다. 예를 들어, 제 2 예비 접착부(PAP2)가 제 1 접착부(AP1)에 수직적으로 정렬되도록 투명 기판(700)이 기판(100) 상에 배치될 수 있다. 이후, 투명 기판(700)이 하강하여 제 2 예비 접착부(PAP2)가 제 1 접착부(AP1)의 상부면에 접할 수 있다.
도 2 및 도 16을 참조하여, 제 2 예비 접착부(PAP2)에 제 2 경화 공정이 수행되어 제 2 접착부(AP2)가 형성될 수 있다. 예를 들어, 상기 제 2 경화 공정은 제 2 예비 접착부(PAP2)를 가열하여 제 2 예비 접착부(PAP2)를 경화시키는 것을 포함할 수 있다. 상세하게는, 제 2 예비 접착부(PAP2)에 열이 인가될 수 있다. 이때, 제 2 예비 접착부(PAP2)가 용융될 수 있다. 상기 용융된 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1)의 측면들을 따라 흐를 수 있다. 상기 용융된 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1)의 측면들을 덮고, 이미지 센서 칩(520)의 상면과 접할 수 있다. 상기 용융된 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1)를 덮을 수 있다. 즉, 제 1 접착부(AP1)는 용융된 제 2 예비 접착부(PAP2) 내로 삽입될 수 있다. 이에 따라, 제 2 예비 접착부(PAP2)는 투명 기판(700)과 이미지 센서 칩(520) 사이의 공간을 밀폐할 수 있다. 이후, 상기 용융된 제 2 예비 접착부(PAP2)가 냉각되거나 또는 고온의 열이 인가되어, 상기 용융된 제 2 예비 접착부(PAP2)를 구성하는 물질이 경화될 수 있다. 제 2 예비 접착부(PAP2)의 상기 제 2 경화 공정에 의해, 제 2 접착부(AP2)는 제 1 접착부(AP1)에 견고하게 접착될 수 있으며, 제 2 접착부(AP2)의 경도가 증가할 수 있다.
본 발명의 실시예들에 따르면, 제 2 접착부(AP2)가 제 1 접착부(AP1)의 측면들 및 상부면과 모두 접착될 수 있으며, 제 2 접착부(AP2)와 제 1 접착부(AP1) 간의 접착력이 강할 수 있다. 즉, 투명 기판(700)이 반도체 칩 구조체(CS) 상에 견고하게 접합될 수 있으며, 구조적 안정성이 향상된 반도체 패키지가 제조될 수 있다.
더하여, 투명 기판(700)과 이미지 센서 칩(520) 사이의 공간을 밀폐하는 제 2 접착부(AP2)는 열광화성 물질로 형성될 수 있다. 제 2 예비 접착부(PAP2)를 경화하기 위하여 광이 아닌 열이 필요하며, 이에 따라 제 2 예비 접착부(PAP2) 및 제 2 예비 접착부(PAP2)로부터 형성되는 제 2 접착부(AP2)는 불투명 물질로 형성될 수 있다. 이에 따라, 제조된 반도체 패키지에서 투명 기판(700)이 아닌 반도체 패키지의 측부로부터 광이 유입되는 것을 방지할 수 있으며, 반도체 패키지의 센싱 감도 및 센싱 정확도가 향상될 수 있다.
도 1 및 도 2를 다시 참조하여, 기판(100) 상에 보호부(800)가 형성될 수 있다. 보호부(800)는 기판(100) 상에서 반도체 칩 구조체(CS)의 측면을 덮고, 연결 와이어(600)를 매립하도록 형성될 수 있다. 이때, 보호부(800)는 접착 구조체(AS)의 측면을 덮도록 형성될 수 있다.
기판(100)의 하부면 상에 외부 단자들(130)이 형성될 수 있다.
상기와 같이 반도체 패키지가 제조될 수 있다.
도 17 내지 도 20은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 도 21은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다.
도 4 및 도 17을 참조하여, 도 11의 반도체 칩 구조체(CS) 상에 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)가 형성될 수 있다. 상에 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)는 이미지 센서 칩(520)의 상부면 상에 형성될 수 있다. 예를 들어, 이미지 센서 칩(520)의 상부면 상에 광경화성 폴리머를 도포한 후, 상기 광경화성 폴리머를 패터닝하여 상에 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)가 형성될 수 있다. 상기 광경화성 폴리머는 UV경화성 에폭시를 포함할 수 있다. 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)는 이미지 센서 칩(520)의 가장자리를 따라 배치되며 폐곡선 형태를 이룰 수 있다. 제 1 예비 접착부(PAP1)는 평면적 관점에서 픽셀 어레이(PA)를 둘러싸도록 형성될 수 있다. 제 3 예비 접착부(PAP3)는 평면적 관점에서 제 1 예비 접착부(PAP1)를 둘러싸도록 형성될 수 있다. 제 3 예비 접착부(PAP3)는 제 1 예비 접착부(PAP1)와 이격될 수 있다.
도 4 및 도 18을 참조하여, 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)에 제 1 경화 공정이 수행되어 제 1 접착부(AP1) 및 제 3 접착부(AP3)가 형성될 수 있다. 예를 들어, 상기 제 1 경화 공정은 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)에 UV를 조사하여 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)를 각각 경화시키는 것을 포함할 수 있다. 상기 제 1 경화 공정에 의해, 제 1 접착부(AP1) 및 제 3 접착부(AP3) 각각은 이미지 센서 칩(520)의 상부면에 견고하게 접착될 수 있으며, 제 1 접착부(AP1)의 경도 및 제 3 접착부(AP3)의 경도가 증가할 수 있다.
도시된 바와는 다르게, 제 3 접착부(AP3)는 제 3 접착부(AP3)를 관통하는 적어도 하나의 밴트 홀(VH)을 갖도록 형성될 수 있다. 도 5 및 도 17을 참조하여, 이미지 센서 칩(520)의 상부면 상에 광경화성 폴리머를 도포한 후, 상기 광경화성 폴리머를 패터닝하여 상에 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)가 형성될 수 있다. 이때, 제 3 예비 접착부(PAP3)는 제 1 예비 접착부(PAP1)를 둘러싸는 복수의 패턴들의 형상을 갖도록 형성될 수 있다. 이후, 도 5 및 도 18을 참조하여, 제 1 예비 접착부(PAP1) 및 제 3 예비 접착부(PAP3)에 제 1 경화 공정이 수행되어 제 1 접착부(AP1) 및 제 3 접착부(AP3)가 형성될 수 있다. 이하, 도 4 및 도 18의 실시예를 기준으로 계속 설명하도록 한다.
도 4 및 도 19를 참조하여, 도 14를 참조하여 형성한 투명 기판(700)이 기판(100) 상에 배치될 수 있다. 예를 들어, 제 2 예비 접착부(PAP2)가 제 1 접착부(AP1) 및 제 3 접착부(AP3)에 수직적으로 정렬되도록 투명 기판(700)이 기판(100) 상에 배치될 수 있다. 이때, 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3) 모두와 오버랩될 수 있다. 이후, 투명 기판(700)이 하강하여 제 2 예비 접착부(PAP2)가 제 1 접착부(AP1)의 상부면 및 제 3 접착부(AP3)의 상부면에 접할 수 있다.
도 4 및 도 20을 참조하여, 제 2 예비 접착부(PAP2)에 제 2 경화 공정이 수행되어 제 2 접착부(AP2)가 형성될 수 있다. 예를 들어, 상기 제 2 경화 공정은 제 2 예비 접착부(PAP2)를 가열하여 제 2 예비 접착부(PAP2)를 경화시키는 것을 포함할 수 있다. 상세하게는, 제 2 예비 접착부(PAP2)에 열이 인가되어 제 2 예비 접착부(PAP2)가 용융될 수 있다. 상기 용융된 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1)의 측면들 및 제 3 접착부(AP3)의 측면들을 따라 흐를 수 있다. 상기 용융된 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1)의 측면들 및 제 3 접착부(AP3)의 측면들을 덮고, 이미지 센서 칩(520)의 상면과 접할 수 있다. 상기 용융된 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1)와 제 3 접착부(AP3) 사이의 공간을 채우고, 제 1 접착부(AP1)와 제 3 접착부(AP3) 사이에서 이미지 센서 칩(520)의 상부면과 접할 수 있다. 즉, 상기 용융된 제 2 예비 접착부(PAP2)는 제 1 접착부(AP1) 및 제 3 접착부(AP3)를 덮을 수 있다. 이에 따라, 제 2 예비 접착부(PAP2)는 투명 기판(700)과 이미지 센서 칩(520) 사이의 공간을 밀폐할 수 있다. 이후, 상기 용융된 제 2 예비 접착부(PAP2)가 냉각되거나 또는 고온의 열이 인가되어, 상기 용융된 제 2 예비 접착부(PAP2)를 구성하는 물질이 경화될 수 있다. 제 2 예비 접착부(PAP2)의 상기 제 2 경화 공정에 의해, 제 2 접착부(AP2)는 제 1 접착부(AP1)에 견고하게 접착될 수 있으며, 제 2 접착부(AP2)의 경도가 증가할 수 있다.
제 3 접착부(AP3)가 밴트 홀들(VH)을 갖도록 형성되는 경우, 도 20 및 도 21을 참조하여, 상기 용융된 제 2 예비 접착부(PAP2)가 제 1 접착부(AP1)와 제 3 접착부(AP3) 사이의 공간으로 유입될 수 있다. 이때, 도 21에 화살표로 도시된 바와 같이, 제 1 접착부(AP1)와 제 3 접착부(AP3) 사이의 공간 내의 공기가 밴트 홀들(VH)을 통해 배출될 수 있다. 이에 따라, 제 1 접착부(AP1)와 제 3 접착부(AP3) 사이에서 공기의 압력에 의한 불량 발생이 적을 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 200: 제 1 반도체 칩
300: 몰딩막 400: 재배선층
500: 이미지 센서부 510: 제 2 반도체 칩
520: 이미지 센서 칩 600: 연결 와이어
700: 투명 기판 800: 보호부
CS: 반도체 칩 구조체 AS: 접착 구조체
AP1: 제 1 접착부 AP2: 제 2 접착부
AP3: 제 3 접착부 VH: 밴트 홀

Claims (20)

  1. 서로 접하는 이미지 센서 칩과 로직 칩을 포함하는 반도체 칩 구조체;
    상기 반도체 칩 구조체 상에 배치되는 투명 기판; 및
    상기 반도체 칩 구조체의 가장자리에서 상기 반도체 칩 구조체와 상기 투명 기판 사이에 위치하는 접착 구조체를 포함하되,
    상기 접착 구조체는:
    상기 반도체 칩 구조체의 상부면 상에 제공되는 제 1 접착부; 및
    상기 투명 기판의 하부면 상에 제공되는 제 2 접착부를 포함하고,
    상기 제 2 접착부는 상기 제 1 접착부의 상부면 및 측면들을 덮고,
    상기 이미지 센서 칩은 상기 로직 칩보다 상기 투명 기판에 더 가까운 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 2 접착부는 상기 제 1 접착부의 상기 측면들을 따라 상기 반도체 칩 구조체의 상기 상부면에 접하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 접착부 및 상기 제 2 접착부 각각은 닫혀있는 링 형상의 평면 형상을 갖는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 접착 구조체는 상기 반도체 칩 구조체의 상기 상부면 상에 제공되는 제 3 접착부를 더 포함하되,
    상기 제 3 접착부는 평면적 관점에서 상기 제 1 접착부는 둘러싸는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 제 3 접착부는 닫혀있는 링 형상의 평면 형상을 갖고,
    상기 제 1 접착부는 상기 제 3 접착부의 내측에 위치하는 반도체 패키지.
  6. 제 4 항에 있어서,
    상기 제 3 접착부는 상기 제 1 접착부를 둘러싸는 링 형상의 평면 형상을 갖되,
    상기 제 3 접착부는 상기 제 3 접착부를 관통하는 적어도 하나의 밴트 홀을 갖고,
    상기 밴트 홀은 평면적 관점에서 상기 제 3 접착부의 내측과 외측을 연결하는 반도체 패키지.
  7. 제 4 항에 있어서,
    상기 제 2 접착부는 상기 제 1 접착부의 상기 상부면 및 상기 측면들, 그리고 상기 제 3 접착부의 상부면 및 측면들을 덮는 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 제 2 접착부는 상기 반도체 칩 구조체의 상기 상부면, 상기 제 1 접착부 및 상기 제 3 접착부에 의해 둘러싸이는 공간을 채우는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 제 1 접착부는 광경화성 폴리머를 포함하고,
    상기 제 2 접착부는 열경화성 폴리머를 포함하는 반도체 패키지.
  10. 패키지 기판;
    상기 패키지 기판 상에 배치되는 로직 칩;
    상기 로직 칩 상에 배치되는 이미지 센서 칩, 상기 이미지 센서 칩은 상기 이미지 센서 칩의 상부면 상에 제공되는 마이크로 렌즈 어레이를 포함하고;
    상기 이미지 센서 칩 상에 배치되는 투명 기판; 및
    상기 이미지 센서 칩과 상기 투명 기판 사이에서, 상기 마이크로 렌즈 어레이를 둘러싸는 접착 구조체를 포함하되,
    상기 접착 구조체는:
    상기 이미지 센서 칩의 상기 상부면 상에 제공되는 제 1 접착부;
    상기 이미지 센서 칩의 상기 상부면 상에서 평면적으로 상기 제 1 접착부를 둘러싸는 제 2 접착부; 및
    상기 투명 기판의 하부면 상에서, 상기 제 1 접착부 및 상기 제 2 접착부를 위에서부터 덮는 제 3 접착부를 포함하고,
    상기 제 1 접착부 및 상기 제 2 접착부는 광경화성 폴리머를 포함하고,
    상기 제 3 접착부는 열경화성 폴리머를 포함하는 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 제 3 접착부는 상기 제 1 접착부의 상부면 및 측면들, 그리고 상기 제 2 접착부의 상부면 및 측면들을 덮는 반도체 패키지.
  12. 제 10 항에 있어서,
    상기 제 3 접착부는 상기 제 1 접착부의 측면들 또는 상기 제 2 접착부의 측면들을 따라 상기 이미지 센서 칩의 상기 상부면에 접하는 반도체 패키지.
  13. 제 10 항에 있어서,
    상기 제 1 접착부, 상기 제 2 접착부 및 상기 제 3 접착부 각각은 닫혀있는 링 형상의 평면 형상을 갖는 반도체 패키지.
  14. 제 10 항에 있어서,
    상기 제 1 접착부 및 상기 제 3 접착부 각각은 닫혀있는 링 형상의 평면 형상을 갖고,
    상기 제 2 접착부는 링 형상의 평면 형상을 갖되, 상기 제 2 접착부를 관통하는 적어도 하나의 밴트 홀을 갖고,
    상기 밴트 홀은 평면적 관점에서 상기 제 2 접착부의 내측과 외측을 연결하는 반도체 패키지.
  15. 제 10 항에 있어서,
    상기 제 3 접착부는 상기 제 1 접착부와 상기 제 2 접착부 사이로 연장되어 상기 이미지 센서 칩의 상기 상부면에 접하는 반도체 패키지.
  16. 제 10 항에 있어서,
    상기 제 1 접착부 및 상기 제 2 접착부는 광경화성 폴리머를 포함하고,
    상기 제 3 접착부는 열경화성 폴리머를 포함하는 반도체 패키지.
  17. 제 10 항에 있어서,
    상기 마이크로 렌즈 어레이가 위치하는 상기 이미지 센서 칩과 상기 투명 기판 사이의 공간은,
    상기 투명 기판, 상기 이미지 센서 칩 및 상기 제 3 접착부에 의해 밀폐되는 반도체 패키지.

  18. 서로 접하는 이미지 센서 칩과 로직 칩을 포함하는 반도체 칩 구조체를 제공하는 것, 상기 이미지 센서 칩의 상부면 상에 제공되는 마이크로 렌즈 어레이를 포함하고;
    상기 칩 구조체의 상부면 상에 상기 마이크로 렌즈 어레이를 둘러싸는 제 1 접착부를 형성하는 것;
    상기 제 1 접착부에 광을 조사하여 상기 제 1 접착부를 경화시키는 것;
    투명 기판 상에 제 2 접착부를 형성하는 것;
    상기 제 2 접착부가 상기 제 1 접착부와 접촉되도록 상기 투명 기판을 상기 반도체 칩 구조체 상에 위치시키는 것; 및
    상기 제 2 접착부에 열을 인가하여 상기 제 2 접착부를 경화시키는 것을 포함하되,
    상기 투명 기판을 상기 반도체 칩 구조체 상에 위치시킬 때, 상기 제 1 접착부는 상기 제 2 접착부 내로 삽입되는 반도체 패키지의 제조 방법.
  19. 제 18 항에 있어서,
    상기 칩 구조체의 상부면 상에 상기 마이크로 렌즈 어레이를 둘러싸는 제 3 접착부를 형성하는 것을 더 포함하되,
    상기 제 3 접착부는 평면적 관점에서 상기 제 1 접착부를 둘러싸고,
    상기 제 1 접착부의 경화 공정 시, 상기 제 3 접착부가 함께 경화되는 반도체 패키지의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제 3 접착부는 상기 제 3 접착부를 관통하는 적어도 하나의 밴트 홀을 갖고, 상기 밴트 홀은 평면적 관점에서 상기 제 3 접착부의 내측과 외측을 연결하되,
    상기 투명 기판을 상기 반도체 칩 구조체 상에 위치시킬 때, 상기 제 1 접착부 및 상기 제 3 접착부 사이의 공기는 상기 밴트 홀을 통해 외부로 배출되는 반도체 패키지의 제조 방법.

KR1020200134921A 2020-10-19 2020-10-19 반도체 패키지 및 이의 제조 방법 KR20220051470A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200134921A KR20220051470A (ko) 2020-10-19 2020-10-19 반도체 패키지 및 이의 제조 방법
TW110120123A TW202230763A (zh) 2020-10-19 2021-06-03 半導體封裝以及其製造方法
US17/351,048 US11901385B2 (en) 2020-10-19 2021-06-17 Semiconductor package and method of fabricating the same
CN202110888713.6A CN114388540A (zh) 2020-10-19 2021-08-03 半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200134921A KR20220051470A (ko) 2020-10-19 2020-10-19 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220051470A true KR20220051470A (ko) 2022-04-26

Family

ID=81185199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200134921A KR20220051470A (ko) 2020-10-19 2020-10-19 반도체 패키지 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US11901385B2 (ko)
KR (1) KR20220051470A (ko)
CN (1) CN114388540A (ko)
TW (1) TW202230763A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
TWI333249B (en) * 2004-08-24 2010-11-11 Himax Tech Inc Sensor package
KR100713347B1 (ko) 2004-11-05 2007-05-04 삼성전자주식회사 이미지 센서 조립체 및 그 제작 방법
US7259452B2 (en) * 2005-10-11 2007-08-21 Staktek Group L.P. Leaded package integrated circuit stacking
JP4160083B2 (ja) * 2006-04-11 2008-10-01 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
KR100994845B1 (ko) * 2006-11-02 2010-11-16 도판 인사츠 가부시키가이샤 고체 촬상 장치 및 그 제조 방법
KR101545638B1 (ko) * 2008-12-17 2015-08-19 삼성전자 주식회사 이미지 센서 및 그 제조 방법, 이미지 센서를 포함하는 장치 및 그 제조 방법
US9184331B2 (en) 2011-02-24 2015-11-10 Kingpak Technology Inc. Method for reducing tilt of optical unit during manufacture of image sensor
KR20130137993A (ko) 2012-06-08 2013-12-18 삼성전자주식회사 이미지 센서 패키지
TW201503334A (zh) 2013-07-08 2015-01-16 Kingpaktechnology Inc 影像感測器二階段封裝方法
KR20150101571A (ko) 2014-02-27 2015-09-04 천병태 이미지센서 칩 패키지
US9773740B2 (en) * 2014-11-26 2017-09-26 Stmicroelectronics (Grenoble 2) Sas Stacked electronic device including a protective wafer bonded to a chip by an infused adhesive
KR102384157B1 (ko) * 2015-03-04 2022-04-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10290672B2 (en) 2016-05-31 2019-05-14 Semiconductor Components Industries, Llc Image sensor semiconductor packages and related methods
US10714454B2 (en) 2018-08-14 2020-07-14 Semiconductor Components Industries, Llc Stack packaging structure for an image sensor
US10636829B1 (en) * 2018-10-24 2020-04-28 Himax Technologies Limited Wafer-level optical structure

Also Published As

Publication number Publication date
US20220123035A1 (en) 2022-04-21
CN114388540A (zh) 2022-04-22
TW202230763A (zh) 2022-08-01
US11901385B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US10446504B2 (en) Chip package and method for forming the same
KR101963809B1 (ko) 이미지 센서 패키지
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
US8012776B2 (en) Methods of manufacturing imaging device packages
US7916212B2 (en) Image sensor package and camera module utilizing the same
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US9716193B2 (en) Integrated optical sensor module
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
KR102511008B1 (ko) 반도체 패키지
KR20160108664A (ko) 반도체 패키지 및 그 제조 방법
CN103378118A (zh) 电子元器件、安装部件、电子装置和它们的制造方法
US20060121184A1 (en) Photocurable-resin application method and bonding method
TW201543641A (zh) 晶片封裝體及其製造方法
CN102132411A (zh) 图像传感器
US11193821B2 (en) Ambient light sensor with light protection
WO2018054315A1 (zh) 封装结构以及封装方法
US20050176168A1 (en) Package structure of optical device and method for manufacturing the same
KR20210012302A (ko) 이미지 센서 칩을 포함하는 반도체 패키지 및 이의 제조 방법
CN109979891B (zh) 晶片级芯片尺寸封装结构
US20230154954A1 (en) Semiconductor package
KR20210053392A (ko) 센서 소자
TWI651845B (zh) 影像感測模組系統級封裝體及其製造方法
KR20220051470A (ko) 반도체 패키지 및 이의 제조 방법
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
US11462580B2 (en) Image sensor packages and related methods

Legal Events

Date Code Title Description
A201 Request for examination