KR20160108664A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20160108664A
KR20160108664A KR1020150030508A KR20150030508A KR20160108664A KR 20160108664 A KR20160108664 A KR 20160108664A KR 1020150030508 A KR1020150030508 A KR 1020150030508A KR 20150030508 A KR20150030508 A KR 20150030508A KR 20160108664 A KR20160108664 A KR 20160108664A
Authority
KR
South Korea
Prior art keywords
holder
image sensor
substrate
sensor chip
disposed
Prior art date
Application number
KR1020150030508A
Other languages
English (en)
Other versions
KR102384157B1 (ko
Inventor
전현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150030508A priority Critical patent/KR102384157B1/ko
Priority to US15/049,002 priority patent/US9966401B2/en
Publication of KR20160108664A publication Critical patent/KR20160108664A/ko
Application granted granted Critical
Publication of KR102384157B1 publication Critical patent/KR102384157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명에 따르면 반도체 패키지는 기판 상에 실장된 이미지 센서칩; 상기 이미지 센서칩 상에 배치된 제1 홀더; 상기 기판 상에서 상기 이미지 센서칩과 옆으로 이격되어 배치되고, 상기 제1 홀더와 연결되는 제2 홀더; 상기 기판 상에서 상기 제1 홀더 및 상기 제2 홀더 사이의 갭 영역에 제공되는 몰딩부; 및 상기 제1 홀더 및 상기 몰딩부 상에 배치된 투명 커버를 포함할 수 있다. 이에 따라, 반도체 패키지는 양호하게 밀봉될 수 있다.

Description

반도체 패키지 및 그 제조 방법{semiconductor package and method for manufacturing of the same}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 구체적으로는 이미지 센서칩을 포함하는 반도체 패키지에 관한 것이다.
일반적으로 이미지 센서는 1차원 또는 2차원 이상의 광학 정보를 전기 신호로 변환하는 장치이다. 이미지 센서는 씨모스 이미지 센서(CMOS image sensor)와 씨씨디 이미지 센서(CCD image sensor)로 분류될 수 있다. 이미지 센서는 카메라, 캠코더, 멀티 미디어 퍼스널 컴퓨터 및/또는 감시 카메라 등에 응용되고 있으며, 그 사용이 폭발적으로 증가하고 있다.
본 발명이 해결하고자 하는 과제는 양호하게 밀봉된 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명하게 이해될 수 있을 것이다.
반도체 패키지 및 그 제조 방법이 제공된다. 본 발명에 따르면, 반도체 패키지는 기판; 상기 기판 상에 실장된 이미지 센서칩; 상기 이미지 센서칩 상에 배치된 제1 홀더; 상기 기판 상에서 상기 이미지 센서칩과 옆으로 이격되어 배치되고, 상기 제1 홀더와 연결되는 제2 홀더; 상기 기판 상에서 상기 제1 홀더 및 상기 제2 홀더 사이의 갭 영역에 제공되는 몰딩부; 및 상기 제1 홀더 및 상기 몰딩부 상에 배치된 투명 커버를 포함하되, 상기 제2 홀더는 상기 제1 홀더와 동일한 물질을 포함할 수 있다.
실시예에 따르면, 상기 기판 상에서 상기 제1 홀더 및 상기 제2 홀더와 각각 연결되는 연결 홀더를 더 포함하되, 상기 연결 홀더는 상기 제1 홀더 및 상기 제2 홀더와 동일한 물질을 포함할 수 있다.
실시예에 따르면, 상기 연결 홀더는 상기 이미지 센서칩의 측면과 대각선 방향으로 연장되며, 상기 제1 홀더의 코너 및 상기 제2 홀더의 코너를 이을 수 있다.
실시예에 따르면, 상기 기판 상에서 상기 이미지 센서칩 및 상기 기판과 전기적으로 연결되는 본딩 와이어들을 더 포함하되, 상기 본딩 와이어들은 상기 연결 홀더들과 옆으로 이격되어 배치될 수 있다. .
실시예에 따르면, 상기 제1 홀더와 상기 투명 커버 사이 및 상기 몰딩부와 상기 투명 커버 사이에 개재되는 접착부를 더 포함할 수 있다.
실시예에 따르면, 상기 접착부는 상기 몰딩부와 다른 물질을 포함할 수 있다.
실시예에 따르면, 상기 몰딩부의 상면은 상기 제1 홀더의 상면과 동일하거나 낮은 레벨에 제공되고, 상기 몰딩부 상의 상기 접착부의 상면은 상기 제1 홀더 상의 상기 접착부의 상기 상면과 동일한 레벨에 배치될 수 있다.
실시예에 따르면, 상기 투명 커버는 상기 제2 홀더의 상면을 덮을 수 있다.
실시예에 따르면, 상기 투명 커버는 상기 제2 홀더의 내측벽 상에 배치되고, 상기 투명 커버의 상면은 상기 제2 홀더의 상면과 동일하거나 높은 레벨에 제공될 수 있다.
본 발명에 따르면, 반도체 패키지는 기판; 상기 기판 상에 실장된 이미지 센서칩; 상기 기판 상에 제공되고, 제1 부, 제2 부, 및 연결부를 포함하는 홀더, 상기 제1 부는 상기 이미지 센서칩 상에 배치되고, 상기 제2 부는 상기 이미지 센서칩과 옆으로 이격되고, 상기 연결부는 상기 제1 부 및 상기 제2 부를 잇는 것; 상기 기판 상에서 상기 홀더의 상기 제1 부 및 상기 제2 부 사이의 갭 영역을 채우는 몰딩부; 및 상기 홀더 및 상기 몰딩부 상에 배치된 투명 커버를 포함하되, 상기 홀더의 상기 연결부는 상기 제1 부 및 상기 제2 부와 동일한 물질을 포함할 수 있다.
실시예에 따르면, 상기 기판 상에서 상기 이미지 센서칩 및 상기 기판과 전기적으로 연결되는 본딩 와이어들을 더 포함하되, 평면적 관점에서, 상기 본딩 와이어들은 상기 연결부와 중첩되지 않을 수 있다.
실시예에 따르면, 상기 홀더와 상기 투명 커버 사이 및 상기 몰딩부와 상기 투명 커버 사이에 개재되는 접착부를 더 포함하되, 상기 접착부는 광 경화성 폴리머 또는 광/열 경화성 폴리머를 포함하고, 상기 몰딩부는 열 경화성 폴리머를 포함할 수 있다.
실시예에 따르면, 상기 몰딩막의 상면은 상기 홀더의 상면보다 낮은 레벨에 배치되며, 상기 몰딩막 상의 상기 접착부의 상면은 상기 홀더의 상기 제1 부 상의 접착부의 상면과 실질적으로 동일한 레벨에 배치될 수 있다.
실시예에 따르면, 상기 제2 홀더의 상면은 상기 제1 홀더의 상면보다 높은 레벨에 배치되며, 상기 투명 커버의 상면과 동일하거나 낮은 레벨에 배치될 수 있다.
실시예에 따르면, 상기 제1 부 및 상기 이미지 센서칩 사이에 개재된 상기 제1 접착 필름; 및 상기 제2 부 및 상기 기판 사이에 개재된 제2 접착 필름을 더 포함할 수 있다.
본 발명에 따르면, 반도체 패키지 제조방법은 기판 상에 이미지 센서칩을 실장하는 것; 상기 기판 상에 홀더를 배치하되, 상기 홀더는 상기 이미지 센서칩 상에 배치된 제1 홀더, 상기 이미지 센서칩과 옆으로 이격된 제2 홀더, 및 상기 제1 홀더 및 상기 제2 홀더와 연결되는 연결 홀더를 포함하는 것; 상기 기판 상에서 상기 제1 홀더 및 상기 제2 홀더 사이에 제공되는 몰딩부를 형성하는 것; 및 상기 홀더 및 상기 몰딩부 상에 투명 커버를 부착하는 것을 포함하되, 상기 연결 홀더는 상기 제1 홀더 및 상기 제2 홀더와 동일한 물질을 포함할 수 있다.
실시예에 따르면, 상기 제1 홀더, 상기 제2 홀더, 및 상기 연결 홀더는 상기 기판 상에 동시에 배치될 수 있다.
실시예에 따르면 상기 기판은 서로 옆으로 배치된 복수의 유닛 기판들을 포함하고, 상기 이미지 센서칩을 실장하는 것은: 상기 이미지 센서칩을 복수 개 준비하는 것; 및 상기 이미지 센서칩들을 유닛 기판들 상에 각각 실장하는 것을 포함할 수 있다.
실시예에 따르면, 상기 홀더를 배치하는 것은: 복수의 유닛 홀더부들을 갖는 홀더 프레임을 제공하되, 상기 유닛 홀더부들은 서로 연결되는 것; 및 상기 홀더 프레임의 유닛 홀더부들을 상기 유닛 기판들 상에 각각 배치하는 것을 포함하되, 상기 유닛 홀더부들 각각은 상기 제1 홀더, 상기 제2 홀더, 및 상기 제2 홀더를 포함할 수 있다.
실시예에 따르면, 상기 투명 커버를 부착하는 것은: 상기 몰딩부 상에 접착부를 형성하는 것; 상기 접착부 상에 상기 투명 커버를 배치하는 것; 및 상기 접착부에 자외선을 조사하여, 상기 접착부를 경화시키는 것을 더 포함하되, 상기 접착부를 경화시키는 것은 상기 투명 커버를 배치하는 것 이후에 수행될 수 있다.
본 발명에 따르면, 제1 홀더, 제2 홀더, 및 몰딩부에 의해 반도체 패키지가 양호하게 밀봉될 수 있다. 투명 커버는 접착부에 의해 제1 홀더 및 몰딩부에 부착될 수 있다. 투명 커버 및 접착부는 비교적 넓은 접촉 면적을 가져, 반도체 패키지가 더 양호하게 밀봉될 수 있다. 제1 홀더가 이미지 센서칩 상에 배치되어, 공극은 작은 부피를 가질 수 있다. 솔더링에 의한 반도체 패키지의 실장 공정에서 공극 내의 압력의 증가량이 적어, 접착부가 손상되지 않을 수 있다. 본 발명에 따르면, 이미지 센서칩이 외부 공기에 노출되는 현상이 감소/방지되어, 반도체 모듈의 신뢰성이 향상될 수 있다.
반도체 패키지는 작은 부피의 공극을 가져, 소형화될 수 있다.
도 1a는 일 실시예에 따른 반도체 패키지를 도시한 평면도이다. 도 1b는 도 1a의 Ⅰ-Ⅱ선을 따라 자른 단면이다.
도 1c는 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2a 내지 도 4a는 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도들이다.
도 2b, 도 3b, 도 3c, 도 3d, 및 도 4b는 일 실시예에 따른 반도체 패키지의 제조 과정을 도시한 단면도들이다.
도 5는 일 실시예에 따른 홀더 프레임을 도시한 평면도이다.
도 6a 내지 도 7a는 도 5의 홀더 프레임을 사용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도들이다.
도 6b, 도 6c, 및 도 7a는 도 5의 홀더 프레임을 사용하여 반도체 패키지를 제조하는 과정을 도시한 평면도들이다.
도 8a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 8b는 도 8a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다.
도 9a는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 설명하기 위한 평면도이다.
도 9b, 도 9c, 및 도 9d는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 10a는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 설명하기 위한 평면도이다.
도 10b 및 도 10c는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 나타낸 단면도들이다.
도 11a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 11b는 도 11a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다.
도 12a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다.
도 12b 및 도 12c는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 나타낸 단면도들이다.
도 13a 내지 도 13c는 실시예에 따른 반도체 패키지의 제조 과정을 도시한 단면도들이다.
도 14는 다른 실시예에 따른 홀더 프레임을 도시한 평면도이다.
도 15a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다.
도 15b 및 도 15c는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 나타낸 단면도들이다.
도 16a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 16b는 도 16a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다.
도 17a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다.
도 17b는 도 17a의 Ⅲ-Ⅵ선을 따라 자른 단면이다.
도 18a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다.
도 18b는 도 18a의 Ⅲ-Ⅵ선을 따라 자른 단면이다.
도 19a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 19b는 도 19a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다.
도 20은 본 발명의 일 실시예에 따른 반도체 모듈을 도시한 단면도이다.
도 21a는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 프로세서 기반 시스템을 나타내는 개략적 블록도이다.
도 21b 및 도 21c는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 전자 장치들의 예를 보여준다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
<반도체 패키지의 예>
이하, 일 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명한다.
도 1a는 일 실시예에 따른 반도체 패키지를 도시한 평면도이다. 도 1b는 도 1a의 Ⅰ-Ⅱ선을 따라 자른 단면이다.
도 1a 및 도 1b를 참조하면, 반도체 패키지(10)는 유닛 기판(100), 이미지 센서칩(200), 홀더(300), 몰딩부(400), 접착부(500), 및 투명 커버(600)를 포함할 수 있다. 이미지 센서칩(200) 및 투명 커버(600) 사이에 공극(610)이 제공될 수 있다.
유닛 기판(100)은 회로 패턴을 가지는 인쇄회로 기판(PCB)일 수 있다. 유닛 기판(100)은 내부 패드들(110), 관통 비아들(115), 및/또는 외부 패드들(120)을 포함할 수 있다. 내부 패드들(110)은 유닛 기판(100)의 상면 상에 제공될 수 있다. 관통 비아들(115)은 유닛 기판(100)을 관통하며, 내부 패드들(110)과 전기적으로 연결될 수 있다. 외부 패드들(120)은 유닛 기판(100)의 하면 상에 배치되어, 관통 비아들(115)과 전기적으로 연결될 수 있다. 연결 단자들(130)이 외부 패드들(120) 상에 배치될 수 있다. 내부 패드들(110), 관통 비아들(115), 외부 패드들(120), 및 연결 단자들(130)은 전도성 물질을 포함할 수 있다.
이미지 센서칩(200)이 유닛 기판(100) 상에 실장될 수 있다. 이미지 센서칩(200)은 피사체를 센싱하여 전기적 신호로 출력할 수 있다. 도 1a에 도시된 바와 같이, 마이크로 렌즈들(220)이 이미지 센서칩들(200)의 픽셀 영역(221) 상에 제공될 수 있다. 이미지 센서칩(200)의 픽셀 영역(221)은 평면적 관점에서 이미지 센서칩(200)의 코어 영역에 제공될 수 있다. 연결 패드들(210)이 이미지 센서칩(200)의 상면의 엣지 영역 상에 제공될 수 있다. 도시되지는 않았으나, 이미지 센서칩(200)의 엣지 영역은 회로 패턴들을 포함할 수 있다. 도 1b에 도시된 바와 같이, 접착층(201)이 유닛 기판(100) 및 이미지 센서칩(200) 사이에 개재되어 이미지 센서칩(200)을 유닛 기판(100)에 부착시킬 수 있다. 접착층(201)은 열경화성 폴리머, 예를 들어, 에폭시계 폴리머를 포함할 수 있다.
본딩 와이어들(250)이 내부 패드들(110) 및 연결 패드들(210)과 각각 접촉할 수 있다. 본딩 와이어들(250)은 이미지 센서칩(200)의 측면들과 인접하여 배치될 수 있다. 이미지 센서칩(200)은 본딩 와이어들(250)을 통하여 유닛 기판(100)과 전기적으로 연결될 있다. 본딩 와이어들(250)은 전도성 물질, 예를 들어, 금(Au), 알루미늄(Al), 구리(Cu) 및/또는 이들의 합금을 포함할 수 있다.
홀더(300)가 유닛 기판(100) 상에 제공되며, 투명 커버(600)를 지지할 수 있다. 도 1a와 같이, 홀더(300)는 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)를 포함할 수 있다. 제1 홀더(310)는 이미지 센서칩(200)의 엣지 영역 상에서 마이크로 렌즈들(220)을 둘러싸며 배치될 수 있다. 제2 홀더(320)는 유닛 기판(100)의 엣지 영역에 배치될 수 있다. 제2 홀더(320)는 이미지 센서칩(200)을 둘러싸며 제공될 수 있다. 제2 홀더(320)는 이미지 센서칩(200)과 중첩되지 않을 수 있다. 연결 홀더(330)는 제1 홀더(310) 및 제2 홀더(320) 사이에 배치되고, 제1 홀더(310) 및 제2 홀더(320)와 연결될 수 있다. 일 예로, 연결 홀더(330)는 제1 홀더(310)의 코너 및 제2 홀더(320)의 코너를 이으며, 이미지 센서칩(200)의 측면과 대각선 방향으로 연장될 수 있다. 연결 홀더(330)는 이미지 센서칩(200)의 코너 영역을 가로 지를 수 있다. 본 명세서에서, 코너는 평면적 관점에서 면과 면이 만나는 부분을 의미할 수 있다. 본딩 와이어들(250)은 이미지 센서칩(200)의 코너 영역에 배치되지 않을 수 있다. 이에 따라, 연결 홀더(330)는 본딩 와이어들(250)과 중첩되지 않을 수 있다. 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)는 일체형 홀더를 구성할 수 있다. 예를 들어, 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)는 서로 동일한 물질을 포함할 수 있다.
도 1b에 도시된 바와 같이, 제1 홀더(310)는 이미지 센서칩(200) 상에 배치될 수 있다. 제1 홀더(310)는 연결 패드들(210) 및 마이크로 렌즈들(220) 사이에 제공될 수 있다. 연결 패드들(210) 및 마이크로 렌즈들(220)은 제1 홀더(310)에 의해 노출될 수 있다. 제1 홀더(310)는 엔지니어링 플라스틱, 예를 들어, 폴리아미드(PA), 폴리카보네이트(PC), 액정폴리머(LCP), 및 이들의 조합을 포함할 수 있다. 제1 홀더(310) 및 이미지 센서칩(200) 사이에 제1 접착 필름(311)이 개재되어, 제1 홀더(310)를 이미지 센서칩(200)에 부착시킬 수 있다.
제2 홀더(320)는 유닛 기판(100) 상에 배치되며, 이미지 센서칩(200), 제1 홀더(310), 및 내부 패드들(110)과 옆으로 이격되어 배치될 수 있다. 제2 접착 필름(321)이 제2 홀더(320) 및 유닛 기판(100) 사이에 개재되어, 제2 홀더(320)를 유닛 기판(100)에 고정시킬 수 있다. 제2 홀더(320)의 상면(320a)은 제1 홀더(310)의 상면(310a)보다 높은 레벨에 배치될 수 있다.
몰딩부(400)가 유닛 기판(100) 상에 제공되어, 제1 홀더(310) 및 제2 홀더(320) 사이를 채울 수 있다. 몰딩부(400)는 본딩 와이어들(250)을 덮어, 본딩 와이어들(250)을 보호할 수 있다. 몰딩부(400)의 상면(400a)은 제1 홀더(310)의 상면(310a)과 동일하거나 더 낮은 레벨에 배치될 수 있다. 몰딩부(400)는 열 경화성 폴리머, 예를 들어, 에폭시계 폴리머를 포함할 수 있다. 몰딩부(400)는 우수한 접착력을 가져, 제1 및 제2 홀더들(310, 320) 사이의 갭 영역을 양호하게 밀봉시킬 수 있다.
투명 커버(600)는 제1 홀더(310)의 상면(310a) 및 몰딩부(400)의 상면(400a) 상에 배치되며, 이미지 센서칩(200)과 이격되어 마주할 수 있다. 투명 커버(600)는 유리와 같은 투명물질을 포함하여, 빛을 투과시킬 수 있다. 투명 커버(600)의 상면(600a)은 제2 홀더(320)의 상면(320a)과 실질적으로 동일한 레벨에 배치될 수 있다. 공극(610)이 투명 커버(600)와 이미지 센서칩(200) 사이에서 제1 홀더(310)의 내측벽 상에 제공될 수 있다.
접착부(500)가 홀더(300)와 투명 커버(600) 사이 및 몰딩부(400)와 투명 커버(600) 사이에 개재될 수 있다. 예를 들어, 접착부(500)는 제1 홀더(310)의 상면(310a), 몰딩부(400)의 상면(400a), 및 제2 홀더(320)의 내측벽을 덮을 수 있다. 접착부(500)는 몰딩부(400)와 다른 물질을 포함할 수 있다. 접착부(500)는 광 경화성 폴리머 또는 광/열 이중 경화성(dual cure) 폴리머를 포함할 수 있다. 예를 들어, 접착부(500)는 에폭시계 폴리머를 포함할 수 있다. 투명 커버(600)는 접착부(500)에 의해 홀더(300) 및 몰딩부(400)와 밀봉될 수 있다. 투명 커버(600)가 불량하게 밀봉되면, 이미지 센서칩(200)이 외부 공기에 노출되어, 손상될 수 있다. 실시예에 따르면, 제1 홀더(310) 및 몰딩부(400) 상의 접착부(500)는 비교적 편평한 상면(500a)을 가질 수 있다. 예를 들어, 제1 홀더(310) 상의 접착부(500)의 상면(500a)은 몰딩부(400) 상의 접착부(500)의 상면(500a)과 실질적으로 동일할 레벨에 배치될 수 있다. 이에 따라, 투명 커버(600)가 제1 홀더(310) 및 몰딩부(400)와 양호하게 밀봉될 수 있다. 접착부(500)는 제2 홀더(320)의 내측벽 및 투명 커버(600) 사이로 연장될 수 있다. 이에 따라, 투명 커버(600) 및 접착부(500) 사이의 접촉 면적이 증가하여, 투명 커버(600)가 제2 홀더(320)와 양호하게 밀봉될 수 있다.
본 발명에 따르면, 제1 홀더(310)가 이미지 센서칩(200) 상에 배치되어, 공극(610)이 제1 홀더(310)의 내측벽에 제공될 수 있다. 이에 따라, 공극(610)은 비교적 작은 부피를 가질 수 있다. 반도체 패키지(10)는 소형화될 수 있다.
도 1c는 다른 실시예에 따른 반도체 패키지를 도시한 단면도로, 도 1a의 Ⅰ-Ⅱ선을 따라 자른 단면에 대응된다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 1c를 1a와 함께 참조하면, 반도체 패키지(11)는 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 홀더(300), 몰딩부(400), 접착부(500), 및 투명 커버(600)를 포함할 수 있다. 이미지 센서칩(200) 및 투명 커버(600) 사이에 공극(610)이 제공될 수 있다. 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 제1 홀더(310), 및 제2 홀더(320)는 도 1a 및 1b에서 설명한 바와 동일할 수 있다. 도 1a 및 도 1b와 달리, 투명 커버(600)의 상면(600a)은 제2 홀더(320)의 상면(320a)보다 높은 레벨에 배치될 수 있다.
접착부(500)가 홀더(300)와 투명 커버(600) 사이 및 몰딩부(400)와 투명 커버(600) 사이에 개재될 수 있다. 예를 들어, 접착부(500)는 제1 홀더(310)의 상면(310a), 몰딩부(400)의 상면(400a), 및 제2 홀더(320)의 내측벽을 덮을 수 있다. 접착부(500)는 제1 돌출부(510) 및 제2 돌출부(520)를 포함할 수 있다. 제1 돌출부(510)는 제1 홀더(310) 및 투명 커버(600) 사이에서, 제1 홀더(310)의 내측벽(310c)으로부터 연장될 수 있다. 제2 돌출부(520)는 접착부(500)로부터 연장되어, 투명 커버(600)의 측면(600c) 및 제2 홀더(320)의 상면(320a)을 덮을 수 있다. 접착부(500)는 제1 돌출부(510) 및 제2 돌출부(520)를 포함하여, 투명 커버(600)의 하면(600b) 및 측면(600c)을 더 덮을 수 있다. 접착부(500) 및 투명 커버(600) 사이의 접촉 면적이 증가되어, 반도체 패키지(11)가 더 양호하게 밀봉될 수 있다. 다른 예로, 제1 돌출부(510) 및 제2 돌출부(520) 중에서 어느 하나는 생략될 수 있다.
도 2a 내지 도 4a는 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도들이다. 도 2b, 도 3b, 도 3c, 도 3d, 및 도 4b는 일 실시예에 따른 반도체 패키지의 제조 과정을 도시한 단면도들이다. 도 2b는 도 2a의 Ⅲ-Ⅵ선을 따라 자른 단면에 대응되고, 도 3b 내지 도 3d는 도 3b의 Ⅲ-Ⅵ선을 따라 자른 단면들에 대응되며, 도 4b는 도 4a의 Ⅲ-Ⅵ선을 따라 자른 단면에 대응된다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 2a 및 도 2b를 참조하면, 복수의 유닛 기판들(100)을 포함하는 기판 프레임(101)이 제공될 수 있다. 쏘잉 라인(미도시)이 기판 프레임(101)의 하면 상에 제공되어, 유닛 기판들(100)을 정의할 수 있다. 기판 프레임(101)에서 유닛 기판들(100)은 서로 연결되며, 옆으로 배치될 수 있다. 내부 패드들(110) 및 외부 패드들(120)은 기판 프레임(110)의 상면 및 하면 상에 각각 배치될 수 있다. 관통 비아들(115)는 기판 프레임(110)을 관통하여, 내부 패드들(110) 및 외부 패드들(120)과 접속할 수 있다. 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 유닛 기판들(100) 상에 각각 실장될 수 있다. 이미지 센서칩들(200) 및 각각의 본딩 와이어들(250)은 도 1a 및 도 1b에서 설명한 이미지 센서칩(200) 및 본딩 와이어(250)와 각각 동일할 수 있다.
도 3a 및 도 3b를 참조하면, 홀더들(300)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 각각의 홀더들(300)은 앞서 도 1a 및 도 1b에서 설명한 홀더(300)와 동일할 수 있다. 예를 들어, 홀더들(300)은 제1 홀더들(310), 제2 홀더들(320), 및 연결 홀더들(330)을 각각 포함할 수 있다. 이하, 도 3b의 설명에서 유닛 기판들(100) 중 어느 하나 상의 홀더(300)에 대하여 기술한다. 연결 홀더(330)는 제1 홀더(310) 및 제2 홀더(320)와 연결되므로, 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)는 실질적으로 동시에 유닛 기판(100) 상에 배치될 수 있다. 도 3b와 같이, 제1 홀더(310)는 이미지 센서칩(200) 상에서 마이크로 렌즈들(220)과 옆으로 이격되어 배치될 수 있다. 제1 홀더(310) 및 이미지 센서칩(200) 사이에 제1 접착 필름(311)이 형성되어, 제1 홀더(310)를 이미지 센서칩(200)에 부착시킬 수 있다. 제2 홀더(320)는 유닛 기판(100) 상에 배치되며, 이미지 센서칩(200)과 옆으로 이격될 수 있다. 이 때, 제2 홀더(320)의 상면(320a)은 제1 홀더들(310)의 상면(310a)보다 높은 레벨에 제공될 수 있다. 제2 홀더(320) 및 이미지 센서칩(200) 사이에 제2 접착 필름(321)이 형성되어, 제2 홀더(320)를 이미지 센서칩(200)에 부착시킬 수 있다.
도 3c를 도 3a와 함께 참조하면, 몰딩부들(400)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 형성될 수 있다. 몰딩부들(400)은 제1 홀더들(310) 및 제2 홀더들(320) 사이의 갭 영역들에 제공될 수 있다. 몰딩부들(400)의 형성은 유닛 기판들(100)에 열 경화성 폴리머를 제공하는 것 및 상기 열 경화성 폴리머를 경화시키는 것을 포함할 수 있다. 몰딩부들(400)의 상면들(400a)은 제1 홀더들(310)의 상면들(310a)과 동일하거나 낮은 레벨을 가질 수 있다. 이에 따라, 몰딩부들(400)이 이미지 센서칩들(200)의 마이크로 렌즈들(220) 상으로 유입되지 않을 수 있다.
도 3d를 도 3a와 함께 참조하면, 접착부들(500) 및 투명 커버들(600)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 제공될 수 있다. 예를 들어, 광 경화성 폴리머가 몰딩부들(400)의 상면들(400a) 상에 도포되어, 접착부들(500)이 형성될 수 있다. 예를 들어, 광 경화성 폴리머는 몰딩부들(400)의 상면들(400a) 및 제2 홀더들(320)의 내측벽들이 만나는 엣지 부분에 제공될 수 있다. 다른 예로, 접착부들(500)은 제1 홀더(310)의 상면(310a) 상으로 더 연장될 수 있다.
투명 커버들(600)이 제1 홀더들(310) 및 몰딩부들(400) 상에 배치될 수 있다. 제1 홀더들(310)의 상면들(310a)은 몰딩부들(400)의 상면들(400a)과 단차를 가질 수 있다. 접착부들(500)은 경화되지 않은 상태로, 유동성을 가질 수 있다. 이에 따라, 투명 커버들(600)은 접착부들(500)에 의해 제1 홀더들(310) 및 몰딩부들(400)과 양호하게 밀봉될 수 있다. 공극들(610)이 이미지 센서칩들(200) 및 투명 커버들(600) 사이에 형성될 수 있다. 투명 커버들(600)이 배치된 후, 접착부들(500) 상에 자외선이 조사되어, 접착부들(500)이 경화될 수 있다. 접착부들(500)이 열(예를 들어, 80℃ 이상의 온도)에 의해 경화되면, 공극들(610) 내의 압력이 상승할 수 있다. 공극들(610)에 함유된 공기 또는 수분은 팽창하여 외부로 방출될 수 있다. 미경화된 접착부들(500)은 유동성을 가지므로, 공기 또는 수분의 방출 과정에서 접착부들(500)이 함께 방출될 수 있다. 실시예에 따르면, 접착부들(500)의 경화는 자외선 조사에 의해 수행되므로, 60℃ 이하의 온도 조건에서 진행될 수 있다. 다른 예로, 접착부들(500)은 광/열 이중 경화성 폴리머를 포함할 수 있다. 이 경우, 접착부들(500)의 경화는 자외선 조사에 의한 1차 경화 및 열에 의한 2차 경화를 포함할 수 있다. 2차 경화 공정은 1차 경화 공정 이후에 수행되므로, 접착부들(500)은 2차 경화 공정에서 유동성을 가지지 않을 수 있다. 따라서, 접착부들(500)이 투명 커버들(600)을 홀더들(300) 및 몰딩부들(400)에 양호하게 밀봉시킬 수 있다.
연결 단자들(130)이 외부 패드들(120) 상에 형성될 수 있다. 연결 단자들(130)의 형성 시기는 다양할 수 있다.
도 4a 및 도 4b를 참조하면, 기판 프레임(도 3a 및 도 3d에서 101)이 쏘잉 라인들을 따라 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 투명 커버들(600) 상에 세정 공정이 수행될 수 있다. 제2 홀더들(320)의 상면들(320a)이 투명 커버들(600)의 상면들(600a)보다 높은 레벨에 배치되면, 상기 세정 공정 후 불순물들이 제2 홀더들(320)의 내측벽들 및 투명 커버들(600)의 상면들(600a) 사이의 엣지들에 남아있을 수 있다. 실시예에 따르면, 투명 커버들(600)의 상면들(600a)은 제2 홀더들(320)의 상면들(320a)과 동일하거나 높은 레벨에 제공될 수 있다. 이에 따라, 투명 커버들(600)의 상면들(600a) 상의 불순물들이 양호하게 제거될 수 있다. 지금까지 설명한 제조예에 의하여 도 1a 및 도 1b에서 설명한 반도체 패키지(10)의 제조가 완성될 수 있다.
도 5는 일 실시예에 따른 홀더 프레임을 도시한 평면도이다.
도 6a 내지 도 7a는 도 5의 홀더 프레임을 사용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도들이다. 도 6b, 도 6c, 및 도 7a는 도 5의 홀더 프레임을 사용한 반도체 패키지의 제조 과정을 도시한 평면도들이다. 도 6b 및 도 6c는 각각 도 6a의 Ⅲ-Ⅵ선을 따라 자른 단면들에 대응된다. 도 7b는 도 7a의 Ⅲ-Ⅵ선을 따라 자른 단면이다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 5를 참조하면, 복수의 유닛 홀더부들(350)을 갖는 홀더 프레임(301)이 제공될 수 있다. 유닛 홀더부들(350)은 서로 연결되어, 홀더 프레임(301)을 구성할 수 있다. 유닛 홀더부들(350)은 서로 옆으로 배치될 수 있다. 유닛 홀더부들(350) 각각은 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)를 포함할 수 있다.
도 6a 및 도 6b를 참조하면, 복수의 유닛 기판들(100)을 갖는 기판 프레임(101)이 제공될 수 있다. 기판 프레임(101)은 도 2a 및 도 2b에서 설명한 바와 동일할 수 있다. 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 유닛 기판들(100) 상에 각각 실장될 수 있다. 홀더 프레임(301)이 기판 프레임(101) 상에 제공될 수 있다. 이 때, 홀더 프레임(301)의 유닛 홀더부들(350)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 제1 접착 필름들(311) 및 제2 접착 필름들(321)이 형성되어, 홀더 프레임(301)이 기판 프레임(101) 상에 부착될 수 있다. 제1 접착 필름들(311)은 제2 접착 필름들(321)과 연결되며, 동시에 형성될 수 있다. 유닛 기판들(100) 중 어느 하나에서 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)는 실질적으로 동시에 부착될 수 있다. 유닛 홀더부들(350)은 유닛 기판들(100) 상에 동시에 부착될 수 있다. 실시예에 따르면, 홀더 프레임(301)이 사용되어, 유닛 홀더부들(350)의 부착이 간소화될 수 있다.
도 6c를 도 6a와 함께 참조하면, 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 형성될 수 있다. 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)의 형성은 앞서 도 3c 내지 3d에서 설명한 바와 동일할 수 있다.
도 7a 및 도 7b를 참조하면, 기판 프레임(도 6a 및 도 6c에서 101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이 때, 홀더 프레임(도 6a 및 도 6c에서 301)이 기판 프레임(101)과 함께 쏘잉되어, 유닛 홀더부들(350)이 서로 분리될 수 있다. 분리된 유닛 홀더부들(350)은 각각 홀더들(300)을 구성할 수 있다. 이에 따라, 도 1a 및 도 1b에서 설명한 반도체 패키지(10)의 제조가 완성될 수 있다.
이하 다른 실시예에 따른 반도체 패키지 및 그 제조방법을 설명한다.
도 8a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다. 도 8b는 도 8a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다. 이하, 단수의 반도체 패키지에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 8a 및 도 8b를 참조하면, 반도체 패키지(12)는 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 홀더(300), 몰딩부(400), 접착부(500), 및 투명 커버(600)를 포함할 수 있다. 이미지 센서칩(200) 및 투명 커버(600) 사이에 공극(610)이 제공될 수 있다. 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 및 몰딩부(400)는 도 1a 및 1b에서 설명한 바와 동일할 수 있다.
홀더(300)가 유닛 기판(100) 상에 제공될 수 있다. 도 8a와 같이, 홀더(300)는 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)를 포함할 수 있다. 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)는 서로 연결되어, 일체형 홀더를 구성할 수 있다. 예를 들어, 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)는 서로 동일한 물질을 포함할 수 있다. 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)의 평면적 배치, 평면적 형상, 및 물질을 앞서 도 1a 및 1b에서 설명한 바와 동일할 수 있다. 도 1a 및 도 1b와 달리, 제2 홀더(320)의 상면(320a)은 제1 홀더(310)의 상면(310a)과 실질적으로 동일한 레벨에 배치될 수 있다.
몰딩부(400)가 유닛 기판(100) 상에 제공되어, 제1 홀더(310) 및 제2 홀더(320) 사이의 갭 영역을 채울 수 있다. 몰딩부(400)의 상면(400a)은 제1 홀더(310)의 상면(310a)과 동일하거나 더 낮은 레벨에 배치될 수 있다.
투명 커버(600)는 제1 홀더(310)의 상면(310a), 몰딩부(400)의 상면(400a), 및 제2 홀더(320)의 상면(320a) 상에 배치될 수 있다. 접착부(500)가 홀더(300)와 투명 커버(600) 사이 및 몰딩부(400)와 투명 커버(600) 사이에 개재될 수 있다. 예를 들어, 접착부(500)는 제1 홀더(310)의 상면(310a), 몰딩부(400)의 상면(400a), 및 제2 홀더(320)의 상면(320a)을 덮을 수 있다. 접착부(500)는 광 경화성 폴리머 또는 광/열 이중 경화성 폴리머를 포함할 수 있다. 접착부(500)의 상면(500a)은 실질적으로 편평할 수 있다. 이에 따라, 투명 커버(600)가 접착부(500)에 양호하게 부착될 수 있다. 접착부(500)가 제1 홀더(310), 몰딩부(400), 및 제2 홀더(320) 상에 제공되므로, 투명 커버(600) 및 접착부(500) 사이의 접착 면적은 비교적 클 수 있다. 이에 따라, 반도체 패키지(12)가 양호하게 밀봉될 수 있다.
도 9a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다. 도 9b, 도 9c, 및 도 9d는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 나타낸 단면도들로, 도 9a의 Ⅲ-Ⅵ선을 따라 자른 단면들에 대응된다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 9a 및 도 9b를 참조하면, 복수의 유닛 기판들(100)을 갖는 기판 프레임(101)이 제공될 수 있다. 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 유닛 기판들(100) 상에 각각 실장될 수 있다. 이미지 센서칩들(200)의 실장은 도 3a 및 도 3b에서 설명한 바와 동일한 방법에 의해 수행될 수 있다.
홀더들(300)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 홀더들(300) 각각은 앞서 도 8a 및 도 8b에서 설명한 홀더(300)와 동일할 수 있다. 유닛 기판들(100) 중 어느 하나에서, 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)는 실질적으로 동시에 배치될 수 있다. 이 때, 제2 홀더(320)의 상면(320a)은 제1 홀더(310)의 상면(310a)과 실질적으로 동일한 레벨에 제공될 수 있다.
도 9c를 도 9a와 함께 참조하면, 몰딩부들(400)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 형성될 수 있다. 몰딩부들(400)은 유닛 기판들(100)의 제1 홀더들(310) 및 제2 홀더들(320) 사이의 갭 영역들에 제공될 수 있다. 몰딩부들(400)의 상면들(400a)은 제1 홀더들(310)의 상면들(310a)과 동일하거나 낮은 레벨을 가질 수 있다.
접착부들(500)이 유닛 영역들에서 제1 홀더들(310)의 상면들(310a), 몰딩부들(400)의 상면들(400a), 및 제2 홀더들(320)의 상면들(320a) 상에 각각 형성될 수 있다. 예를 들어, 열 경화성 폴리머 또는 열/광 이중 경화성 폴리머가 제1 홀더들(310)의 상면들(310a), 몰딩부들(400)의 상면들(400a), 또는 제2 홀더들(320)의 상면들(320a) 상에 도포되어, 접착부들(500)이 형성될 수 있다. 몰딩부들(400)의 상면들(400a)은 제1 홀더들(310)의 상면들(310a) 및 제2 홀더들(320)의 상면들(320a)과 단차들을 가질 수 있다. 미 경화된 접착부들(500)은 유동성을 가지므로, 접착부들(500)의 상면들(500a)은 편평할 수 있다.
도 9d를 도 9a와 함께 참조하면, 투명 커버들(600)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 제공될 수 있다. 투명 커버들(600)은 제1 홀더(310), 몰딩부들(400), 및 제2 홀더들(320) 상의 제공되어, 접착부들(500)을 덮을 수 있다. 접착부(500)는 경화되지 않아, 유동성을 가질 수 있다. 접착부들(500)에 의해 투명 커버들(600)은 제1 홀더들(310) 및 몰딩부들(400)과 양호하게 밀봉될 수 있다. 다른 예로, 투명 커버들(600)의 배치 공정 이전에 접착부들(500)의 상면들(500a)은 단차를 가지나, 투명 커버들(600)의 배치 공정 이후에 접착부들(500)의 상면들(500a)은 편평할 수 있다. 투명 커버들(600)이 배치된 후, 접착부들(500)이 자외선 조사에 의해 경화될 수 있다. 다른 예로, 접착부들(500)의 경화 공정은 열에 의한 2차 경화 공정을 더 포함할 수 있다.
점선으로 도시된 바와 같이, 기판 프레임(101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이에 따라, 도 8a 및 도 8b에서 설명한 반도체 패키지(12)의 제조가 완성될 수 있다.
도 10a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다. 도 10b 및 도 10c는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 나타낸 단면도들로, 도 10a의 Ⅲ-Ⅵ선을 따라 자른 단면들에 대응된다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 10a 및 도 10b를 참조하면, 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 기판 프레임(101)의 유닛 기판들(100) 상에 각각 실장될 수 있다. 이미지 센서칩들(200)의 실장은 도 3a 및 도 3b에서 설명한 바와 동일한 방법에 의해 수행될 수 있다.
도 5에서 설명한 홀더 프레임(301)이 기판 프레임(101) 상에 제공될 수 있다. 홀더 프레임(301)의 유닛 홀더부들(350)은 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 홀더 프레임(301)이 사용되어, 제1 홀더들(310), 제2 홀더들(320), 및 연결 홀더들(330)이 기판 프레임(101)에 동시에 부착될 수 있다.
도 10c를 도 10a와 함께 참조하면, 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)이 기판 프레임(101) 상의 유닛 기판들(100)에 각각 형성될 수 있다. 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)의 형성은 앞서 도 9c 및 9d에서 설명한 바와 동일할 수 있다.
점선으로 도시된 바와 같이, 기판 프레임(101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이 때, 홀더 프레임(301)이 기판 프레임(101)과 함께 쏘잉되어, 유닛 홀더부들(350)이 서로 분리될 수 있다. 분리된 유닛 홀더부들(350)은 각각 홀더들(300)을 구성할 수 있다. 이에 따라, 도 8a 및 도 8b에서 설명한 반도체 패키지(12)의 제조가 완성될 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 제조방법을 설명한다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 11a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다. 도 11b는 도 11a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다. 이하, 단수의 반도체 패키지에 대하여 설명한다.
도 11a 및 도 11b를 참조하면, 반도체 패키지(13)는 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 홀더(300), 몰딩부(400), 접착부(500), 및 투명 커버(600)를 포함할 수 있다. 이미지 센서칩(200) 및 투명 커버(600) 사이에 공극(610)이 제공될 수 있다. 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 몰딩부(400), 및 접착부(500)는 도 1a 및 1b에서 설명한 바와 동일할 수 있다.
홀더(300)가 유닛 기판(100) 상에 제공될 수 있다. 홀더(300)는 제1 홀더(310) 및 제2 홀더(320)를 포함할 수 있다. 예를 들어, 제1 홀더(310)는 이미지 센서칩(200) 상에 배치될 수 있다. 제2 홀더(320)는 유닛 기판(100)의 엣지 영역 상에 고정되어, 이미지 센서칩(200)과 옆으로 이격될 수 있다. 제2 홀더(320)의 상면(320a)은 제1 홀더(310)의 상면(310a)보다 높은 레벨에 배치될 수 있다. 도 1a 및 1b와 달리, 연결 홀더는 생략되고, 제2 홀더(320)는 제1 홀더(310)와 연결되지 않을 수 있다. 제2 홀더(320)는 제1 홀더(310)와 다른 물질을 포함할 수 있으나, 이에 제한되지 않는다.
몰딩부(400)가 유닛 기판(100) 상에 제공되어, 제1 홀더(310) 및 제2 홀더(320) 사이의 갭 영역을 채울 수 있다.
투명 커버(600)는 제1 홀더(310)의 상면(310a), 몰딩부(400)의 상면(400a), 및 제2 홀더(320)의 내측면 상에 배치될 수 있다. 접착부(500)가 홀더(300)와 투명 커버(600) 사이 및 몰딩부(400)와 투명 커버(600) 사이에 개재될 수 있다. 투명 커버(600)의 상면(600a)은 제2 홀더(320)의 상면(320a)과 동일하거나 더 높은 레벨에 배치될 수 있다.
도 12a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다. 도 12b 및 도 12c는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 나타낸 단면도들로, 도 12a의 Ⅲ-Ⅵ선을 따라 자른 단면들에 대응된다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 12a 및 도 12b를 참조하면, 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 기판 프레임(101)의 유닛 기판들(100) 상에 각각 실장될 수 있다. 본딩 와이어들(250)은 캐필러리를 포함하는 본딩 와이어 장치(미도시)에 의하여 형성될 수 있다.
제1 홀더들(310) 및 제2 홀더들(320)이 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 제2 홀더들(320)은 제1 홀더들(310)과 연결되지 않을 수 있다. 제1 홀더들(310)은 제2 홀더들(320)과 이시에 배치될 수 있다. 예를 들어, 제1 홀더들(310)이 배치된 후, 제2 홀더들(320)이 배치되거나 또는 제1 홀더들(310)이 배치되기 전에 제2 홀더들(320)이 배치될 수 있다. 제2 홀더들(320)의 상면들(320a)은 제1 홀더들(310)의 상면들(310a)보다 높은 레벨에 제공될 수 있다.
실시예에 따르면, 홀더들(300)의 배치 공정은 이미지 센서칩들(200)의 실장 공정 이후에 수행될 수 있다. 이에 따라, 이미지 센서칩들(200)의 실장 공정에서, 본딩 와이어 장치가 홀더들(300)에 의해 제약받지 않고 이동할 수 있다.
도 12c를 도 12a와 함께 참조하면, 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)이 기판 프레임(101) 상에 형성될 수 있다. 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)의 형성은 앞서 도 3c 내지 3d에서 설명한 바와 동일할 수 있다.
점선으로 도시된 바와 같이, 기판 프레임(101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이에 따라, 도 11a 및 도 11b에서 설명한 반도체 패키지(13)의 제조가 완성될 수 있다.
도 13a 내지 도 13c는 실시예에 따른 반도체 패키지의 제조 과정을 도시한 단면도들이다. 이하 앞서 설명한 바와 중복되는 내용은 생략한다.
도 13a를 참조하면, 제1 홀더(310)가 이미지 센서칩(200) 상에 형성될 수 있다. 제1 홀더(310)는 도 11a 및 도 11b에서 설명한 제1 홀더(310)와 동일한 형상 및 배치를 가질 수 있다. 예를 들어, 제1 홀더(310)는 이미지 센서칩(200) 상에서 픽셀 영역들(221) 및 연결 패드들(210) 사이에 배치될 수 있다. 제1 홀더(310)는 실리콘 함유 물질, 금속, 및 폴리머를 포함할 수 있다.
도 13b를 도 12a와 함께 참조하면, 복수의 유닛 기판들(100)을 갖는 기판 프레임(101)이 제공될 수 있다. 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 유닛 기판들(100) 상에 각각 실장될 수 있다. 이 때, 이미지 센서칩들(200) 각각은 도 13a에서 설명한 제1 홀더(310)가 형성된 이미지 센서칩(200)일 수 있다.
도 13c를 도 12a와 함께 참조하면, 제2 홀더(320)가 유닛 기판(100)의 엣지 영역 상에서 이미지 센서칩(200)과 옆으로 이격되어 부착될 수 있다. 제2 홀더(320)의 배치는 제1 홀더(310)가 기판 상에 제공된 이후 수행될 수 있다. 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)이 기판 프레임(101) 상에 형성될 수 있다. 점선으로 도시된 바와 같이, 기판 프레임(101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이에 따라, 도 11a 및 도 11b에서 설명한 반도체 패키지(13)의 제조가 완성될 수 있다.
도 14는 다른 실시예에 따른 홀더 프레임을 도시한 평면도이다.
도 15a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다. 도 15b 및 도 15c는 또 다른 실시예에 따른 반도체 패키지의 제조 과정을 나타낸 단면도들로, 도 15a의 Ⅲ-Ⅵ선을 따라 자른 단면들에 대응된다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 14를 참조하면, 복수의 유닛 홀더부들(350)을 갖는 홀더 프레임(302)이 제공될 수 있다. 홀더 프레임(302)은 서로 연결된 복수의 제2 홀더들(320)을 포함할 수 있다. 제2 홀더들(320) 각각은 유닛 홀더부들(350)을 구성할 수 있다.
도 15a 및 도 15b를 참조하면, 복수의 유닛 기판들(100)을 갖는 기판 프레임(101)이 제공될 수 있다. 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 유닛 기판들(100) 상에 각각 실장될 수 있다. 제1 홀더들(310)이 유닛 기판들(100)의 이미지 센서칩들(200) 상에 각각 배치될 수 있다. 제1 홀더들(310) 각각은 서로 동시에 기판 프레임(101) 상에 배치되지 않을 수 있다. 홀더 프레임(302)의 유닛 홀더부들(350)은 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 실시예에 따르면, 홀더 프레임(302)이 사용되어, 복수의 제2 홀더들(320)이 기판 프레임(101) 상에 동시에 배치될 수 있다. 홀더 프레임(302)의 사용에 의해 제2 홀더들(320)의 부착이 간소화될 수 있다. 제1 홀더들(310)의 배치는 제2 홀더들(320)의 배치와 이시에 수행될 수 있다. 예를 들어, 홀더 프레임(302)이 부착되기 이전 또는 이후에 제1 홀더들(310)이 유닛 기판들(100) 상에 배치될 수 있다.
다른 예로, 도 13a에서 설명한 이미지 센서칩(200)이 사용될 수 있다. 예를 들어, 이미지 센서칩들(200)은 제1 홀더들(310)이 제공된 이미지 센서칩들(200)일 수 있다. 이 경우, 홀더 프레임(302)이 부착되기 이전에 제1 홀더들(310)이 유닛 기판들(100) 상에 배치될 수 있다.
도 15c를 도 15a와 함께 참조하면, 몰딩부들(400), 접착부들(500), 및 투명 커버들(600)이 기판 프레임(101)의 유닛 기판들(100) 상에 형성될 수 있다.
점선으로 도시된 바와 같이, 기판 프레임(101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이 때, 홀더 프레임(302)도 기판 프레임(101)과 함께 쏘잉되어, 유닛 홀더부들(350)의 제2 홀더들(302)이 서로 이격될 수 있다. 분리된 유닛 홀더부들(350)은 홀더들(300)을 각각 구성할 수 있다. 이에 따라, 도 11a 및 도 11b에서 설명한 반도체 패키지(13)의 제조가 완성될 수 있다.
이하, 본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 제조방법을 설명한다.
도 16a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다. 도 16b는 도 16a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다. 이하, 단수의 반도체 패키지에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 16a 및 도 16b를 참조하면, 반도체 패키지(14)는 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 홀더(300), 몰딩부(400), 접착부(500), 및 투명 커버(600)를 포함할 수 있다. 이미지 센서칩(200) 및 투명 커버(600) 사이에 공극(610)이 제공될 수 있다. 유닛 기판(100), 이미지 센서칩(200), 및 본딩 와이어들(250)은 도 1a 및 1b에서 설명한 바와 동일할 수 있다.
홀더(300)가 유닛 기판(100) 상에 제공될 수 있다. 홀더(300)는 제1 홀더(310) 및 제2 홀더(320)를 포함할 수 있다. 제2 홀더(320)는 제1 홀더(310)와 연결되지 않을 수 있다. 제2 홀더(320)는 제1 홀더(310)와 다른 물질을 포함할 수 있으나, 이에 제한되지 않는다. 제1 홀더(310)는 이미지 센서칩(200) 상에 배치될 수 있다. 제2 홀더(320)는 유닛 기판(100)의 엣지 영역 상에 고정되어, 이미지 센서칩(200)과 옆으로 이격될 수 있다. 제2 홀더(320)의 상면(320a)은 제1 홀더(310)의 상면(310a)과 실질적으로 동일한 레벨에 배치될 수 있다.
몰딩부(400)가 유닛 기판(100) 상에 제공되어, 제1 홀더(310) 및 제2 홀더(320) 사이의 갭 영역을 채울 수 있다. 투명 커버(600)는 제1 홀더(310)의 상면(310a), 몰딩부(400)의 상면(400a), 및 제2 홀더(320)의 상면(320a) 상에 배치될 수 있다. 접착부(500)가 홀더(300)와 투명 커버(600) 사이 및 몰딩부(400)와 투명 커버(600) 사이에 개재될 수 있다.
도 17a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다. 도 17b는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도로, 도 17a의 Ⅲ-Ⅵ선을 따라 자른 단면에 대응된다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 17a 및 도 17b를 참조하면, 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 기판 프레임(101)의 유닛 기판들(100) 상에 각각 실장될 수 있다.
제1 홀더(310) 및 제2 홀더(320)가 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 제2 홀더(320)는 제1 홀더(310)와 연결되지 않을 수 있다 제2 홀더(320)의 상면(320a)은 제1 홀더(310)의 상면(310a)과 실질적으로 동일한 높은 레벨에 배치될 수 있다. 제1 홀더(310)는 제2 홀더(320)와 동시에 배치되지 않을 수 있다.
다른 예로, 도 13a에서 설명한 이미지 센서칩(200)이 기판 프레임(101) 상에 실장될 수 있다. 이미지 센서칩(200)은 제1 홀더(310)가 제공된 이미지 센서칩(200)일 수 있다. 이 경우, 이미지 센서칩(200)이 실장된 후, 제2 홀더들(320)이 유닛 기판들(100) 상에 배치될 수 있다.
몰딩부들(400), 접착부들(500), 및 투명 커버들(600)이 기판 프레임(101)의 유닛 기판들(100) 상에 형성될 수 있다. 점선으로 도시된 바와 같이, 기판 프레임(101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이에 따라, 도 11a 및 도 11b에서 설명한 반도체 패키지(14)의 제조가 완성될 수 있다.
도 18a는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다. 도 18b는 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도로, 도 18a의 Ⅲ-Ⅵ선을 따라 자른 단면에 대응된다. 이하, 복수의 반도체 패키지들의 제조에 관하여 설명하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 18a 및 도 18b를 참조하면, 이미지 센서칩들(200)이 본딩 와이어들(250)에 의해 기판 프레임(101)의 유닛 기판들(100) 상에 각각 실장될 수 있다. 홀더 프레임(302)의 유닛 홀더부들(350)은 기판 프레임(101)의 유닛 기판들(100) 상에 각각 배치될 수 있다. 홀더 프레임(302)은 도 14에서 설명한 홀더 프레임(302)일 수 있다. 실시예에 따르면, 홀더 프레임(302)의 사용에 의해 제2 홀더들(320)의 부착이 간소화될 수 있다. 홀더 프레임(302)이 사용되어, 복수의 제2 홀더들(320)이 기판 프레임(101)의 유닛 기판들(100) 상에 동시에 부착될 수 있다. 제1 홀더들(310)은 홀더 프레임(302)이 부착되기 이전 또는 이후에 유닛 기판들(100) 상에 배치될 수 있다. 제2 홀더들(320)의 상면들(320a)은 제1 홀더들(310)의 상면들(310a)과 실질적으로 동일한 높은 레벨에 배치될 수 있다
다른 예로, 도 13a에서 설명한 바와 같이, 제1 홀더들(310)이 형성된 이미지 센서칩(200)이 사용될 수 있다.
몰딩부들(400), 접착부들(500), 및 투명 커버들(600)이 기판 프레임(101) 상에 형성될 수 있다. 투명 커버들(600)은 제1 홀더들(310)의 상면들(310a), 제2 홀더들(320)의 상면들(320a), 및 몰딩부(400)의 상면들(400a) 상에 배치될 수 있다.
점선으로 도시된 바와 같이, 기판 프레임(101)이 쏘잉되어, 유닛 기판들(100)이 서로 분리될 수 있다. 이 때, 홀더 프레임(302)도 기판 프레임(101)과 함께 쏘잉되어, 유닛 홀더부들(350)의 제2 홀더들(320)은 서로 이격될 수 있다. 유닛 홀더부들(350)은 홀더들(300)을 각각 구성할 수 있다. 이에 따라, 도 16a 및 도 16b에서 설명한 반도체 패키지(14)의 제조가 완성될 수 있다.
이하, 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명한다.
도 19a는 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다. 도 19b는 도 19a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 19a 및 도 19b를 참조하면, 반도체 패키지(15)는 유닛 기판(100), 이미지 센서칩(200), 본딩 와이어들(250), 홀더(300), 몰딩부(400), 접착부(500), 및 투명 커버(600)를 포함할 수 있다. 이미지 센서칩(200) 및 투명 커버(600) 사이에 공극(610)이 제공될 수 있다. 유닛 기판(100), 이미지 센서칩(200), 접착부(500), 및 투명 커버(600)는 도 1a 및 1b에서 설명한 바와 동일할 수 있다.
연결 패드들(210)이 이미지 센서칩(200)의 상면 상에서 복수로 제공될 수 있다. 이미지 센서칩들(200)은 제1 내지 제4 측면들(120a, 120b, 120c, 120d)을 가질 수 있다. 여기에서, 제1 측면(120a)은 제2 측면(120b)과 대향하고, 제3 측면(120c)은 제4 측면(120d)과 대향할 수 있다. 제3 및 4 측면들(120c, 120d)은 제1 및 제2 측면들(120a, 120b)을 이을 수 있다. 도 19a에 도시된 바와 같이, 연결 패드들(210)은 이미지 센서칩(200)의 제1 측면(120a), 제3 측면(120c), 및 제4 측면(120d)과 인접하며, 나란하게 배열될 수 있다. 본딩 와이어들(250)은 내부 패드들(110) 및 연결 패드들(210)들과 각각 접촉할 수 있다. 평면적 관점에서, 본딩 와이어들(250)은 이미지 센서칩(200)의 제1 측면(120a), 제3 측면(120c), 및 제4 측면(120d)과 중첩되나, 제2 측면(120b)과 중첩되지 않을 수 있다.
홀더(300)가 유닛 기판(100) 상에 제공될 수 있다. 홀더(300)는 서로 연결된 제1 홀더(310), 제2 홀더(320), 및 연결 홀더(330)를 포함할 수 있다. 제1 홀더(310) 및 제2 홀더(320)는 도 1a 및 도 1b에서 설명한 바와 동일할 수 있다. 연결 홀더(330)는 이미지 센서칩(200)의 코너들을 가로 지르며, 제1 홀더(310) 및 제2 홀더(320)와 연결될 수 있다. 도 1a 및 도 1b와 달리, 연결 홀더(330)는 이미지 센서칩(200)의 제2 측면(120b)을 덮을 수 있다. 이에 따라, 반도체 패키지(15)가 양호하게 밀봉될 수 있다. 제2 접착 필름(321)은 제2 홀더(320)와 유닛 기판(100) 사이, 연결 홀더(330)와 유닛 기판(100) 사이, 및 연결 홀더(330) 및 이미지 센서칩(200) 사이에 개재될 수 있다.
다른 예로, 도 11a 및 도 11b에 도시된 바와 같이, 연결 홀더(330)는 이미지 센서칩(200)의 제1 및 제3 측면들(120a, 120c)이 만나는 코너 및 제1 및 제4 측면들(120a, 120d)이 만나는 코너를 가로지르지 않을 수 있다.
몰딩부(400)가 유닛 기판(100) 상에 제공되어, 제1 홀더(310) 및 제2 홀더(320) 사이의 갭 영역을 채울 수 있다. 투명 커버(600)는 제1 홀더(310)의 상면(310a), 몰딩부(400)의 상면(400a), 및 제2 홀더(320)의 내측면 상에 배치될 수 있다. 접착부(500)가 홀더(300)와 투명 커버(600) 사이 및 몰딩부(400)와 투명 커버(600) 사이에 개재될 수 있다.
다른 예로, 도 8a 및 도 8b의 홀더(300)의 예에서 설명한 바와 같이 제2 홀더(320)의 상면(320a)은 제1 홀더(310)의 상면(310a)과 실질적으로 동일한 레벨에 배치될 수 있다. 이 경우, 투명 커버(600)는 제2 홀더(320)의 상면(320a) 상에 배치될 수 있다
<반도체 모듈의 예>
도 20은 본 발명의 일 실시예에 따른 반도체 모듈을 도시한 단면도이다. 이하 앞서 설명한 바와 중복되는 내용은 생략한다.
도 20을 참조하면, 반도체 모듈(1)은 패키지 기판(20) 및 반도체 패키지(10)를 포함할 수 있다. 패키지 기판(20)은 인쇄회로기판(PCB)일 수 있다. 패키지 기판(20)은 제1 패드들(21), 제2 패드들(22), 패키지 관통 비아들(23), 및/또는 외부 단자들(24)을 포함할 수 있다. 제1 패드들(21) 및 제2 패드들(22)은 패키지 기판(20)의 상면 및 하면 상에 각각 배치될 수 있다. 패키지 관통 비아들(23)은 패키지 기판(20)을 관통하여, 제1 패드들(21) 및 제2 패드들(22)을 연결시킬 수 있다. 외부 단자들(24)는 제2 패드들(22) 상에 제공될 수 있다.
반도체 패키지(10)는 도 1a 및 도 1b에서 설명한 반도체 패키지(10)일 수 있다. 이와 달리, 반도체 패키지(10)는 도 1c의 반도체 패키지(11), 도 8a 및 도 8b의 반도체 패키지(12), 도 11a 및 도 11b의 반도체 패키지(13), 도 16a 및 도 16b의 반도체 패키지(14), 또는 도 19a 및 도 19b의 반도체 패키지(15) 중에서 어느 하나일 수 있다.
반도체 패키지(10)가 패키지 기판(20) 상에 제공될 수 있다. 이 때, 연결 단자들(130)이 제1 패드들(21)과 대응되는 위치에 배치될 수 있다. 이후, 연결 단자들(130)의 솔더링 공정이 수행되어, 연결 단자들(130)이 제1 패드들(21)과 전기적으로 연결될 수 있다. 상기 솔더링 공정은 연결 단자들(130)의 용융점 이상의 온도(예를 들어, 180℃ 이상)에서 수행될 수 있다. 솔더링에 의한 반도체 패키지(10)의 실장 공정에서, 공극(610) 내의 공기의 압력이 증가될 수 있다. 공극(610)의 압력이 증가하면, 공극(610) 내의 공기가 외부로 방출될 수 있다. 공기의 방출 과정에서 접착부(500)가 손상되어, 이미지 센서칩(200)이 외부 공기에 노출될 수 있다.
본 발명에 따르면, 투명 커버(600)가 접착부(500)에 의해 양호하게 몰딩되어, 공극(610)의 압력 증가에 따른 이미지 센서칩(200)의 노출이 방지될 수 있다. 제1 홀더(310)는 이미지 센서칩(200) 상에 배치되어, 공극(610)의 부피가 감소할 수 있다. 공극(610)의 부피가 감소할수록, 솔더링에 의한 반도체 패키지(10)의 실장 공정에서 공극(610) 내의 압력의 증가량이 적을 수 있다. 이에 따라, 접착부(500)의 손상이 더욱 방지될 수 있다. 본 발명에 따르면, 반도체 모듈(1)의 신뢰성이 향상될 수 있다.
<응용예>
도 21a는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 프로세서 기반 시스템을 나타내는 개략적 블록도이다. 상기 전자장치는 자동차, 디지털 카메라, 또는 모바일 장치일 수 있다.
도 21a를 참조하면, 프로세서 기반 시스템(1000)은 이미지 센싱부(1100), 프로세서(1200), 메모리(1300), 디스플레이(1400) 및 버스(1500)를 포함한다. 이미지 센싱부(1100)는 프로세서(1200)의 제어에 응답하여 외부의 영상 정보를 캡쳐(Capture)한다. 프로세서(1200)는 캡쳐된 영상정보를 버스(1500)를 통하여 메모리(1300)에 저장한다. 프로세서(1200)는 메모리(1300)에 저장된 영상정보를 디스플레이(1400)로 출력한다.
시스템(1000)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계화된 시계 시스템, 네비게이션 시스템, 비디오폰, 감독 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감시 시스템, 이미지 안정화 시스템 등을 예시할 수 있으나, 이에 제한되는 것은 아니다. 또한, 프로세서 기반 시스템(1000)이 모바일 장치에 적용되는 경우, 모바일 장치에 동작 전압을 공급하기 위한 배터리 추가적으로 제공될 수 있다.
도 21b 및 도 21c는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 전자 장치들의 예를 보여준다. 본 발명의 실시예들에 따른 이미지 센서는 이미지 촬영 기능을 구비한 다양한 전자 장치들에 적용될 수 있다. 예를 들어, 본 발명의 실시예들에 따른 이미지 센서는, 도 21b에 도시된 바와 같이 모바일 폰 또는 스마트 폰(2000)에 적용될 수 있고, 도 21c에 도시된 바와 같이 자동차(3000)에 적용될 수 있다. 다른 예로, 발명의 실시예들에 따른 씨모스 이미지 센서는 PDA(personal digital assistant), PMP(portable multimedia player), DMB(digital multimedia broadcast) 장치, GPS(global positioning system) 장치, 휴대용 게임기(handled gaming console), 포터블1portable) 컴퓨터, 웹 타블렛(1web tablet), 무선 전화기(wireless phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.

Claims (10)

  1. 기판;
    상기 기판 상에 실장된 이미지 센서칩;
    상기 이미지 센서칩 상에 배치된 제1 홀더;
    상기 기판 상에서 상기 이미지 센서칩과 옆으로 이격되어 배치되고, 상기 제1 홀더와 연결되는 제2 홀더;
    상기 기판 상에서 상기 제1 홀더 및 상기 제2 홀더 사이의 갭 영역에 제공되는 몰딩부; 및
    상기 제1 홀더 및 상기 몰딩부 상에 배치된 투명 커버를 포함하되,
    상기 제2 홀더는 상기 제1 홀더와 동일한 물질을 포함하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 기판 상에서 상기 제1 홀더 및 상기 제2 홀더를 연결하는 연결 홀더를 더 포함하되,
    상기 연결 홀더는 상기 제1 홀더 및 상기 제2 홀더와 동일한 물질을 포함하는 반도체 패키지.
  3. 제2 항에 있어서,
    상기 연결 홀더는 상기 이미지 센서칩의 측면과 대각선 방향으로 연장되며, 상기 제1 홀더의 코너 및 상기 제2 홀더의 코너를 잇는 반도체 패키지.
  4. 제1 항에 있어서,
    상기 기판 상에서 상기 이미지 센서칩 및 상기 기판과 전기적으로 연결되는 본딩 와이어들을 더 포함하되,
    상기 본딩 와이어들은 상기 연결 홀더들과 옆으로 이격되어 배치되는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 제1 홀더와 상기 투명 커버 사이 및 상기 몰딩부와 상기 투명 커버 사이에 개재되는 접착부를 더 포함하는 반도체 패키지.
  6. 제5 항에 있어서,
    상기 접착부는 상기 몰딩부와 다른 물질을 포함하는 반도체 패키지.
  7. 제5 항에 있어서,
    상기 몰딩부의 상면은 상기 제1 홀더의 상면과 동일하거나 낮은 레벨에 제공되고,
    상기 몰딩부 상의 상기 접착부의 상면은 상기 제1 홀더 상의 상기 접착부의 상기 상면과 동일한 레벨에 배치된 반도체 패키지.
  8. 제1 항에 있어서,
    상기 투명 커버는 상기 제2 홀더의 상면을 덮는 반도체 패키지.
  9. 제1 항에 있어서,
    상기 투명 커버는 상기 제2 홀더의 내측벽 상에 배치되고,
    상기 투명 커버의 상면은 상기 제2 홀더의 상면과 동일하거나 높은 레벨에 제공되는 반도체 패키지.
  10. 기판;
    상기 기판 상에 실장된 이미지 센서칩;
    상기 기판 상에 제공되고, 제1 부, 제2 부, 및 연결부를 포함하는 홀더, 상기 제1 부는 상기 이미지 센서칩 상에 배치되고, 상기 제2 부는 상기 이미지 센서칩과 옆으로 이격되고, 상기 연결부는 상기 제1 부 및 상기 제2 부를 잇는 것;
    상기 기판 상에서 상기 홀더의 상기 제1 부 및 상기 제2 부 사이의 갭 영역을 채우는 몰딩부; 및
    상기 홀더 및 상기 몰딩부 상에 배치된 투명 커버를 포함하되,
    상기 홀더의 상기 연결부는 상기 제1 부 및 상기 제2 부와 동일한 물질을 포함하는 반도체 패키지.
KR1020150030508A 2015-03-04 2015-03-04 반도체 패키지 및 그 제조 방법 KR102384157B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150030508A KR102384157B1 (ko) 2015-03-04 2015-03-04 반도체 패키지 및 그 제조 방법
US15/049,002 US9966401B2 (en) 2015-03-04 2016-02-19 Package for image sensor with outer and inner frames

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150030508A KR102384157B1 (ko) 2015-03-04 2015-03-04 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160108664A true KR20160108664A (ko) 2016-09-20
KR102384157B1 KR102384157B1 (ko) 2022-04-08

Family

ID=56851024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150030508A KR102384157B1 (ko) 2015-03-04 2015-03-04 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9966401B2 (ko)
KR (1) KR102384157B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133495A (ko) * 2019-05-20 2020-11-30 삼성전자주식회사 이미지 센서 패키지
WO2022014835A1 (ko) * 2020-07-16 2022-01-20 엘지이노텍 주식회사 이미지 센서 패키지 및 이를 포함하는 카메라 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016100621A1 (en) * 2014-12-17 2016-06-23 Robert Bosch Gmbh Exposed-die mold package for a sensor and method for encapsulating a sensor that interacts with the environment
CN107533205A (zh) * 2015-05-12 2018-01-02 奥林巴斯株式会社 摄像装置、内窥镜系统以及摄像装置的制造方法
KR102472566B1 (ko) * 2015-12-01 2022-12-01 삼성전자주식회사 반도체 패키지
US10750071B2 (en) * 2016-03-12 2020-08-18 Ningbo Sunny Opotech Co., Ltd. Camera module with lens array arrangement, circuit board assembly, and image sensor and manufacturing method thereof
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN109411486B (zh) * 2017-08-16 2020-12-08 胜丽国际股份有限公司 感测器封装结构
CN109510925A (zh) * 2017-09-15 2019-03-22 南昌欧菲光电技术有限公司 摄像模组
US11164900B2 (en) * 2018-10-08 2021-11-02 Omnivision Technologies, Inc. Image sensor chip-scale-package
TWI660493B (zh) * 2018-12-06 2019-05-21 財團法人工業技術研究院 影像感測器及其製造方法
US11289522B2 (en) * 2019-04-03 2022-03-29 Semiconductor Components Industries, Llc Controllable gap height for an image sensor package
KR20200133072A (ko) * 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
US11778293B2 (en) * 2019-09-02 2023-10-03 Canon Kabushiki Kaisha Mounting substrate to which image sensor is mounted, sensor package and manufacturing method thereof
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same
US11515347B2 (en) * 2020-01-20 2022-11-29 Omnivision Technologies, Inc. Dam of image sensor module having sawtooth pattern and inclined surface on its inner wall and method of making same
TWI721837B (zh) * 2020-03-26 2021-03-11 勝麗國際股份有限公司 感測器封裝結構
KR20220051470A (ko) * 2020-10-19 2022-04-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20240120355A1 (en) 2022-10-05 2024-04-11 Semiconductor Components Industries, Llc Black mask on glass systems and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070160369A1 (en) * 2006-01-10 2007-07-12 Shyan-Haur Jane Camera Module and Method for Forming the Camera Module
US20120249822A1 (en) * 2011-03-31 2012-10-04 Sony Corporation Solid-state imaging unit, method of manufacturing solid-state imaging unit, and electronic apparatus
KR20140112300A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410946B1 (ko) 2001-05-16 2003-12-18 삼성전기주식회사 이미지 센서 모듈 및 그 제조 방법
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
KR100713347B1 (ko) 2004-11-05 2007-05-04 삼성전자주식회사 이미지 센서 조립체 및 그 제작 방법
US7279782B2 (en) 2005-01-05 2007-10-09 Advanced Chip Engineering Technology Inc. FBGA and COB package structure for image sensor
US7745897B2 (en) 2005-05-27 2010-06-29 Aptina Imaging Corporation Methods for packaging an image sensor and a packaged image sensor
US20090045476A1 (en) 2007-08-16 2009-02-19 Kingpak Technology Inc. Image sensor package and method for forming the same
JP2009170585A (ja) 2008-01-15 2009-07-30 Toppan Printing Co Ltd 固体撮像装置
US20090224344A1 (en) 2008-03-07 2009-09-10 Impac Technology Co., Ltd. Packaging method of image sensing device
US20090256222A1 (en) 2008-04-14 2009-10-15 Impac Technology Co., Ltd. Packaging method of image sensing device
US8269300B2 (en) 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
KR20100054390A (ko) 2008-11-14 2010-05-25 크루셜텍 (주) 광조이스틱의 이미지센서패키지 및 그 제조방법
TW201104850A (en) 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure with large air cavity
TWI398949B (zh) 2009-07-29 2013-06-11 Kingpak Tech Inc 模造成型之影像感測器封裝結構製造方法及封裝結構
KR101159807B1 (ko) 2010-05-07 2012-06-26 (주) 엔지온 이미지 센서 패키지 및 제작 방법
US9184331B2 (en) 2011-02-24 2015-11-10 Kingpak Technology Inc. Method for reducing tilt of optical unit during manufacture of image sensor
KR20130114352A (ko) * 2012-04-09 2013-10-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9826131B2 (en) * 2013-09-23 2017-11-21 Heptagon Micro Optics Pte. Ltd. Compact camera module arrangements that facilitate dam-and-fill and similar encapsulation techniques
KR20160005854A (ko) * 2014-07-07 2016-01-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9773740B2 (en) * 2014-11-26 2017-09-26 Stmicroelectronics (Grenoble 2) Sas Stacked electronic device including a protective wafer bonded to a chip by an infused adhesive

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070160369A1 (en) * 2006-01-10 2007-07-12 Shyan-Haur Jane Camera Module and Method for Forming the Camera Module
US20120249822A1 (en) * 2011-03-31 2012-10-04 Sony Corporation Solid-state imaging unit, method of manufacturing solid-state imaging unit, and electronic apparatus
KR20140112300A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133495A (ko) * 2019-05-20 2020-11-30 삼성전자주식회사 이미지 센서 패키지
WO2022014835A1 (ko) * 2020-07-16 2022-01-20 엘지이노텍 주식회사 이미지 센서 패키지 및 이를 포함하는 카메라 장치

Also Published As

Publication number Publication date
US9966401B2 (en) 2018-05-08
US20160260761A1 (en) 2016-09-08
KR102384157B1 (ko) 2022-04-08

Similar Documents

Publication Publication Date Title
KR20160108664A (ko) 반도체 패키지 및 그 제조 방법
US9258467B2 (en) Camera module
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
US8760559B2 (en) Miniaturization image capturing module and method of manufacturing the same
US8605211B2 (en) Low rise camera module
JP5746919B2 (ja) 半導体パッケージ
US7675131B2 (en) Flip-chip image sensor packages and methods of fabricating the same
US7720374B2 (en) Camera module
CN109274876B (zh) 感光组件及其封装方法、镜头模组、电子设备
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
KR20140126598A (ko) 반도체 패키지 및 그 제조 방법
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
US9887223B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
CN109246348B (zh) 镜头模组及其封装方法、电子设备
TW200426422A (en) Module for optical device, and manufacturing method therefor
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
CN103378118A (zh) 电子元器件、安装部件、电子装置和它们的制造方法
JP2006135318A (ja) イメージセンサーアセンブリ及びその製造方法
JP2004242166A (ja) 光モジュール及びその製造方法並びに電子機器
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP4466552B2 (ja) 固体撮像装置の製造方法
JP2007317719A (ja) 撮像装置及びその製造方法
JP2013201389A (ja) 撮像モジュール、および撮像モジュールの製造方法
JP2002009265A (ja) 固体撮像装置
US20110083322A1 (en) Optical device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant