JP5825854B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5825854B2
JP5825854B2 JP2011123178A JP2011123178A JP5825854B2 JP 5825854 B2 JP5825854 B2 JP 5825854B2 JP 2011123178 A JP2011123178 A JP 2011123178A JP 2011123178 A JP2011123178 A JP 2011123178A JP 5825854 B2 JP5825854 B2 JP 5825854B2
Authority
JP
Japan
Prior art keywords
wiring board
wall member
height direction
semiconductor device
vent hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011123178A
Other languages
English (en)
Other versions
JP2012253116A5 (ja
JP2012253116A (ja
Inventor
有矢 岡田
有矢 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011123178A priority Critical patent/JP5825854B2/ja
Priority to PCT/JP2012/064348 priority patent/WO2012165647A1/en
Priority to US14/116,791 priority patent/US9275949B2/en
Publication of JP2012253116A publication Critical patent/JP2012253116A/ja
Publication of JP2012253116A5 publication Critical patent/JP2012253116A5/ja
Application granted granted Critical
Publication of JP5825854B2 publication Critical patent/JP5825854B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、中空構造の半導体装置に関するものである。
デジタルカメラやビデオカメラに使用されているCCDイメージセンサやCMOSイメージセンサを使用したイメージセンサパッケージや、携帯電話等に使用されるSAWフィルタパッケージなどは中空構造の半導体装置である。中空構造の半導体装置は、半導体素子を配線基板に実装し、金属ワイヤを用いて半導体素子の電極と配線基板の電極を電気的に接続した後、半導体素子を中空封止するように、保護部材を配線基板の上方から取り付けた構造をしている。
中空構造の半導体装置では、樹脂製の接着剤や配線基板等の樹脂材料の吸湿により、中空部に浸入した水分が、半導体装置をマザーボードへ実装する際のリフロー加熱で膨張し、その水蒸気圧により保護部材が剥離してしまう問題があった。
そこで、従来は、保護部材と枠体との間に通気孔を設け、この通気孔から、実装時の加熱により膨張した中空部の水蒸気を外部へ放出させることで、中空部に発生した水蒸気圧を低下させ、保護部材の剥離を防止していた。
特開2004−119881号公報
しかしながら、上記特許文献1に記載の従来例では、半導体装置の加熱時以外の場合でも、常時通気孔が開いているため、中空部に気密性が無く、異物が中空部へ進入してしまう問題があった。
この中空部に異物が進入すると電気接続端子間のショートの原因となる。また半導体素子に光素子を用いた半導体装置では、光素子の受光部あるいは発光部に異物が付着すると光学特性不良の原因になる。
そこで、本発明は、常温時は中空部の気密性を保ち、異物進入を防止し、加熱時には中空部の水蒸気圧を逃がすことができる半導体装置を提供することを目的とするものである。
本発明の半導体装置は、配線基板と、前記配線基板と間隔をあけて配置された保護部材と、前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する壁部材と、を備え、前記壁部材の高さ方向の一端が、前記配線基板及び前記保護部材の一方に固定され、前記壁部材の高さ方向の他端が、前記配線基板及び前記保護部材の他方に固定され、前記壁部材には、前記配線基板と前記保護部材と前記壁部材とにより形成される内部空間と、前記壁部材の外部空間とを連通する通気孔が形成され、前記通気孔には、前記壁部材よりも線膨張係数が小さい材料で構成された柱部材が設けられ、前記柱部材は、常温では前記通気孔を塞ぎ、常温よりも高い温度では前記通気孔の一部が連通することを特徴とする。
本発明によれば、配線基板、保護部材及び壁部材で囲まれて中空部が形成され、常温時は、柱部材により中空部の気密性を保ち、中空部への異物の侵入を防止することができる。また、加熱時には、柱部材に対応する部分の通気孔を通じて中空部の水蒸気を外部に逃がすことができ、中空部内の圧力の上昇を抑制することができ、保護部材の剥離を防止することができる。
本発明の第1実施形態に係る半導体装置の概略構成を示す説明図である。(a)は半導体装置の平面図であり、(b)は(a)のA−A線に沿う、常温の状態の半導体装置の断面図である。(c)は(a)のA−A線に沿う、加熱された状態の半導体装置の断面図である。(d)は(a)の矢印X方向から見た加熱された状態の半導体装置の要部を示す側面図である。 本発明の第2実施形態に係る半導体装置の平面図である。 本発明の第3実施形態に係る半導体装置の概略構成を示す説明図である。(a)は半導体装置の平面図であり、(b)は(a)のB−B線に沿う、常温の状態の半導体装置の断面図である。(c)は(a)のB−B線に沿う、加熱された状態の半導体装置の断面図である。 本発明の第4実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。 本発明の第5実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。 本発明の第6実施形態に係る半導体装置の通気孔及び柱部材の部分の変形例を示す半導体装置の側面図である。(a)は柱部材の一端を曲面形状に形成した場合を示す図であり、(b)は柱部材の一端を円弧形状に形成した場合を示す図であり、(c)は柱部材の一端をテーパ形状に形成した場合を示す図である。(d)は壁部材と柱部材との間に被膜層を設けた場合を示す図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す説明図である。図1(a)は半導体装置の平面図であり、図1(b)は図1(a)のA−A線に沿う、常温の状態の半導体装置の断面図である。また、図1(c)は図1(a)のA−A線に沿う、加熱された状態の半導体装置の断面図である。また、図1(d)は図1(a)の矢印X方向から見た加熱された状態の半導体装置の要部を示す側面図である。
図1(a)〜図1(d)に示すように、半導体装置100は、配線基板1と、配線基板1と間隔をあけて配置された保護部材4と、配線基板1と保護部材4との間に配置され、配線基板1に電気的に接続された半導体素子3と、を備えている。半導体素子3は配線基板1にフェースアップ実装され、金属ワイヤ9で配線基板1と電気的に接続されている。
また、半導体装置100は、半導体素子3を囲うように配線基板1と保護部材4との間に配置され、加熱時に高さ方向(矢印Z方向)に熱膨張する壁部材5を備えている。この壁部材5は、枠形状に形成されている。この壁部材5は、硬化した接着剤で形成されている。つまり、壁部材5は、配線基板1と保護部材4とを接着する材料で構成されている。
詳述すると、壁部材5の高さ方向の一端5aが、配線基板1及び保護部材4の一方(本第1実施形態では保護部材4)に接着固定されている。また、壁部材5の高さ方向の他端5bが、配線基板1及び保護部材4の他方(本第1実施形態では配線基板1)に接着固定されている。
これら配線基板1、保護部材4及び壁部材5により囲まれて中空部7が形成される。つまり、半導体素子3は、中空部7に配置されたことになる。壁部材5には、配線基板1と保護部材4との間に高さ方向に延びる矩形状の通気孔8が形成されている。この通気孔8は、中空部7と外部とを連通する貫通孔である。この通気孔8には、壁部材5よりも線膨張係数が小さい材料で構成された柱部材6が設けられている。この柱部材6は、常温時に通気孔8を塞ぐように通気孔8と同形状(矩形状)に形成されている。ここで、常温とは、室温程度の温度(例えば25℃)をいう。
そして、柱部材6の高さ方向の一端6aが、常温時に配線基板1及び保護部材4のうち一方(保護部材4)に接触するよう、柱部材6の高さ方向の他端6bが、配線基板1及び保護部材4のうち他方(配線基板1)に固定されている。つまり、柱部材6の一端6aと保護部材4とは非接着状態である。なお、柱部材6と壁部材5とも非接着状態である。
本第1実施形態の壁部材5を構成する材料としては、熱硬化性樹脂や光硬化性樹脂などの線膨張係数の大きい樹脂材料を含むことが好ましい。例えば50%前後のシリカフィラーを含む熱硬化性エポキシ樹脂の線膨張係数は1.0〜2.0×10−4/K程度であり、16%前後のシリカフィラーを含む光硬化性エポキシ樹脂の線膨張係数は1.5〜2.5×10−4/K程度である。またフィラーを含まない熱硬化性シリコン樹脂の線膨張係数は2.0〜3.0×10−4/K程度である。
また壁部材5の幅は水蒸気圧が発生する中空部7の体積に応じて設定することが望ましい。例えば、中空部7の体積が40mm程度ならば0.8mm程度、60mm程度ならば1.0mm、80mm程度ならば1.3mmである。
本第1実施形態の柱部材6を構成する材料としては、例えば金属やセラミック等の線膨張係数が小さい無機材料であることが好ましい。例えば金属のAuは線膨張係数0.14×10−4/K程度であり、Cuは0.17×10−4/K程度である。また、セラミックのアルミナは0.07〜0.08×10−4/K程度の線膨張係数である。
本第1実施形態の配線基板1としては、ガラスエポキシ系基板、セラミック系基板、絶縁性アルミ基板などのハード基板もしくはFPC、TABなどのフレキシブル基板もしくはガラス基板などの透光基板などを用いることができる。本第1実施形態の保護部材4としては、例えば金属板やセラミック板、ガラス板を用いることができる。また本実施形態の保護部材4は配線層を有していてもよい。
また柱部材6の形成方法としては、配線基板1の基材を一層ないし複数積層してもよいし、配線基板1の金属配線作成時に、金属配線作製と同一の製造方法で同時作製してもよいし、配線基板1の作製時に機械加工もしくはエッチングによって作製してもよい。この場合、配線基板1製造時に柱部材6の形成も同時に行うことができるため、別途柱部材6を配置する工程が不要となる。また柱部材6の形成方法としては、配線基板1作成後に柱部材6を接着剤で接着して形成してもよい。その際、壁部材5と同一の材料で接着することが好ましい。この場合、配線基板1への保護部材4の接着と柱部材6の接着が同時に行うことができるため、別途柱部材6の接着を行う工程が不要となる。
次に、半導体装置100の作用について説明する。図1(c)及び図1(d)に示すように、柱部材6が保護部材4と非接着である場合、壁部材5は、加熱により膨張し、保護部材4を押し上げる。また加熱により膨張する壁部材5は、線膨張係数の差により、柱部材6よりも大きくなる。そのため、柱部材6の一端6aと保護部材4との間には、通気孔8が開くことになる。したがって、加熱により中空部7に発生した水蒸気圧を、通気孔8から外部に逃がすことができるため、保護部材4の剥がれや損傷を防止できる。
例えば壁部材5に線膨張係数1.80×10−4/Kの熱硬化性樹脂を、柱部材6に線膨張係数0.07×10−4/Kのアルミナを使用し、常温25℃での壁部材5と柱部材6の厚さを150μm、壁部材5の接着幅を1mmとする。
本第1実施形態の半導体装置100が、水の沸点である100℃に加熱された場合、保護部材4と柱部材6の一端6aとの間隔が1.9μm程度の通気孔8が開く。マザーボードへのリフロー実装時は、そのリフロー加熱温度が220°の場合、保護部材4と柱部材6の一端6aとの間隔が約5μm程度の通気孔8が開く。そのため、気体である水蒸気を、中空部7から通気孔8を通じて外部に十分に抜くことができる。
また半導体素子3の動作時の発熱により、例えば半導体装置100が60℃に加熱された状態では、通気孔8の間隔は約0.9μm程度である。通気孔8の間隔が0.9μmに対して壁部材5の接着幅は1mmであるため、通気孔8から異物が進入するのを防止することができる。
このように半導体装置100が動作時の発熱で通気孔8が開いても、中空部7への異物の進入を防止するような線膨張係数をもつ壁部材5と柱部材6の材料を選定することが望ましい。例えば、本例のように常温25℃で壁部材5と柱部材6とが150μmの高さ持つ場合、柱部材6に対し線膨張係数の差が1.97×10−4/K以内になるようにシリカフィラーの添加などで線膨張係数を調整した樹脂を壁部材5に用いることが望ましい。
もしくは半導体装置100が動作時の発熱で通気孔8が開いても、中空部7への異物の進入を防止するように壁部材5と柱部材6の高さを調整することが望ましい。例えば壁部材5に線膨張係数2.50×10−4/Kの熱硬化性樹脂を、柱部材6に線膨張係数0.07×10−4/Kのアルミナを使用する場合は、壁部材5と柱部材6の高さを116μm以下にすることが望ましい。壁部材5と柱部材6の高さが110μmの場合、半導体素子3の動作時の発熱により、半導体装置100が60℃に加熱された状態では、通気孔8の間隔は約0.9μm程度であり、通気孔8から異物が進入するのを防止することができる。
水の沸点である100℃に加熱された場合では、保護部材4と柱部材6の一端6aとの間隔が2.0μm程度の通気孔8が形成される。またマザーボードへのリフロー加熱温度が220°の場合は、保護部材4と柱部材6の一端6aとの間隔が約5.2μm程度の通気孔8が形成される。また常温時は壁部材5と柱部材6はもとの大きさに戻り、図1(b)に示す状態に戻るため通気孔8は閉じ、中空部7の気密性は保たれる。
以上、本第1実施形態によれば、壁部材5は柱部材6よりも線膨張係数が大きいので、加熱時に柱部材6よりも膨張し大きくなる。柱部材6は保護部材4と非接着状態であるため、壁部材5が膨張し保護部材4を高さ方向に押し上げると、柱部材6の一端6aと保護部材4との間に中空部7と外部とを連通する通気孔8が開く。この通気孔8を介して、加熱時に発生する中空部7の水蒸気圧の気体を外部に逃がすことができる。一方常温時は、壁部材5の収縮により通気孔8は閉じ、中空部7の気密性が保たれる。これにより、常温時は中空部7の気密性を保ち中空部7への異物の進入を防止することができ、加熱時には中空部7の水蒸気圧の気体を逃がすことができる。
なお、上記第1実施形態では、柱部材6の一端6aが常温時に保護部材4に接触するように、他端6bが配線基板1に固定される場合について説明したが、これに限定するものではない。柱部材6の一端が常温時に配線基板1に接触するように、他端が保護部材4に固定される場合であってもよい。この場合、壁部材5において、配線基板1に固定される側の端部が一端となり、保護部材4に固定される側の端部が他端ということになる。この場合でも上記第1実施形態と同様の作用効果を奏する。
[第2実施形態]
次に、本発明の第2実施形態に係る半導体装置について説明する。図2は、本発明の第2実施形態に係る半導体装置の平面図である。
本第2実施形態では、半導体装置200は、上記第1実施形態と同様、壁部材25を備えているが、壁部材25には、複数の通気孔28が設けられている。そして、各通気孔28には、それぞれ柱部材26が設けられている。この場合、製造の段階で、硬化後に壁部材25となる液状の接着剤を注入する際に、柱部材26をスペーサーとして、保護部材4と配線基板1との間隔を正確に制御することができる。
これにより、配線基板1と保護部材4の間に存在する壁部材25の高さが周方向の各位置で同一となり、配線基板1に対する保護部材4の傾きが抑制される。したがって、加熱時に壁部材25が膨張するときにも、壁部材25の周方向の各位置での高さの差が生じるのを抑制することができ、半導体装置200の加熱時に壁部材25が保護部材4を配線基板1と平行に押し上げることになる。これにより、柱部材26に生じる通気孔28の開口が十分となり、通気性が向上する。
この場合、柱部材26は保護部材4を配線基板1と平行に支えられるように3個以上設けることが望ましい。
また柱部材26は図2に示すように斜めに配置してもよい。この場合、柱部材26が中空部と外部とを横断する距離が長くなるので、常温時の気密性をより高めることができる。
[第3実施形態]
次に、本発明の第3実施形態に係る半導体装置について説明する。図3は、本発明の第3実施形態に係る半導体装置の概略構成を示す説明図である。図3(a)は半導体装置の平面図であり、図3(b)は図3(a)のB−B線に沿う、常温の状態の半導体装置の断面図である。また、図3(c)は図3(a)のB−B線に沿う、加熱された状態の半導体装置の断面図である。
図3(a)〜図3(c)に示すように、半導体装置300は、開口部31aを有する第1の配線基板31と、第1の配線基板31と間隔をあけて配置された保護部材34と、を備えている。また、半導体装置300は、第1の配線基板31の開口部31aを通じて保護部材34に相対する位置に配置され、第1の配線基板31と電気的に接続された第2の配線基板32を備えている。また、半導体装置300は、第2の配線基板32において第1の配線基板31の開口部31aに対応する位置に実装された半導体素子33を備えている。つまり、第2の配線基板32は、第1の配線基板31の保護部材34側とは反対側に配置されており、半導体素子33は、開口部31aを通じて保護部材34に対向している。これら半導体素子33及び第2の配線基板32で半導体チップが構成されている。
半導体素子33は、受光部若しくは発光部又はその両方の機能を有する光素子であり、保護部材34は透光性を有している。半導体素子33は、第2の配線基板32にフェースアップ実装されている。また、第2の配線基板32は、第1の配線基板31にフェースダウン実装されている。第1の配線基板31と第2の配線基板32とは、バンプ39により電気的に接続されている。またバンプ39の周囲をアンダーフィル樹脂40によって覆うことにより、第1の配線基板31と第2の配線基板32との間が封止されている。
更に、半導体装置300は、半導体素子33を囲うように第1の配線基板31と保護部材34との間に配置され、加熱時に高さ方向(矢印Z方向)に熱膨張する壁部材35を備えている。壁部材35は、枠形状に形成されている。この壁部材35は、硬化した接着剤で形成されている。つまり、壁部材35は、配線基板31と保護部材34とを接着する材料で構成されている。
詳述すると、壁部材35の高さ方向の一端35aが、第1の配線基板31及び保護部材34の一方(本第3実施形態では第1の配線基板31)に接着固定されている。また、壁部材35の高さ方向の他端35bが、第1の配線基板31及び保護部材34の他方(本第3実施形態では保護部材34)に接着固定されている。
これら配線基板31,32、保護部材34及び壁部材35により囲まれて中空部37が形成される。つまり、半導体素子33は、中空部37に配置されたことになる。壁部材35には、第1の配線基板31と保護部材34との間に高さ方向に延びる矩形状の通気孔38が形成されている。この通気孔38は、中空部37と外部とを連通する貫通孔である。この通気孔38には、壁部材35よりも線膨張係数が小さい材料で構成された柱部材36が設けられている。この柱部材36は、常温時に通気孔38を塞ぐように通気孔38と同形状(矩形状)に形成されている。ここで、常温とは、室温程度の温度(例えば25℃)をいう。
そして、柱部材36の高さ方向の一端36aが、常温時に第1の配線基板31及び保護部材34のうち一方(第1の配線基板31)に接触している。また、柱部材36の高さ方向の他端36bが、第1の配線基板31及び保護部材34のうち他方(保護部材34)に固定されている。つまり、柱部材36の一端36aと第1の配線基板31とは非接着状態である。なお、柱部材36と壁部材35とも非接着状態である。
柱部材36の形成方法としては、保護部材34の作製時に機械加工もしくはエッチングによって柱部材36を作製してもよい。この場合、保護部材34の製造時に柱部材36の形成も同時に行うことができるため、別途柱部材36を配置する工程が不要となる。また柱部材36の形成方法としては、保護部材34の作成後に柱部材36を接着剤で接着して形成してもよい。その際、壁部材35と同一の材料で接着することが好ましい。この場合、配線基板31への保護部材34の接着と柱部材36の接着が同時に行うことができるため、別途柱部材36の接着を行う工程が不要となる。
次に、半導体装置300の作用について説明する。図3(c)に示すように、柱部材36が第1の配線基板31と非接着である場合、壁部材35は、加熱により膨張し、保護部材34を押し上げる。また加熱により膨張する壁部材35は、線膨張係数の差により、柱部材36よりも大きくなる。そのため、柱部材36の一端36aと第1の配線基板31との間には、通気孔38が開くことになる。したがって、加熱により中空部37に発生した水蒸気圧を、通気孔38から外部に逃がすことができるため、保護部材34及び第2の配線基板32の剥がれや損傷を防止できる。また常温時は、壁部材35と柱部材36はもとの大きさに戻り、図3(b)に示す状態に戻るため通気孔38は閉じ、中空部37の気密性は保たれる。
例えば壁部材35に線膨張係数2.0×10−4/Kの紫外線硬化性樹脂を、柱部材36に線膨張係数0.17×10−4/Kの銅を使用し、常温25℃での壁部材35と柱部材6の高さを150μm、壁部材35の接着幅が500μmとする。
本第3実施形態の半導体装置300が、水の沸点である100℃に加熱された場合、第1の配線基板31と柱部材36の一端36aとの間隔が約2.1μmの通気孔38が開く。マザーボードへのリフロー実装時はそのリフロー加熱温度が220°の場合、第1の配線基板31と柱部材36の一端36aとの間隔が約5.4μmの通気孔38が開く。また半導体素子33の動作時の発熱により、例えば半導体装置300が60℃に加熱された状態では、通気孔38の間隔は壁部材35の接着幅が500μmに対し約0.96μm程度であり、通気孔38から中空部37に異物が進入するのを防止することができる。
以上、本第3実施形態によれば、壁部材35は柱部材36よりも線膨張係数が大きいので、加熱時に柱部材36よりも膨張し大きくなる。柱部材36は第1の配線基板31と非接着状態であるため、壁部材35が膨張し保護部材34を高さ方向に押し上げると、柱部材36の一端36aと第1の配線基板31との間に中空部37と外部とを連通する通気孔38が開く。この通気孔38を介して、加熱時に発生する中空部37の水蒸気圧の気体を外部に逃がすことができる。一方常温時は、壁部材35の収縮により通気孔38は閉じ、中空部37の気密性が保たれる。これにより、常温時は中空部37の気密性を保ち中空部37への異物の進入を防止することができ、加熱時には中空部37の水蒸気圧の気体を逃がすことができる。
なお、上記第3実施形態では、柱部材36の一端36aが常温時に第1の配線基板31に接触するように、他端36bが保護部材34に固定される場合について説明したが、これに限定するものではない。柱部材36の一端が常温時に保護部材34に接触するように、他端が第1の配線基板31に固定される場合であってもよい。この場合、壁部材35において、保護部材34に固定される側の端部が一端となり、第1の配線基板31に固定される側の端部が他端ということになる。この場合でも上記第3実施形態と同様の作用効果を奏する。
[第4実施形態]
次に、本発明の第4実施形態に係る半導体装置について説明する。図4は、本発明の第4実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
図4に示すように、半導体装置400は、配線基板41と、配線基板41と間隔をあけて配置された保護部材44と、配線基板41と保護部材44との間に配置され、配線基板41に電気的に接続された半導体素子43と、を備えている。半導体素子43は配線基板41にフェースアップ実装され、金属ワイヤ49で配線基板41と電気的に接続されている。
また、半導体装置400は、半導体素子43を囲うように配線基板41と保護部材44との間に配置され、配線基板41に固定された枠体42を備えている。更に、半導体装置400は、半導体素子43を囲うように枠体42と保護部材44との間に配置され、加熱時に高さ方向(矢印Z方向)に熱膨張する壁部材45を備えている。壁部材45は、枠形状に形成されている。この壁部材45は、硬化した接着剤で形成されている。つまり、壁部材45は、枠体42と保護部材44とを接着する材料で構成されている。
詳述すると、壁部材45の高さ方向の一端45aが、枠体42及び保護部材44の一方(本第4実施形態では保護部材44)に接着固定されている。また、壁部材45の高さ方向の他端45bが、枠体42及び保護部材44の他方(本第4実施形態では枠体42)に接着固定されている。
これら配線基板41、枠体42、保護部材44及び壁部材45により囲まれて中空部47が形成される。つまり、半導体素子43は、中空部47に配置されたことになる。壁部材45には、枠体42と保護部材44との間に高さ方向に延びる矩形状の通気孔48が形成されている。この通気孔48は、中空部47と外部とを連通する貫通孔である。この通気孔48には、壁部材45よりも線膨張係数が小さい材料で構成された柱部材46が設けられている。この柱部材46は、常温時に通気孔48を塞ぐように通気孔48と同形状(矩形状)に形成されている。ここで、常温とは、室温程度の温度(例えば25℃)をいう。
そして、柱部材46の高さ方向の一端46aが、常温で枠体42及び保護部材44のうち一方(保護部材44)に接触している。また、柱部材46の高さ方向の他端46bが、枠体42及び保護部材44のうち他方(枠体42)に固定されている。つまり、柱部材46の一端46aと保護部材44とは非接着状態である。なお、柱部材46と壁部材45とも非接着状態である。
柱部材46は必ずしも壁部材45の接着幅と同じ幅である必要は無く、保護部材44の外形からはみ出していてもよいし、中空部47へせり出していてもよい。この場合、柱部材46の端面が壁部材45により覆われてしまう恐れが無いため、柱部材46の一端46aと保護部材44との間には、より確実に中空部47と外部を連通する通気孔48が開くことになる。
また配線基板41が例えばセラミック基板の場合、配線基板41上に設けられる枠体42をセラミックではなく、エポキシ樹脂等の樹脂材料で形成すれば、枠体42をセラミックで形成する場合よりも安価に配線基板41を製造できる。
以上、本第4実施形態によれば、壁部材45は柱部材46よりも線膨張係数が大きいので、加熱時に柱部材46よりも膨張し大きくなる。柱部材46は保護部材44と非接着状態であるため、壁部材45が膨張し保護部材44を高さ方向に押し上げると、柱部材46の一端46aと保護部材44との間に中空部47と外部とを連通する通気孔48が開く。この通気孔48を介して、加熱時に発生する中空部47の水蒸気圧の気体を外部に逃がすことができる。一方常温時は、壁部材45の収縮により通気孔48は閉じ、中空部47の気密性が保たれる。これにより、常温時は中空部47の気密性を保ち中空部47への異物の進入を防止することができ、加熱時には中空部47の水蒸気圧の気体を逃がすことができる。
また、半導体素子43を収容する枠部を有する配線基板を製造する場合、配線基板を加工するのではなく、配線基板41の材料よりも安価な材料で枠体42を形成して配線基板41に設置することで配線基板41の製造コストを下げることができる。
なお、上記第4実施形態では、柱部材46の一端46aが常温時に保護部材44に接触するように、他端46bが枠体42に固定される場合について説明したが、これに限定するものではない。柱部材46の一端が常温時に枠体42に接触するように、他端が保護部材44に固定される場合であってもよい。この場合、壁部材45において、枠体42に固定される側の端部が一端となり、保護部材44に固定される側の端部が他端ということになる。この場合でも上記第4実施形態と同様の作用効果を奏する。そして、半導体素子を収容する枠部を有する保護部材を製造する場合にも保護部材の材料よりも安価な材料で枠体を形成して保護部材に設置することで保護部材の製造コストを下げることができる。
[第5実施形態]
次に、本発明の第5実施形態に係る半導体装置について説明する。図5は、本発明の第5実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
図5に示すように、半導体装置500は、配線基板51と、配線基板51と間隔をあけて配置された保護部材54と、配線基板51と保護部材54との間に配置され、配線基板51に電気的に接続された半導体素子53と、を備えている。半導体素子53は受光部若しくは発光部又はその両方の機能を有する光素子である。また保護部材54は透光性を有している。
半導体素子53は第2の配線基板52にフェースアップ実装されており、半導体素子53及び配線基板52で半導体チップが構成されている。保護部材54には、配線層62が設けられ、配線基板52が保護部材54にフェースダウン実装され、配線基板52と配線層62とがバンプ61で電気的に接続されている。そして、配線層62と配線基板51の配線層65とが、バンプ63及びビアホール64で電気的に接続されている。これにより、半導体素子53は、配線基板51に電気的に接続されている。このように、光素子である半導体素子53を保護部材54にフェースダウン実装する場合でも、半導体装置500の外形を小さくすることができる。
また、半導体装置500は、半導体素子53を囲うように配線基板51と保護部材54との間に配置され、加熱時に高さ方向(矢印Z方向)に熱膨張する壁部材55を備えている。壁部材55は、枠形状に形成されている。この壁部材55は、硬化した接着剤で形成されている。つまり、壁部材55は、配線基板51と保護部材54とを接着する材料で構成されている。
詳述すると、壁部材55の高さ方向の一端55aが、配線基板51及び保護部材54の一方(本第5実施形態では保護部材54)に接着固定されている。また、壁部材55の高さ方向の他端55bが、配線基板51及び保護部材54の他方(本第5実施形態では配線基板51)に接着固定されている。
これら配線基板51、保護部材54及び壁部材55により囲まれて中空部57が形成される。つまり、半導体素子53は、中空部57に配置されたことになる。壁部材55には、配線基板51と保護部材54との間に高さ方向に延びる矩形状の通気孔58が形成されている。この通気孔58は、中空部57と外部とを連通する貫通孔である。この通気孔58には、壁部材55よりも線膨張係数が小さい材料で構成された柱部材56が設けられている。この柱部材56は、常温時に通気孔58を塞ぐように通気孔58と同形状(矩形状)に形成されている。ここで、常温とは、室温程度の温度(例えば25℃)をいう。
そして、柱部材56の高さ方向の一端56aが、常温で配線基板51及び保護部材54のうち一方(保護部材54)に接触している。また、柱部材56の高さ方向の他端56bが、配線基板51及び保護部材54のうち他方(配線基板51)に固定されている。つまり、柱部材56の一端56aと保護部材54とは非接着状態である。なお、柱部材56と壁部材55とも非接着状態である。
以上、本第5実施形態によれば、壁部材55は柱部材56よりも線膨張係数が大きいので、加熱時に柱部材56よりも膨張し大きくなる。柱部材56は保護部材54と非接着状態であるため、壁部材55が膨張し保護部材54を高さ方向に押し上げると、柱部材56の一端56aと保護部材54との間に中空部57と外部とを連通する通気孔58が開く。この通気孔58を介して、加熱時に発生する中空部57の水蒸気圧の気体を外部に逃がすことができる。一方常温時は、壁部材55の収縮により通気孔58は閉じ、中空部57の気密性が保たれる。これにより、常温時は中空部57の気密性を保ち中空部57への異物の進入を防止することができ、加熱時には中空部57の水蒸気圧の気体を逃がすことができる。
なお、上記第5実施形態では、柱部材56の一端56aが常温時に保護部材54に接触するように、他端56bが配線基板51に固定される場合について説明したが、これに限定するものではない。柱部材56の一端が常温時に配線基板51に接触するように、他端が保護部材54に固定される場合であってもよい。この場合、壁部材55において、配線基板51に固定される側の端部が一端となり、保護部材54に固定される側の端部が他端ということになる。この場合でも上記第5実施形態と同様の作用効果を奏する。
[第6実施形態]
上記第1〜第5実施形態では、貫通孔である通気孔の形状を矩形状に形成し、柱部材の形状をその通気孔を塞ぐ形状に形成したが、通気孔及び柱部材の形状は、これに限定するものではない。図6は、本発明の第6実施形態に係る半導体装置の通気孔及び柱部材の部分の変形例を示す半導体装置の側面図である。図6(a)は柱部材の一端を曲面形状に形成した場合を示す図であり、図6(b)は柱部材の一端を円弧形状に形成した場合を示す図であり、図6(c)は柱部材の一端をテーパ形状に形成した場合を示す図である。なお、いずれの場合も常温のときの状態を示している。
保護部材74の接着方法として、例えば壁部材に熱硬化性のエポキシ樹脂シートを用いて、保護部材74を配線基板71に熱圧着することができる。その際、図6(a)に示すように、柱部材761の一端761aを曲面に形成しておけば、壁部材751の樹脂を押しのけやすくなり、より安定して非接着部分を形成することができる。また図6(b)に示すように、柱部材762を円柱とし、配線基板71に接着剤762bで柱部材762を接着していても、柱部材762の一端762aが円弧形状であるので、壁部材752の樹脂を押しのけやすくなる。したがって、より安定して非接着部分を形成することができる。また図6(c)に示すように、柱部材763の一端763aを、テーパ形状に形成しても、壁部材753の樹脂を押しのけやすくなり、より安定して非接着部分を形成することができる。いずれの場合も、柱部材761,762,763の高さ方向の一端761a,762a,763aが先細り形状に形成されているので、柱部材の一端と保護部材とを安定して非接着状態とすることができる。また保護部材74の接着時の圧力で柱部材を塑性変形させることで、壁部材の樹脂を押しのけて、非接着部分を安定して形成させることもできる。
次に、図6(d)は壁部材と柱部材との間に被膜層を設けた場合を示す図である。保護部材74の接着方法として、例えば壁部材754として熱硬化性や光硬化性を有する液状エポキシ樹脂を用い、壁部材754を配線基板71に塗布した後、保護部材74を搭載し、熱硬化することができる。その際、図6(d)に示すように柱部材764に対して、フッ素樹脂などの壁部材754との接着性が低い皮膜層79を設けておけば、壁部材754と柱部材764との接着を抑制でき、より安定して非接着部分を形成することができる。また皮膜層79は、柱部材764の一端を形成する面に形成されていれば、柱部材764全面に形成されている必要は無い。また柱部材764の一端と保護部材74側の表面に皮膜層を設けていても同様の効果は得られる。また皮膜層79にAl等の壁部材754との濡れ性が低い皮膜層79を設けておいてもよい。この場合、皮膜層79が柱部材764への壁部材754の濡れ広がりを抑制できるため、安定して非接着部分を形成することができる。
1…配線基板、3…半導体素子、4…保護部材、5…壁部材、5a…一端、5b…他端、6…柱部材、6a…一端、6b…他端、8…通気孔、25…壁部材、26…柱部材、28…通気孔、31…第1の配線基板、31a…開口部、32…第2の配線基板、33…半導体素子、34…保護部材、35…壁部材、35a…一端、35b…他端、36…柱部材、36a…一端、36b…他端、38…通気孔、41…配線基板、42…枠体、43…半導体素子、44…保護部材、45…壁部材、45a…一端、45b…他端、46…柱部材、46a…一端、46b…他端、48…通気孔、51…配線基板、53…半導体素子、54…保護部材、55…壁部材、55a…一端、55b…他端、56…柱部材、56a…一端、56b…他端、58…通気孔、100,200,300,400,500…半導体装置

Claims (8)

  1. 配線基板と、
    前記配線基板と間隔をあけて配置された保護部材と、
    前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
    前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する壁部材と、を備え、
    前記壁部材の高さ方向の一端が、前記配線基板及び前記保護部材の一方に固定され、前記壁部材の高さ方向の他端が、前記配線基板及び前記保護部材の他方に固定され、
    前記壁部材には、前記配線基板と前記保護部材と前記壁部材とにより形成される内部空間と、前記壁部材の外部空間とを連通する通気孔が形成され、
    前記通気孔には、前記壁部材よりも線膨張係数が小さい材料で構成された柱部材が設けられ、
    前記柱部材は、常温では前記通気孔を塞ぎ、常温よりも高い温度では前記通気孔の一部が連通することを特徴とする半導体装置。
  2. 前記通気孔に設けられた前記柱部材は、高さ方向の一端が、前記配線基板及び前記保護部材のうち一方に固定されており、常温では前記柱部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に接触することを特徴とする請求項1に記載の半導体装置。
  3. 開口部を有する第1の配線基板と、
    前記第1の配線基板と間隔をあけて配置された保護部材と、
    前記開口部を通じて前記保護部材に相対する位置に配置され、前記第1の配線基板と電気的に接続された第2の配線基板と、
    前記第2の配線基板において前記開口部に対応する位置に実装された半導体素子と、
    前記半導体素子を囲うように前記第1の配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する壁部材と、を備え、
    前記壁部材の高さ方向の一端が、前記第1の配線基板及び前記保護部材の一方に固定され、前記壁部材の高さ方向の他端が、前記第1の配線基板及び前記保護部材の他方に固定され、
    前記壁部材には、前記第の配線基板と前記保護部材と前記壁部材とにより形成される内部空間と、前記壁部材の外部空間とを連通する通気孔が形成され、
    前記通気孔には、前記壁部材よりも線膨張係数が小さい材料で構成された柱部材が設けられ、
    前記柱部材は、常温では前記通気孔を塞ぎ、常温よりも高い温度では前記通気孔の一部が連通することを特徴とする半導体装置。
  4. 前記通気孔に設けられた前記柱部材は、高さ方向の一端が、前記第1の配線基板及び前記保護部材のうち一方に固定されており、常温では前記柱部材の高さ方向の他端が、前記第1の配線基板及び前記保護部材のうち他方に接触することを特徴とする請求項3に記載の半導体装置。
  5. 配線基板と、
    前記配線基板と間隔をあけて配置された保護部材と、
    前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
    前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、前記配線基板に固定された枠体と、
    前記半導体素子を囲うように前記枠体と前記保護部材との間に配置され、加熱時に高さ方向に膨張する壁部材と、を備え、
    前記壁部材の高さ方向の一端が、前記枠体及び前記保護部材の一方に固定され、前記壁部材の高さ方向の他端が、前記枠体及び前記保護部材の他方に固定され、
    前記壁部材には、前記配線基板と前記枠体と前記保護部材と前記壁部材とにより形成される内部空間と、前記壁部材の外部空間とを連通する通気孔が形成され、
    前記通気孔には、前記壁部材よりも線膨張係数が小さい材料で構成された柱部材が設けられ、
    前記柱部材は、常温では前記通気孔を塞ぎ、常温よりも高い温度では前記通気孔の一部が連通することを特徴とする半導体装置。
  6. 前記通気孔に設けられた前記柱部材は、高さ方向の一端が、前記枠体及び前記保護部材のうち一方に固定されており、常温では前記柱部材の高さ方向の他端が、前記枠体及び前記保護部材のうち他方に接触することを特徴とする請求項5に記載の半導体装置。
  7. 前記柱部材の高さ方向の一端が、前記常温よりも高い温度において先細り形状に形成されていることを特徴とする請求項に記載の半導体装置。
  8. 前記常温とは25℃であり、前記常温よりも高い温度とは60℃以上の温度であることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
JP2011123178A 2011-06-01 2011-06-01 半導体装置 Expired - Fee Related JP5825854B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011123178A JP5825854B2 (ja) 2011-06-01 2011-06-01 半導体装置
PCT/JP2012/064348 WO2012165647A1 (en) 2011-06-01 2012-05-29 Semiconductor device
US14/116,791 US9275949B2 (en) 2011-06-01 2012-05-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123178A JP5825854B2 (ja) 2011-06-01 2011-06-01 半導体装置

Publications (3)

Publication Number Publication Date
JP2012253116A JP2012253116A (ja) 2012-12-20
JP2012253116A5 JP2012253116A5 (ja) 2014-07-17
JP5825854B2 true JP5825854B2 (ja) 2015-12-02

Family

ID=47525682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123178A Expired - Fee Related JP5825854B2 (ja) 2011-06-01 2011-06-01 半導体装置

Country Status (1)

Country Link
JP (1) JP5825854B2 (ja)

Also Published As

Publication number Publication date
JP2012253116A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
US9275949B2 (en) Semiconductor device
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US9093450B2 (en) Chip package and manufacturing method thereof
JP2006344917A (ja) 半導体装置、積層型半導体装置、および半導体装置の製造方法
JP2010230655A (ja) センサ装置およびその製造方法
JP2009283553A (ja) 電子装置およびその製造方法
JP2006156436A (ja) 半導体装置及びその製造方法
WO2017208724A1 (ja) 光学モジュール、モジュール及びその製造方法
JP2008226876A (ja) 半導体装置
JP2009021307A (ja) 半導体装置、撮像装置、およびそれらの製造方法
JP2009272512A (ja) 半導体装置の製造方法
TWI538113B (zh) 微機電晶片封裝及其製造方法
JP4942671B2 (ja) 半導体装置およびその製造方法
JP6221299B2 (ja) 気密封止体及び気密封止方法
CN109671834B (zh) 一种双面出光的led芯片csp封装结构及其封装方法
JP2008235864A (ja) 電子装置
JP5825854B2 (ja) 半導体装置
JP5867817B2 (ja) 光学デバイスの製造方法
JP5921090B2 (ja) 半導体装置
JP4589743B2 (ja) 半導体装置
JP2008277639A (ja) 半導体装置およびその製造方法
JP2019201121A (ja) プリモールド基板とその製造方法および中空型半導体装置とその製造方法
JP2007042702A (ja) 半導体装置
JP2008198701A (ja) 半導体装置および電子機器
JP2008177610A (ja) 電子素子パッケージ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151013

R151 Written notification of patent or utility model registration

Ref document number: 5825854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees