JP5921090B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5921090B2 JP5921090B2 JP2011123179A JP2011123179A JP5921090B2 JP 5921090 B2 JP5921090 B2 JP 5921090B2 JP 2011123179 A JP2011123179 A JP 2011123179A JP 2011123179 A JP2011123179 A JP 2011123179A JP 5921090 B2 JP5921090 B2 JP 5921090B2
- Authority
- JP
- Japan
- Prior art keywords
- wall member
- wiring board
- height direction
- wall
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 152
- 230000001681 protective effect Effects 0.000 claims description 106
- 238000010438 heat treatment Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 86
- 239000012790 adhesive layer Substances 0.000 description 56
- 239000000758 substrate Substances 0.000 description 42
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 33
- 238000009423 ventilation Methods 0.000 description 22
- 230000035699 permeability Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000008602 contraction Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 230000009477 glass transition Effects 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す説明図である。図1(a)は半導体装置の平面図であり、図1(b)は図1(a)のA−A線に沿う、常温の状態の半導体装置の断面図である。また、図1(c)は図1(a)のA−A線に沿う、加熱された状態の半導体装置の断面図である。
次に、本発明の第2実施形態に係る半導体装置について説明する。図2は、本発明の第2実施形態に係る半導体装置の概略構成を示す説明図である。図2(a)は常温の状態の半導体装置の断面図である。また、図2(b)は加熱された状態の半導体装置の断面図である。
次に、本発明の第3実施形態に係る半導体装置について説明する。図3は、本発明の第3実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
次に、本発明の第4実施形態に係る半導体装置について説明する。図4は、本発明の第4実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
次に、本発明の第5実施形態に係る半導体装置について説明する。図5は、本発明の第5実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
Claims (8)
- 配線基板と、
前記配線基板と間隔をあけて配置された保護部材と、
前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第1の壁部材と、
前記第1の壁部材を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第2の壁部材と、を備え、
前記第1の壁部材及び前記第2の壁部材のうち一方の壁部材は、前記一方の壁部材の高さ方向の一端が、前記配線基板及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に固定され、前記一方の壁部材を通気する多孔質層を有しており、
前記第1の壁部材及び前記第2の壁部材のうち他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されており、常温では前記配線基板と前記保護部材の隙間を塞ぎ、常温よりも高い温度では隙間を有することを特徴とする半導体装置。 - 前記他方の壁部材は、高さ方向の一端が、前記配線基板及び前記保護部材のうち一方に固定されており、常温では前記他方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に接触することを特徴とする請求項1に記載の半導体装置。
- 開口部を有する第1の配線基板と、
前記第1の配線基板と間隔をあけて配置された保護部材と、
前記開口部を通じて前記保護部材に相対する位置に配置され、前記第1の配線基板と電気的に接続された第2の配線基板と、
前記第2の配線基板において前記開口部に対応する位置に実装された半導体素子と、
前記半導体素子を囲うように前記第1の配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第1の壁部材と、
前記第1の壁部材を囲うように前記第1の配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第2の壁部材と、を備え、
前記第1の壁部材及び前記第2の壁部材のうち一方の壁部材は、前記一方の壁部材の高さ方向の一端が、前記第1の配線基板及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記第1の配線基板及び前記保護部材のうち他方に固定され、前記一方の壁部材を通気する多孔質層を有しており、
前記第1の壁部材及び前記第2の壁部材のうち他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されており、常温では前記第1の配線基板と前記保護部材の隙間を塞ぎ、常温よりも高い温度では隙間を有することを特徴とする半導体装置。 - 前記他方の壁部材は、高さ方向の一端が、前記第1の配線基板及び前記保護部材のうち一方に固定されており、常温では前記他方の壁部材の高さ方向の他端が、前記第1の配線基板及び前記保護部材のうち他方に接触することを特徴とする請求項3に記載の半導体装置。
- 配線基板と、
前記配線基板と間隔をあけて配置された保護部材と、
前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第1の壁部材と、
前記第1の壁部材を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第2の壁部材と、を備え、
前記第1の壁部材及び前記第2の壁部材のうち一方の壁部材は、前記一方の壁部材の高さ方向の一端が、前記配線基板及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に固定され、前記一方の壁部材を通気する多孔質層を有しており、
前記第1の壁部材及び前記第2の壁部材のうち他方の壁部材は、互いに対向する一対の壁部からなり、前記一方の壁部材よりも線膨張係数が小さい材料で構成されており、常温では前記配線基板と前記保護部材の隙間を塞ぎ、常温よりも高い温度では隙間を有することを特徴とする半導体装置。 - 配線基板と、
前記配線基板と間隔をあけて配置された保護部材と、
前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、前記配線基板に固定された枠体と、
前記半導体素子を囲うように前記枠体と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第1の壁部材と、
前記第1の壁部材を囲うように前記枠体と前記保護部材との間に配置され、加熱時に高さ方向に膨張する第2の壁部材と、を備え、
前記第1の壁部材及び前記第2の壁部材のうち一方の壁部材は、前記一方の壁部材の高さ方向の一端が、前記枠体及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記枠体及び前記保護部材のうち他方に固定され、前記一方の壁部材を通気する多孔質層を有しており、
前記第1の壁部材及び前記第2の壁部材のうち他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されており、常温では前記枠体と前記保護部材の隙間を塞ぎ、常温よりも高い温度では隙間を有することを特徴とする半導体装置。 - 前記他方の壁部材は、高さ方向の一端が、前記枠体及び前記保護部材のうち一方に固定されており、常温では前記他方の壁部材の高さ方向の他端が、前記枠体及び前記保護部材のうち他方に接触することを特徴とする請求項6に記載の半導体装置。
- 前記常温とは25℃であり、前記常温よりも高い温度とは60℃以上の温度であることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123179A JP5921090B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
PCT/JP2012/064348 WO2012165647A1 (en) | 2011-06-01 | 2012-05-29 | Semiconductor device |
US14/116,791 US9275949B2 (en) | 2011-06-01 | 2012-05-29 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123179A JP5921090B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012253117A JP2012253117A (ja) | 2012-12-20 |
JP2012253117A5 JP2012253117A5 (ja) | 2014-07-17 |
JP5921090B2 true JP5921090B2 (ja) | 2016-05-24 |
Family
ID=47525683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123179A Expired - Fee Related JP5921090B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5921090B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021167813A (ja) * | 2020-04-09 | 2021-10-21 | 伊諾司生技股▲ふん▼有限公司 | キャビティを備えるセンサ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03169052A (ja) * | 1989-11-29 | 1991-07-22 | Hitachi Ltd | パッケージ |
JP2004119881A (ja) * | 2002-09-27 | 2004-04-15 | Sony Corp | 半導体装置及びその製造方法 |
JP4148932B2 (ja) * | 2004-08-31 | 2008-09-10 | シャープ株式会社 | 半導体装置、半導体モジュール及び半導体装置の製造方法 |
JP2009043893A (ja) * | 2007-08-08 | 2009-02-26 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
-
2011
- 2011-06-01 JP JP2011123179A patent/JP5921090B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021167813A (ja) * | 2020-04-09 | 2021-10-21 | 伊諾司生技股▲ふん▼有限公司 | キャビティを備えるセンサ |
JP7133061B2 (ja) | 2020-04-09 | 2022-09-07 | アイノス インコーポレイテッド | キャビティを備えるセンサ |
Also Published As
Publication number | Publication date |
---|---|
JP2012253117A (ja) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9275949B2 (en) | Semiconductor device | |
US20120199955A1 (en) | Package carrier and manufacturing method thereof | |
JP2016508075A (ja) | Mems部品を有するオーバーモールドされたデバイスおよび製造方法 | |
US6784534B1 (en) | Thin integrated circuit package having an optically transparent window | |
JP2007305761A (ja) | 半導体装置 | |
JP4315833B2 (ja) | 回路装置 | |
JP2006245090A (ja) | 半導体用パッケージ及びその製造方法 | |
JP2009021307A (ja) | 半導体装置、撮像装置、およびそれらの製造方法 | |
JP6110673B2 (ja) | 光センサ装置 | |
JP2016115711A (ja) | 半導体パッケージ及びその製造方法 | |
JP4942671B2 (ja) | 半導体装置およびその製造方法 | |
JP5921090B2 (ja) | 半導体装置 | |
TW201349410A (zh) | 晶片封裝結構及方法 | |
TW201917838A (zh) | 半導體封裝器件及其製造方法 | |
JP2009302556A (ja) | 半導体装置 | |
US20080061313A1 (en) | Photosensitive chip package | |
JP2008277954A (ja) | パッケージデバイス | |
KR102373809B1 (ko) | 패키지 구조체 및 그 제조 방법 | |
JP7025153B2 (ja) | 中空パッケージ用容器、半導体素子パッケージおよびその製造方法 | |
JP4589743B2 (ja) | 半導体装置 | |
JP5825854B2 (ja) | 半導体装置 | |
JP2018018910A (ja) | 配線基板 | |
JP2008198701A (ja) | 半導体装置および電子機器 | |
JP2018006724A (ja) | 配線基板 | |
JP2007042702A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160412 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5921090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |