JP2012253117A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012253117A
JP2012253117A JP2011123179A JP2011123179A JP2012253117A JP 2012253117 A JP2012253117 A JP 2012253117A JP 2011123179 A JP2011123179 A JP 2011123179A JP 2011123179 A JP2011123179 A JP 2011123179A JP 2012253117 A JP2012253117 A JP 2012253117A
Authority
JP
Japan
Prior art keywords
wall member
wiring board
height direction
wall
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011123179A
Other languages
English (en)
Other versions
JP5921090B2 (ja
JP2012253117A5 (ja
Inventor
Yuya Okada
有矢 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011123179A priority Critical patent/JP5921090B2/ja
Priority to PCT/JP2012/064348 priority patent/WO2012165647A1/en
Priority to US14/116,791 priority patent/US9275949B2/en
Publication of JP2012253117A publication Critical patent/JP2012253117A/ja
Publication of JP2012253117A5 publication Critical patent/JP2012253117A5/ja
Application granted granted Critical
Publication of JP5921090B2 publication Critical patent/JP5921090B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】常温時は中空部の気密性を保ち、異物進入を防止し、加熱時には中空部の水蒸気圧を逃がすことができる半導体装置を提供する。
【解決手段】配線基板１には半導体素子３が実装されている。配線基板１と間隔をあけて保護部材４が配置されている。配線基板１と保護部材４との間には、半導体素子３を囲うように第１の壁部材５が設けられている。また、第１の壁部材５の外側に第２の壁部材５が設けられている。第１の壁部材５の高さ方向の一端５ａが保護部材４に固定され、他端５ｂが配線基板１に固定されている。また、第２の壁部材６の高さ方向の一端６ａが常温時に保護部材に接触するよう、他端６ｂが配線基板１に固定されている。第１の壁部材５は、通気性のある多孔質層５ｃを有している。第２の壁部材６は、第１の壁部材５よりも線膨張係数が小さい材料で構成されている。
【選択図】図１

Description

本発明は、中空構造の半導体装置に関するものである。
デジタルカメラやビデオカメラに使用されているＣＣＤイメージセンサやＣＭＯＳイメージセンサを使用したイメージセンサパッケージや、携帯電話等に使用されるＳＡＷフィルタパッケージなどは中空構造の半導体装置である。中空構造の半導体装置は、半導体素子を配線基板に実装し、金属ワイヤを用いて半導体素子の電極と配線基板の電極を電気的に接続した後、半導体素子を中空封止するように、保護部材を配線基板の上方から取り付けた構造をしている。
中空構造の半導体装置では、樹脂製の接着剤や配線基板等の樹脂材料の吸湿により、中空部に浸入した水分が、半導体装置をマザーボードへ実装する際のリフロー加熱で膨張し、その水蒸気圧により保護部材が剥離してしまう問題があった。
そこで、従来は、保護部材と枠体との間に通気孔を設け、この通気孔から、実装時の加熱により膨張した中空部の水蒸気を外部へ放出させることで、中空部に発生した水蒸気圧を低下させ、保護部材の剥離を防止していた。
特開２００４−１１９８８１号公報
しかしながら、上記特許文献１に記載の従来例では、半導体装置の加熱時以外の場合でも、常時通気孔が開いているため、中空部に気密性が無く、異物が中空部へ進入してしまう問題があった。
この中空部に異物が進入すると電気接続端子間のショートの原因となる。また半導体素子に光素子を用いた半導体装置では、光素子の受光部あるいは発光部に異物が付着すると光学特性不良の原因になる。
そこで、本発明は、常温時は中空部の気密性を保ち、異物進入を防止し、加熱時には中空部の水蒸気圧を逃がすことができる半導体装置を提供することを目的とするものである。
本発明は、配線基板と、前記配線基板と間隔をあけて配置された保護部材と、前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第１の壁部材と、前記第１の壁部材を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材と、を備え、前記第１の壁部材及び前記第２の壁部材のうち一方の壁部材であって、前記一方の壁部材の高さ方向の一端が、前記配線基板及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に固定され、前記第１の壁部材及び前記第２の壁部材のうち他方の壁部材であって、前記他方の壁部材の高さ方向の一端が、常温時に前記配線基板及び前記保護部材のうち一方に接触するよう、前記他方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に固定され、前記一方の壁部材は、通気性のある多孔質層を有し、前記他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されていることを特徴とする。
本発明によれば、常温時は、配線基板、保護部材及び第１の壁部材により囲まれて形成される中空部の気密性を保ち、中空部に異物が進入するのを防止することができる。また、加熱時は、一方の壁部材によって配線基板に対して保護部材が押されることにより、他方の壁部材に対応する部分に通気間隙が生じる。これにより、中空部の水蒸気が、多孔質層及び通気間隙を通じて外部に放出され、加熱時に発生した水蒸気による中空部の圧力の上昇を抑制することができる。したがって、保護部材の剥離を防止することができる。
本発明の第１実施形態に係る半導体装置の概略構成を示す説明図である。（ａ）は半導体装置の平面図であり、（ｂ）は（ａ）のＡ−Ａ線に沿う、常温の状態の半導体装置の断面図である。また、（ｃ）は（ａ）のＡ−Ａ線に沿う、加熱された状態の半導体装置の断面図である。 本発明の第２実施形態に係る半導体装置の概略構成を示す説明図である。（ａ）は常温の状態の半導体装置の断面図である。また、（ｂ）は加熱された状態の半導体装置の断面図である。 本発明の第３実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。 本発明の第４実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。 本発明の第５実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す説明図である。図１（ａ）は半導体装置の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う、常温の状態の半導体装置の断面図である。また、図１（ｃ）は図１（ａ）のＡ−Ａ線に沿う、加熱された状態の半導体装置の断面図である。
図１（ａ）〜図１（ｃ）に示すように、半導体装置１００は、配線基板１と、配線基板１と間隔をあけて配置された保護部材４と、配線基板１と保護部材４との間に配置され、配線基板１に電気的に接続された半導体素子３と、を備えている。半導体素子３は配線基板１にフェースアップ実装され、金属ワイヤ９で配線基板１と電気的に接続されている。
また、半導体装置１００は、半導体素子３を囲うように配線基板１と保護部材４との間に配置され、加熱時に高さ方向（矢印Ｚ方向）に熱膨張する第１の壁部材５を備えている。更に、半導体装置１００は、第１の壁部材５を囲うように配線基板１と保護部材４との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材６を備えている。つまり、第１の壁部材５の外周側に第２の壁部材６が配置されている。これら第１の壁部材５及び第２の壁部材６は、枠形状に形成されている。
第１の壁部材５及び第２の壁部材６のうちの一方の壁部材（本第１実施形態では第１の壁部材５）は、通気性のある多孔質層５ｃを有している。より具体的には、第１の壁部材５は、多孔質層５ｃの高さ方向の両端を配線基板１及び保護部材４に固定するために、高さ方向の一端を構成する接着層５ａと、高さ方向の他端を構成する接着層５ｂとを有している。つまり、第１の壁部材５の高さ方向の一端が接着層５ａで構成され、第１の壁部材５の高さ方向の他端が接着層５ｂで構成されている。このように、第１の壁部材５は、接着層５ａ，５ｂで通気性を有する多孔質層５ｃを挟んだ３層で構成されている。
本第１実施形態では、第１の壁部材５の接着層５ａが、配線基板１及び保護部材４のうちの一方（保護部材４）に接着固定され、第１の壁部材５の高さ方向の接着層５ｂが、配線基板１及び保護部材４のうち他方（配線基板１）に接着固定されている。
一方、第１の壁部材５及び第２の壁部材６のうちの他方の壁部材（本第１実施形態では第２の壁部材６）は、第１の壁部材５よりも線膨張係数が小さい材料で構成されている。
そして、第２の壁部材６の高さ方向の一端６ａが、図１（ｂ）に示すように、常温時に配線基板１及び保護部材４のうち保護部材４に接触するよう、第２の壁部材６の高さ方向の他端６ｂが、配線基板１及び保護部材４のうち配線基板１に固定されている。このように枠状に第２の壁部材６を配置することで、保護部材４と配線基板１との間隔を正確に制御して保護部材４を搭載することができる。
これら配線基板１、保護部材４及び第１の壁部材５により囲まれて中空部７が形成される。つまり、半導体素子３は、中空部７に配置されたことになる。ここで、常温には、半導体素子３の動作時の発熱温度（７０℃程度）も含まれる。したがって、半導体素子３の動作により中空部７の空気の温度が上昇しても、第２の壁部材６の一端６ａと保護部材４とは接触状態を保っている。
本第１実施形態の第１の壁部材５を構成する材料としては、線膨張係数の大きい樹脂材料を含むことが好ましい。例えば接着層５ａ，５ｂに２０μｍ厚の熱硬化性エポキシ樹脂シートを、通気性を有する多孔質層５ｃに１５０μｍ厚の多孔質ＰＴＦＥを使用する。その場合、第１の壁部材５のガラス転移点８０℃程度であり、線膨張係数α１は０．５５〜０．６５×１０−４／Ｋ、α２は１．１〜１．３×１０−４／Ｋ程度である。
また第１の壁部材５の接着幅は水蒸気圧が発生する中空部７の体積に応じて設定することが望ましい。例えば、中空部７の体積が４０ｍｍ３程度ならば０．８ｍｍ程度、６０ｍｍ３程度ならば１．０ｍｍ、８０ｍｍ３程度ならば１．３ｍｍである。
また第１の壁部材５の接着層５ａにより第２の壁部材６が保護部材４に固定されないように、第１の壁部材５と第２の壁部材６とは間隔をあけて設置することが望ましい。例えば接着層５ａが２０μｍ程の厚さの熱硬化性エポキシ樹脂シートならば、第１の壁部材５による接着時の接着層５ａの広がりは接着層５ａの厚さと同じ２０μｍ程度になる。そのため第１の壁部材５と第２の壁部材６とは２０μｍ以上離して設置する。また第２の壁部材６の表面にフッ素樹脂などの接着層５ａとの接着性が低い皮膜層を設けておけば、接着層５ａと第２の壁部材６の接着を抑制でき、第１の壁部材５と第２の壁部材６との間に間隔を設ける必要はない。
本第１実施形態の第２の壁部材６を構成する材料としては、例えば金属やセラミック等の線膨張係数が小さい無機材料であることが好ましい。例えば金属のＡｕは線膨張係数０．１４×１０−４／Ｋ程度であり、Ｃｕは０．１７×１０−４／Ｋ程度である。またセラミックのアルミナは０．０７〜０．０８×１０−４／Ｋ程度の線膨張係数である。
また第２の壁部材６の幅は、中空部７の十分な機密性を確保するために第１の壁部材５の接着幅と同程度以上であることが望ましい。本第１実施形態の配線基板１としては、ガラスエポキシ系基板、セラミック系基板、絶縁性アルミ基板などのハード基板もしくはＦＰＣ、ＴＡＢなどのフレキシブル基板もしくはガラス基板などの透光基板などを用いることができる。
本第１実施形態の配線基板１として半導体素子３を収容するための枠部を別体として形成した配線基板１を用いることもできる。半導体素子３を収容する枠部を有する配線基板１を製造する場合、配線基板１を加工するのではなく、配線基板１の材料よりも安価な材料で枠体を形成し、設置することで配線基板１の製造コストをさげることができる。
本第１実施形態の保護部材４としては、例えば金属板やセラミック板、ガラス板を用いることができる。また本第１実施形態の保護部材４は配線層を有していてもよい。
本第１実施形態の保護部材４として半導体素子３を収容する枠部を別体として形成した保護部材４を用いることもできる。半導体素子３を収容する枠部を有する保護部材４を製造する場合、保護部材４を加工するのではなく、保護部材４の材料よりも安価な材料で枠体を形成し設置することで保護部材４の製造コストをさげることができる。
また第２の壁部材６の形成方法としては、配線基板１の基材を一層ないし複数積層してもよいし、配線基板１の金属配線作成時に金属配線作製と同一の製造方法で同時作製してもよいし、配線基板１の作製時に機械加工又はエッチングによって作製してもよい。この場合、配線基板１の製造時に第２の壁部材６の形成も同時に行うことができるため、別途第２の壁部材６を配置する工程が不要となる。
次に、半導体装置１００の作用について説明する。図１（ｃ）に示すように、第２の壁部材６が保護部材４と非接着である場合、第１の壁部材５は、加熱により膨張し、保護部材４を押し上げる。また加熱により膨張する第１の壁部材５は、線膨張係数の差により、第２の壁部材６よりも大きくなる。そのため、第２の壁部材６の一端６ａと保護部材４との間には、通気間隙８が形成される。したがって、加熱により中空部７に発生した水蒸気圧を、多孔質層５ｃを介して通気間隙８から外部に逃がすことができるため、保護部材４の剥がれや損傷を防止できる。
例えば接着層５ａ，５ｂに熱硬化性エポキシ樹脂シートを、多孔質層５ｃに多孔質ＰＴＦＥを使用した、常温時（２５℃）で１９０μｍ厚（高さ）の第１の壁部材５を使用する。その場合、第１の壁部材５のガラス転移点８０℃程度であり、線膨張係数α１は０．６０×１０−４／Ｋ、α２は１．２×１０−４／Ｋ程度である。また第２の壁部材５には線膨張係数０．０７×１０−４／Ｋのアルミナを使用する。
第１の壁部材５は半導体素子３の動作時の発熱により、例えば７０℃に加熱され状態で高さが１９０．５μｍ程度となる。そのため、第２の壁部材６は半導体素子３の動作時に半導体装置１００全体が加熱されても通気間隙８が形成されないように、常温時で高さが１９０．５μｍとなるように形成し、保護部材４は配線基板１に熱圧着する。
熱圧着は２００℃以上で行うため、第１の壁部材５の高さは１９３μｍ以上となる。そのため熱圧着時は第１の壁部材５の接着層５ａ，５ｂは安定して配線基板１と保護部材４とを接着できる。また常温時は収縮するため保護部材４と第２の壁部材６の一端６ａとは密着する。このように第１の壁部材５及び第２の壁部材６の高さを設置すれば半導体素子３の動作時には通気間隙８が形成されることはない。
また本第１実施形態の半導体装置１００が、水の沸点である１００℃に加熱された場合、０．４μｍ程度の通気間隙８が形成される。またマザーボードへのリフロー実装時は、そのリフロー加熱温度が２２０°の場合、保護部材４と第２の壁部材６の一端６ａとの間隔が約３．０μｍ程度の通気間隙８が形成されるため、中空部７の水蒸気を、通気間隙８を通じて外部に十分に抜くことができる。
また常温時は、第１の壁部材５及び第２の壁部材６はもとの高さに戻り、図１（ｂ）に示す状態に戻るため、通気間隙８は閉じ、中空部７の気密性は保たれる。
また例えばマザーボードへのリフロー実装時、そのリフロー加熱温度が２５０°の場合、その温度において通気間隙８が０μｍになるように常温時の第１の壁部材５及び第２の壁部材６の高さを設定する。その場合でも第１の壁部材５がガラス転移点以上の温度領域であり、かつ多孔質層５ｃが１００℃以上で５０ＭＰａ以下の低弾性率を有するため、中空部７の内圧上昇により保護部材４は持ち上がり、通気間隙８は形成される。
以上、本第１実施形態によれば、第２の壁部材６は、第１の壁部材５よりも線膨張係数が小さいので、リフロー等のマザー基板への実装時の加熱時に第１の壁部材５よりも膨張量が小さい。逆に、第１の壁部材５は、第２の壁部材６よりも線膨張係数が大きいので、加熱時に第２の壁部材６よりも膨張量が大きい。そのため、第１の壁部材５によって押し上げられた保護部材４と第２の壁部材６との間に通気間隙８が生じる。これにより、中空部７の水蒸気が多孔質層５ｃ及び通気間隙８を通じて外部に放出され、加熱時に発生した水蒸気による中空部７の圧力の上昇を抑制することができる。したがって、保護部材４の剥離を防止することができる。
また、通気間隙８の形成時でも、中空部７と外部との間に多孔質層５ｃが存在するため、多孔質層５ｃがフィルターとなり、外部から中空部７への異物の進入を抑制することができる。
一方、常温時は第１の壁部材５の収縮により通気間隙８が閉じ、外部と中空部７は隔絶されるため、多孔質層５ｃを通じて外部の水蒸気を含んだ外気が中空部７に進入するのを抑制することができる。
このように、常温時は中空部７の気密性を保つことで中空部７への異物の進入を防止することができ、加熱時には中空部７の水蒸気圧を逃がすことができる。
なお、上記第１実施形態では、一方の壁部材が第１の壁部材５であり、他方の壁部材が第２の壁部材６である場合について説明したが、これに限定するものではない。一方の壁部材が第２の壁部材６であり、他方の壁部材が第１の壁部材５であってもよい。つまり、外側の壁部材６が多孔質層のある壁部材であってもよい。この場合でも上記第１実施形態と同様の作用効果を奏する。
また、上記第１実施形態では、第２の壁部材６の一端６ａが常温時に保護部材４に接触するように、他端６ｂが配線基板１に固定される場合について説明したが、これに限定するものではない。第２の壁部材６の一端が常温時に配線基板１に接触するように、他端が保護部材４に固定される場合であってもよい。この場合、第１の壁部材５において、配線基板１に固定される側の端部が一端となり、保護部材４に固定される側の端部が他端ということになる。この場合でも上記第１実施形態と同様の作用効果を奏する。
また、一方の壁部材である第１の壁部材５が３層構造の場合について説明したが、これに限定するものではない。多孔質層を形成する際に、この多孔質層の両端のそれぞれが配線基板１及び保護部材４のそれぞれに接着固定される場合には、多孔質層の１層で一方の壁部材を構成することも可能である。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置について説明する。図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す説明図である。図２（ａ）は常温の状態の半導体装置の断面図である。また、図２（ｂ）は加熱された状態の半導体装置の断面図である。
図２（ａ）及び図２（ｂ）に示すように、半導体装置２００は、開口部２１ａを有する第１の配線基板２１と、第１の配線基板２１と間隔をあけて配置された保護部材２４と、を備えている。また、半導体装置２００は、第１の配線基板２１の開口部２１ａを通じて保護部材２４に相対する位置に配置され、第１の配線基板２１と電気的に接続された第２の配線基板２２を備えている。また、半導体装置２００は、第２の配線基板２２において第１の配線基板２１の開口部２１ａに対応する位置に実装された半導体素子２３を備えている。つまり、第２の配線基板２２は、第１の配線基板２１の保護部材２４側とは反対側に配置されており、半導体素子２３は、開口部２１ａを通じて保護部材２４に対向している。これら半導体素子２３及び第２の配線基板２２で半導体チップが構成されている。
半導体素子２３は、受光部若しくは発光部又はその両方の機能を有する光素子であり、保護部材２４は透光性を有している。半導体素子２３は、第２の配線基板２２にフェースアップ実装されている。また、第２の配線基板２２は、第１の配線基板２１にフェースダウン実装されている。第１の配線基板２１と第２の配線基板２２とは、バンプ２９により電気的に接続されている。またバンプ２９の周囲をアンダーフィル樹脂３０によって覆うことにより、第１の配線基板２１と第２の配線基板２２との間が封止されている。
更に、半導体装置２００は、半導体素子２３を囲うように第１の配線基板２１と保護部材２４との間に配置され、加熱時に高さ方向（矢印Ｚ方向）に熱膨張する第１の壁部材２５を備えている。更にまた、半導体装置２００は、第１の壁部材２５を囲うように第１の配線基板２１と保護部材２４との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材２６を備えている。つまり、第１の壁部材２５の外周側に第２の壁部材２６が配置されている。これら第１の壁部材２５及び第２の壁部材２６は、枠形状に形成されている。
第１の壁部材２５及び第２の壁部材２６のうち一方の壁部材（本第２実施形態では、第１の壁部材２５）は、通気性のある多孔質層２５ｃを有している。より具体的には、第１の壁部材２５は、多孔質層２５ｃの高さ方向の両端を第１の配線基板２１及び保護部材２４に固定するために、高さ方向の一端を構成する接着層２５ａと、高さ方向の他端を構成する接着層２５ｂとを有している。つまり、第１の壁部材２５の高さ方向の一端が接着層２５ａで構成され、第１の壁部材２５の高さ方向の他端が接着層２５ｂで構成されている。このように、第１の壁部材２５は、接着層２５ａ，２５ｂで通気性を有する多孔質層２５ｃを挟んだ３層で構成されている。
本第２実施形態では、第１の壁部材２５の接着層２５ａが、第１の配線基板２１及び保護部材２４のうちの一方（第１の配線基板２１）に接着固定されている。また、第１の壁部材２５の高さ方向の接着層２５ｂが、第１の配線基板２１及び保護部材２４のうち他方（保護部材２４）に接着固定されている。
一方、第１の壁部材２５及び第２の壁部材２６のうちの他方の壁部材（本第２実施形態では第２の壁部材２６）は、第１の壁部材２５よりも線膨張係数が小さい材料で構成されている。
そして、第２の壁部材２６の高さ方向の一端２６ａが、図２（ａ）に示すように、常温時に第１の配線基板２１及び保護部材２４のうち第１の配線基板２１に接触する。そして、第２の壁部材２６の高さ方向の他端２６ｂが、第１の配線基板２１及び保護部材２４のうち保護部材２４に固定されている。
これら配線基板２１，２２、保護部材２４及び第１の壁部材２５により囲まれて中空部２７が形成される。つまり、半導体素子２３は、中空部２７に配置されたことになる。ここで、常温には、半導体素子２３の動作時の発熱温度（７０℃程度）も含まれる。したがって、半導体素子２３の動作により中空部２７の空気の温度が上昇しても、第２の壁部材２６の一端２６ａと保護部材２４とは接触状態を保っている。
また本第２実施形態の第２の壁部材２６の形成方法としては、保護部材２４の作製時に機械加工もしくはエッチングによって第２の壁部材２６を作製してもよい。この場合、保護部材２４の製造時に第２の壁部材２６の形成も同時に行うことができるため、別途、第２の壁部材２６を配置する工程が不要となる。
次に、半導体装置２００の作用について説明する。第２の壁部材２６は、保護部材２４に固定され、常温で第１の配線基板２１と接している。したがって、第１の壁部材２５は、図２（ｂ）に示すように、加熱により膨張し、保護部材２４を押し上げる。また加熱により膨張する第１の壁部材２５は、線膨張係数の差により、第２の壁部材２６よりも大きくなる。そのため、第２の壁部材２６の一端２６ａと第１の配線基板２１との間には、通気間隙２８が形成される。したがって、加熱により中空部２７に発生した水蒸気圧を、多孔質層２５ｃを介して通気間隙２８から外部に逃がすことができるため、保護部材２４及び第２の配線基板２２の剥がれや損傷を防止できる。また常温時は、第１の壁部材２５と第２の壁部材２６はもとの大きさに戻り図２（ａ）に示す状態に戻るため、通気間隙２８は閉じ、中空部２７の気密性は保たれる。
例えば接着層２５ａ，２５ｂに熱硬化性エポキシ樹脂シートを、多孔質層２５ｃに多孔質ＰＴＦＥを使用した、常温２５℃での高さが２００μｍの第１の壁部材２５を使用する。その場合、第１の壁部材２５のガラス転移点８０℃程度であり、線膨張係数α１は０．６５×１０−４／Ｋ、α２は１．３×１０−４／Ｋ程度である。また第２の壁部材２６には高さ、２００．６μｍ、線膨張係数０．１７×１０−４／Ｋの銅を使用する。
第１の壁部材２５は半導体素子２３の動作時の発熱により、例えば７０℃に加熱され状態で２００．６μｍ程度となるため、半導体素子２３の動作時には通気間隙２８は形成されない。
また本第２実施形態の半導体装置２００が、水の沸点である１００℃に加熱された場合、０．５μｍ程度の通気間隙２８が形成される。またマザーボードへのリフロー実装時は、そのリフロー加熱温度が２２０°の場合、第１の配線基板２１と第２の壁部材２６の間隔が約３．２μｍ程度の通気間隙２８が形成されるため、中空部２７の水蒸気を、通気間隙２８を通じて外部に十分に抜くことができる。
以上、本第２実施形態によれば、第２の壁部材２６は、第１の壁部材２５よりも線膨張係数が小さいので、リフロー等のマザー基板への実装時の加熱時に第１の壁部材２５よりも膨張量が小さい。逆に、第１の壁部材２５は、第２の壁部材２６よりも線膨張係数が大きいので、加熱時に第２の壁部材２６よりも膨張量が大きい。そのため、第１の壁部材２５によって保護部材２４が押し上げられることにより、第１の配線基板２１と第２の壁部材２６の一端２６ａとの間に通気間隙２８が生じる。これにより、中空部２７の水蒸気が多孔質層２５ｃ及び通気間隙２８を通じて外部に放出され、加熱時に発生した水蒸気による中空部２７の圧力の上昇を抑制することができる。したがって、半導体素子２３を実装した第２の配線基板２２と保護部材２４の剥離を防止することができる。
また、通気間隙２８の形成時でも、中空部２７と外部との間に多孔質層２５ｃが存在するため、多孔質層２５ｃがフィルターとなり、外部から中空部２７への異物の進入を抑制することができる。
一方、常温時は第１の壁部材２５の収縮により通気間隙２８が閉じ、外部と中空部２７は隔絶されるため、多孔質層２５ｃを通じて外部の水蒸気を含んだ外気が中空部２７に進入するのを抑制することができる。
このように、常温時は中空部２７の気密性を保つことで中空部２７への異物の進入を防止することができ、加熱時には中空部２７の水蒸気圧を逃がすことができる。
なお、上記第２実施形態では、一方の壁部材が第１の壁部材２５であり、他方の壁部材が第２の壁部材２６である場合について説明したが、これに限定するものではない。一方の壁部材が第２の壁部材２６であり、他方の壁部材が第１の壁部材２５であってもよい。つまり、外側の壁部材２６が多孔質層のある壁部材であってもよい。この場合でも上記第２実施形態と同様の作用効果を奏する。
また、上記第２実施形態では、第２の壁部材２６の一端２６ａが常温時に第１の配線基板２１に接触するように、他端２６ｂが保護部材２４に固定される場合について説明したが、これに限定するものではない。第２の壁部材２６の一端が常温時に保護部材２４に接触するように、他端が第１の配線基板２１に固定される場合であってもよい。この場合、第１の壁部材２５において、保護部材２４に固定される側の端部が一端となり、第１の配線基板２１に固定される側の端部が他端ということになる。この場合でも上記第２実施形態と同様の作用効果を奏する。
また、一方の壁部材である第１の壁部材２５が３層構造の場合について説明したが、これに限定するものではない。多孔質層を形成する際に、この多孔質層の両端のそれぞれが配線基板２１及び保護部材２４のそれぞれに接着固定される場合には、多孔質層の１層で一方の壁部材を構成することも可能である。
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置について説明する。図３は、本発明の第３実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
図３に示すように、半導体装置３００は、配線基板３１と、配線基板３１と間隔をあけて配置された保護部材３４と、配線基板３１と保護部材３４との間に配置され、配線基板３１に電気的に接続された半導体素子３３と、を備えている。半導体素子３３は配線基板３１にフェースアップ実装され、金属ワイヤ３９で配線基板３１と電気的に接続されている。
また、半導体装置３００は、半導体素子３３を囲うように配線基板３１と保護部材３４との間に配置され、加熱時に高さ方向（矢印Ｚ方向）に熱膨張する第１の壁部材３５を備えている。更に、半導体装置３００は、第１の壁部材３５を囲うように配線基板３１と保護部材３４との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材３６を備えている。つまり、第１の壁部材３５の外周側に第２の壁部材３６が配置されている。これら第１の壁部材３５及び第２の壁部材３６は、枠形状に形成されている。
第１の壁部材３５及び第２の壁部材３６のうちの一方の壁部材（本第３実施形態では第２の壁部材３６）は、通気性のある多孔質層３６ｃを有している。より具体的には、第２の壁部材３６は、多孔質層３６ｃの高さ方向の両端を配線基板３１及び保護部材３４に固定するために、高さ方向の一端を構成する接着層３６ａと、高さ方向の他端を構成する接着層３６ｂとを有している。つまり、第２の壁部材３６の高さ方向の一端が接着層３６ａで構成され、第２の壁部材３６の高さ方向の他端が接着層３６ｂで構成されている。このように、第２の壁部材３６は、接着層３６ａ，３６ｂで通気性を有する多孔質層３６ｃを挟んだ３層で構成されている。
本第３実施形態では、第２の壁部材３６の接着層３６ａが、配線基板３１及び保護部材３４のうちの一方（保護部材３４）に接着固定されている。また、第２の壁部材３６の高さ方向の接着層３６ｂが、配線基板３１及び保護部材３４のうち他方（配線基板３１）に接着固定されている。
一方、第１の壁部材３５及び第２の壁部材３６のうち他方の壁部材（本第３実施形態では第１の壁部材３５）は、第２の壁部材３６よりも線膨張係数が小さい材料で構成されている。
そして、第１の壁部材３５は、互いに対向する一対の壁部３５１，３５２で構成されている。これら一対の壁部３５１，３５２の高さ方向の一端３５１ａ，３５２ａが、常温時に互いに接触している。そして、一対の壁部３５１，３５２の高さ方向の他端３５１ｂ，３５２ｂのそれぞれが、配線基板３１及び保護部材３４のそれぞれに固定されている。つまり、一方の壁部３５１の他端３５１ｂが保護部材３４に固定され、他方の壁部３５２の他端３５２ｂが配線基板３１に固定されている。
これら配線基板３１、保護部材３４及び第１の壁部材３５により囲まれて中空部３７が形成される。つまり、半導体素子３３は、中空部３７に配置されたことになる。ここで、常温には、半導体素子３３の動作時の発熱温度（７０℃程度）も含まれる。したがって、半導体素子３３の動作により中空部３７の空気の温度が上昇しても、第２の壁部材３６の一端３６ａと保護部材３４とは接触状態を保っている。
壁部３５１の高さ（厚さ）は、接着層３６ａの高さ（厚さ）よりも大きく、壁部３５２の高さ（厚さ）は、接着層３６ｂの高さ（厚さ）よりも大きく設定されている。このように壁部３５１，３５２を設けたことにより、接着層３６ａ，３６ｂで壁部３５１，３５２同士が接している部分（一端３５１ａ，３５２ａ）が覆われることは無い。したがって、壁部３５１，３５２と第２の壁部材３６との間に間隔を設ける必要が無くなる。またこのように壁部３５１，３５２を設けておけば接着層３６ａ，３６ｂが中空部３７へはみ出すことを防止できる。
以上、本第３実施形態によれば、第１の壁部材３５は、第２の壁部材３６よりも線膨張係数が小さいので、リフロー等のマザー基板への実装時の加熱時に第２の壁部材３６よりも膨張量が小さい。逆に、第２の壁部材３６は、第１の壁部材３５よりも線膨張係数が大きいので、加熱時に第１の壁部材３５よりも膨張量が大きい。そのため、第２の壁部材３６によって保護部材３４が押し上げられることにより、壁部３５１の一端３５１ａと壁部３５２の一端３５２ａとの間に通気間隙が生じる。これにより、中空部３７の水蒸気が通気間隙及び多孔質層３６ｃを通じて外部に放出され、加熱時に発生した水蒸気による中空部３７の圧力の上昇を抑制することができる。したがって、保護部材３４の剥離を防止することができる。
また、通気間隙の形成時でも、中空部３７と外部との間に多孔質層３６ｃが存在するため、多孔質層３６ｃがフィルターとなり、外部から中空部３７への異物の進入を抑制することができる。
一方、常温時は第２の壁部材３６の収縮により通気間隙が閉じ、外部と中空部３７は隔絶されるため、多孔質層３６ｃを通じて外部の水蒸気を含んだ外気が中空部３７に進入するのを抑制することができる。
このように、常温時は中空部３７の気密性を保つことで中空部３７への異物の進入を防止することができ、加熱時には中空部３７の水蒸気圧を逃がすことができる。
なお、上記第３実施形態では、一方の壁部材が第２の壁部材３６であり、他方の壁部材が第１の壁部材３５である場合について説明したが、これに限定するものではない。一方の壁部材が第１の壁部材３５であり、他方の壁部材が第２の壁部材３６であってもよい。つまり、内側の壁部材３５が多孔質層のある壁部材であってもよい。この場合でも上記第３実施形態と同様の作用効果を奏する。
また、一方の壁部材である第２の壁部材３６が３層構造の場合について説明したが、これに限定するものではない。多孔質層を形成する際に、この多孔質層の両端のそれぞれが配線基板３１及び保護部材３４のそれぞれに接着固定される場合には、多孔質層の１層で一方の壁部材を構成することも可能である。
［第４実施形態］
次に、本発明の第４実施形態に係る半導体装置について説明する。図４は、本発明の第４実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
図４に示すように、半導体装置４００は、配線基板４１と、配線基板４１と間隔をあけて配置された保護部材４４と、配線基板４１と保護部材４４との間に配置され、配線基板４１に電気的に接続された半導体素子４３と、を備えている。半導体素子４３は配線基板４１にフェースアップ実装され、金属ワイヤ４９で配線基板４１と電気的に接続されている。
また、半導体装置４００は、半導体素子４３を囲うように配線基板４１と保護部材４４との間に配置され、配線基板４１に固定された枠体４２を備えている。更に、半導体装置４００は、半導体素子４３を囲うように枠体４２と保護部材４４との間に配置され、加熱時に高さ方向（矢印Ｚ方向）に熱膨張する第１の壁部材４５を備えている。更にまた、半導体装置４００は、第１の壁部材４５を囲うように枠体４２と保護部材４４との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材４６を備えている。つまり、枠体４２と保護部材４４との間に、枠形状の第１の壁部材４５と、第１の壁部材４５の外周側に枠形状の第２の壁部材４６とが配置されている。
第１の壁部材４５及び第２の壁部材４６のうち一方の壁部材（本第４実施形態では、第１の壁部材４５）は、通気性のある多孔質層４５ｃを有している。より具体的には、第１の壁部材４５は、多孔質層４５ｃの高さ方向の両端を枠体４２及び保護部材４４に固定するために、高さ方向の一端を構成する接着層４５ａと、高さ方向の他端を構成する接着層４５ｂとを有している。つまり、第１の壁部材４５の高さ方向の一端が接着層４５ａで構成され、第１の壁部材４５の高さ方向の他端が接着層４５ｂで構成されている。このように、第１の壁部材４５は、接着層４５ａ，４５ｂで通気性を有する多孔質層４５ｃを挟んだ３層で構成されている。
本第４実施形態では、第１の壁部材４５の接着層４５ａが、枠体４２及び保護部材４４のうちの一方（保護部材４４）に接着固定されている。また、第１の壁部材４５の高さ方向の接着層４５ｂが、枠体４２及び保護部材２４のうち他方（枠体４２）に接着固定されている。
一方、第１の壁部材４５及び第２の壁部材４６のうちの他方の壁部材（本第４実施形態では第２の壁部材４６）は、第１の壁部材４５よりも線膨張係数が小さい材料で構成されている。
そして、第２の壁部材４６の高さ方向の一端４６ａが、常温時に枠体４２及び保護部材４４のうち保護部材４４に接触する。そして、第２の壁部材４６の高さ方向の他端４６ｂが、枠体４２及び保護部材４４のうち保護部材４４に固定されている。
これら配線基板４１、枠体４２、保護部材４４及び第１の壁部材４５により囲まれて中空部４７が形成される。つまり、半導体素子４３は、中空部４７に配置されたことになる。ここで、常温には、半導体素子４３の動作時の発熱温度（７０℃程度）も含まれる。したがって、半導体素子４３の動作により中空部４７の空気の温度が上昇しても、第２の壁部材４６の一端４６ａと保護部材４４とは接触状態を保っている。
ここで、配線基板４１が例えばセラミック基板の場合、半導体素子４３を収容する枠部をセラミックではなく、枠体４２としてエポキシ樹脂等の樹脂材料で形成すれば、枠部をセラミックで形成する場合よりも安価に配線基板４１を製造できる。
以上、本第４実施形態によれば、第２の壁部材４６は、第１の壁部材４５よりも線膨張係数が小さいので、リフロー等のマザー基板への実装時の加熱時に第１の壁部材４５よりも膨張量が小さい。逆に、第１の壁部材４５は、第２の壁部材４６よりも線膨張係数が大きいので、加熱時に第２の壁部材４６よりも膨張量が大きい。そのため、第１の壁部材４５によって押し上げられた保護部材４４と第２の壁部材４６の一端４６ａとの間に通気間隙が生じる。これにより、中空部４７の水蒸気が多孔質層４５ｃ及び通気間隙を通じて外部に放出され、加熱時に発生した水蒸気による中空部４７の圧力の上昇を抑制することができる。したがって、保護部材４４の剥離を防止することができる。
また、通気間隙の形成時でも、中空部４７と外部との間に多孔質層４５ｃが存在するため、多孔質層４５ｃがフィルターとなり、外部から中空部４７への異物の進入を抑制することができる。
一方、常温時は第１の壁部材４５の収縮により通気間隙が閉じ、外部と中空部４７は隔絶されるため、多孔質層４５ｃを通じて外部の水蒸気を含んだ外気が中空部４７に進入するのを抑制することができる。
このように、常温時は中空部４７の気密性を保つことで中空部４７への異物の進入を防止することができ、加熱時には中空部４７の水蒸気圧を逃がすことができる。
なお、上記第４実施形態では、一方の壁部材が第１の壁部材４５であり、他方の壁部材が第２の壁部材４６である場合について説明したが、これに限定するものではない。一方の壁部材が第２の壁部材４６であり、他方の壁部材が第１の壁部材４５であってもよい。つまり、外側の壁部材２６が多孔質層のある壁部材であってもよい。この場合でも上記第４実施形態と同様の作用効果を奏する。
また、上記第４実施形態では、第２の壁部材４６の一端４６ａが常温時に保護部材４４に接触するように、他端４６ｂが枠体４２に固定される場合について説明したが、これに限定するものではない。第２の壁部材４６の一端４６ａが常温時に枠体４２に接触するように、他端４６ｂが保護部材４４に固定される場合であってもよい。この場合、第１の壁部材４５において、枠体４２に固定される側の端部が一端となり、保護部材４４に固定される側の端部が他端ということになる。この場合でも上記第４実施形態と同様の作用効果を奏する。
また、一方の壁部材である第１の壁部材４５が３層構造の場合について説明したが、これに限定するものではない。多孔質層を形成する際に、この多孔質層の両端のそれぞれが枠体４２及び保護部材４４のそれぞれに接着固定される場合には、多孔質層の１層で一方の壁部材を構成することも可能である。
［第５実施形態］
次に、本発明の第５実施形態に係る半導体装置について説明する。図５は、本発明の第５実施形態に係る半導体装置であって、常温の状態の半導体装置の断面図である。
図５に示すように、半導体装置５００は、配線基板５１と、配線基板５１と間隔をあけて配置された保護部材５４と、配線基板５１と保護部材５４との間に配置され、配線基板５１に電気的に接続された半導体素子５３と、を備えている。半導体素子５３は受光部若しくは発光部又はその両方の機能を有する光素子である。また保護部材５４は透光性を有している。
半導体素子５３は第２の配線基板５２にフェースアップ実装されており、半導体素子５３及び配線基板５２で半導体チップが構成されている。保護部材５４には、配線層６２が設けられ、配線基板５２が保護部材５４にフェースダウン実装され、配線基板５２と配線層６２とがバンプ６１で電気的に接続されている。そして、配線層６２と配線基板５１の配線層６５とが、バンプ６３及びビアホール６４で電気的に接続されている。これにより、半導体素子５３は、配線基板５１に電気的に接続されている。このように、光素子である半導体素子５３を保護部材５４にフェースダウン実装する場合でも、半導体装置５００の外形を小さくすることができる。
また、半導体装置５００は、半導体素子５３を囲うように配線基板５１と保護部材５４との間に配置され、加熱時に高さ方向（矢印Ｚ方向）に熱膨張する第１の壁部材５５を備えている。更に、半導体装置５００は、第１の壁部材５５を囲うように配線基板５１と保護部材５４との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材５６を備えている。つまり、第１の壁部材５５の外周側に第２の壁部材５６が配置されている。これら第１の壁部材５５及び第２の壁部材５６は、枠形状に形成されている。
第１の壁部材５５及び第２の壁部材５６のうちの一方の壁部材（本第５実施形態では第１の壁部材５５）は、通気性のある多孔質層５５ｃを有している。より具体的には、第１の壁部材５５は、多孔質層５５ｃの高さ方向の両端を配線基板５１及び保護部材５４に固定するために、高さ方向の一端を構成する接着層５５ａと、高さ方向の他端を構成する接着層５５ｂとを有している。つまり、第１の壁部材５５の高さ方向の一端が接着層５５ａで構成され、第１の壁部材５５の高さ方向の他端が接着層５５ｂで構成されている。このように、第１の壁部材５５は、接着層５５ａ，５５ｂで通気性を有する多孔質層５５ｃを挟んだ３層で構成されている。
本第５実施形態では、第１の壁部材５５の接着層５５ａが、配線基板５１及び保護部材５４のうちの一方（保護部材５４）に接着固定されている。また、第１の壁部材５５の高さ方向の接着層５５ｂが、配線基板５１及び保護部材５４のうち他方（配線基板５１）に接着固定されている。
一方、第１の壁部材５５及び第２の壁部材５６のうちの他方の壁部材（本第５実施形態では第２の壁部材５６）は、第１の壁部材５５よりも線膨張係数が小さい材料で構成されている。
そして、第２の壁部材５６の高さ方向の一端５６ａが、常温時に配線基板５１及び保護部材５４のうち保護部材５４に接触している。また、第２の壁部材５６の高さ方向の他端５６ｂが、配線基板５１及び保護部材５４のうち配線基板５１に固定されている。
これら配線基板５１、保護部材５４及び第１の壁部材５５により囲まれて中空部５７が形成される。つまり、半導体素子５３は、中空部５７に配置されたことになる。ここで、常温には、半導体素子５３の動作時の発熱温度（７０℃程度）も含まれる。したがって、半導体素子５３の動作により中空部５７の空気の温度が上昇しても、第２の壁部材５６の一端５６ａと保護部材５４とは接触状態を保っている。
以上、本第５実施形態によれば、第２の壁部材５６は、第１の壁部材５５よりも線膨張係数が小さいので、リフロー等のマザー基板への実装時の加熱時に第１の壁部材５５よりも膨張量が小さい。逆に、第１の壁部材５５は、第２の壁部材５６よりも線膨張係数が大きいので、加熱時に第２の壁部材５６よりも膨張量が大きい。そのため、第１の壁部材５５によって押し上げられた保護部材５４と第２の壁部材５６との間に通気間隙が生じる。これにより、中空部５７の水蒸気が多孔質層５５ｃ及び通気間隙を通じて外部に放出され、加熱時に発生した水蒸気による中空部５７の圧力の上昇を抑制することができる。したがって、保護部材５４の剥離を防止することができる。
また、通気間隙の形成時でも、中空部５７と外部との間に多孔質層５５ｃが存在するため、多孔質層５５ｃがフィルターとなり、外部から中空部５７への異物の進入を抑制することができる。
一方、常温時は第１の壁部材５５の収縮により通気間隙が閉じ、外部と中空部５７は隔絶されるため、多孔質層５５ｃを通じて外部の水蒸気を含んだ外気が中空部５７に進入するのを抑制することができる。
このように、常温時は中空部５７の気密性を保つことで中空部５７への異物の進入を防止することができ、加熱時には中空部５７の水蒸気圧を逃がすことができる。
なお、上記第５実施形態では、一方の壁部材が第１の壁部材５５であり、他方の壁部材が第２の壁部材５６である場合について説明したが、これに限定するものではない。一方の壁部材が第２の壁部材５６であり、他方の壁部材が第１の壁部材５５であってもよい。つまり、外側の壁部材５６が多孔質層のある壁部材であってもよい。この場合でも上記第５実施形態と同様の作用効果を奏する。
また、上記第５実施形態では、第２の壁部材５６の一端５６ａが常温時に保護部材５４に接触するように、他端５６ｂが配線基板５１に固定される場合について説明したが、これに限定するものではない。第２の壁部材５６の一端が常温時に配線基板５１に接触するように、他端が保護部材５４に固定される場合であってもよい。この場合、第１の壁部材５５において、配線基板５１に固定される側の端部が一端となり、保護部材５４に固定される側の端部が他端ということになる。この場合でも上記第５実施形態と同様の作用効果を奏する。
１…配線基板、３…半導体素子、４…保護部材、５…第１の壁部材、５ａ…一端（接着層）、５ｂ…他端（接着層）、５ｃ…多孔質層、６…第２の壁部材、６ａ…一端、６ｂ…他端、２１…第１の配線基板、２１ａ…開口部、２２…第２の配線基板、２３…半導体素子、２４…保護部材、２５…第１の壁部材、２５ａ…一端（接着層）、２５ｂ…他端（接着層）、２５ｃ…多孔質層、２６…第２の壁部材、２６ａ…一端、２６ｂ…他端、３１…配線基板、３３…半導体素子、３４…保護部材、３５…第１の壁部材、３６…第２の壁部材、３６ａ…一端（接着層）、３６ｂ…他端（接着層）、３６ｃ…多孔質層、４１…配線基板、４２…枠体、４３…半導体素子、４４…保護部材、４５…第１の壁部材、４５ａ…一端（接着層）、４５ｂ…他端（接着層）、４５ｃ…多孔質層、４６…第２の壁部材、４６ａ…一端、４６ｂ…他端、５１…配線基板、５３…半導体素子、５４…保護部材、５５…第１の壁部材、５５ａ…一端（接着層）、５５ｂ…他端（接着層）、５５ｃ…多孔質層、５６…第２の壁部材、５６ａ…一端、５６ｂ…他端、１００…半導体装置、２００…半導体装置、３００…半導体装置、３５１，３５２…壁部、４００…半導体装置、５００…半導体装置

Claims (4)

  1. 配線基板と、
    前記配線基板と間隔をあけて配置された保護部材と、
    前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
    前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第１の壁部材と、
    前記第１の壁部材を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材と、を備え、
    前記第１の壁部材及び前記第２の壁部材のうち一方の壁部材であって、前記一方の壁部材の高さ方向の一端が、前記配線基板及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に固定され、
    前記第１の壁部材及び前記第２の壁部材のうち他方の壁部材であって、前記他方の壁部材の高さ方向の一端が、常温時に前記配線基板及び前記保護部材のうち一方に接触するよう、前記他方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に固定され、
    前記一方の壁部材は、通気性のある多孔質層を有し、
    前記他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されていることを特徴とする半導体装置。
  2. 開口部を有する第１の配線基板と、
    前記第１の配線基板と間隔をあけて配置された保護部材と、
    前記開口部を通じて前記保護部材に相対する位置に配置され、前記第１の配線基板と電気的に接続された第２の配線基板と、
    前記第２の配線基板において前記開口部に対応する位置に実装された半導体素子と、
    前記半導体素子を囲うように前記第１の配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第１の壁部材と、
    前記第１の壁部材を囲うように前記第１の配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材と、を備え、
    前記第１の壁部材及び前記第２の壁部材のうち一方の壁部材であって、前記一方の壁部材の高さ方向の一端が、前記第１の配線基板及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記第１の配線基板及び前記保護部材のうち他方に固定され、
    前記第１の壁部材及び前記第２の壁部材のうち他方の壁部材であって、前記他方の壁部材の高さ方向の一端が、常温時に前記第１の配線基板及び前記保護部材のうち一方に接触するよう、前記他方の壁部材の高さ方向の他端が、前記第１の配線基板及び前記保護部材のうち他方に固定され、
    前記一方の壁部材は、通気性のある多孔質層を有し、
    前記他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されていることを特徴とする半導体装置。
  3. 配線基板と、
    前記配線基板と間隔をあけて配置された保護部材と、
    前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
    前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第１の壁部材と、
    前記第１の壁部材を囲うように前記配線基板と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材と、を備え、
    前記第１の壁部材及び前記第２の壁部材のうち一方の壁部材であって、前記一方の壁部材の高さ方向の一端が、前記配線基板及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記配線基板及び前記保護部材のうち他方に固定され、
    前記第１の壁部材及び前記第２の壁部材のうち他方の壁部材は、互いに対向する一対の壁部からなり、前記一対の壁部の高さ方向の一端が、常温時に互いに接触するよう、前記一対の壁部の高さ方向の他端のそれぞれが、前記配線基板及び前記保護部材のそれぞれに固定され、
    前記一方の壁部材は、通気性のある多孔質層を有し、
    前記他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されていることを特徴とする半導体装置。
  4. 配線基板と、
    前記配線基板と間隔をあけて配置された保護部材と、
    前記配線基板と前記保護部材との間に配置され、前記配線基板に電気的に接続された半導体素子と、
    前記半導体素子を囲うように前記配線基板と前記保護部材との間に配置され、前記配線基板に固定された枠体と、
    前記半導体素子を囲うように前記枠体と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第１の壁部材と、
    前記第１の壁部材を囲うように前記枠体と前記保護部材との間に配置され、加熱時に高さ方向に熱膨張する第２の壁部材と、を備え、
    前記第１の壁部材及び前記第２の壁部材のうち一方の壁部材であって、前記一方の壁部材の高さ方向の一端が、前記枠体及び前記保護部材のうち一方に固定され、前記一方の壁部材の高さ方向の他端が、前記枠体及び前記保護部材のうち他方に固定され、
    前記第１の壁部材及び前記第２の壁部材のうち他方の壁部材であって、前記他方の壁部材の高さ方向の一端が、常温時に前記枠体及び前記保護部材のうち一方に接触するよう、前記他方の壁部材の高さ方向の他端が、前記枠体及び前記保護部材のうち他方に固定され、
    前記一方の壁部材は、通気性のある多孔質層を有し、
    前記他方の壁部材は、前記一方の壁部材よりも線膨張係数が小さい材料で構成されていることを特徴とする半導体装置。
JP2011123179A 2011-06-01 2011-06-01 半導体装置 Expired - Fee Related JP5921090B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011123179A JP5921090B2 (ja) 2011-06-01 2011-06-01 半導体装置
PCT/JP2012/064348 WO2012165647A1 (en) 2011-06-01 2012-05-29 Semiconductor device
US14/116,791 US9275949B2 (en) 2011-06-01 2012-05-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123179A JP5921090B2 (ja) 2011-06-01 2011-06-01 半導体装置

Publications (3)

Publication Number Publication Date
JP2012253117A true JP2012253117A (ja) 2012-12-20
JP2012253117A5 JP2012253117A5 (ja) 2014-07-17
JP5921090B2 JP5921090B2 (ja) 2016-05-24

Family

ID=47525683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123179A Expired - Fee Related JP5921090B2 (ja) 2011-06-01 2011-06-01 半導体装置

Country Status (1)

Country Link
JP (1) JP5921090B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021167813A (ja) * 2020-04-09 2021-10-21 伊諾司生技股▲ふん▼有限公司 キャビティを備えるセンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169052A (ja) * 1989-11-29 1991-07-22 Hitachi Ltd パッケージ
JP2004119881A (ja) * 2002-09-27 2004-04-15 Sony Corp 半導体装置及びその製造方法
JP2006073546A (ja) * 2004-08-31 2006-03-16 Sharp Corp 半導体装置、半導体モジュール及び半導体装置の製造方法
JP2009043893A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169052A (ja) * 1989-11-29 1991-07-22 Hitachi Ltd パッケージ
JP2004119881A (ja) * 2002-09-27 2004-04-15 Sony Corp 半導体装置及びその製造方法
JP2006073546A (ja) * 2004-08-31 2006-03-16 Sharp Corp 半導体装置、半導体モジュール及び半導体装置の製造方法
JP2009043893A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021167813A (ja) * 2020-04-09 2021-10-21 伊諾司生技股▲ふん▼有限公司 キャビティを備えるセンサ

Also Published As

Publication number Publication date
JP5921090B2 (ja) 2016-05-24

Similar Documents

Publication Publication Date Title
US9275949B2 (en) Semiconductor device
US8441121B2 (en) Package carrier and manufacturing method thereof
US8159595B2 (en) Camera module having circuit component
JP6105087B2 (ja) Ｍｅｍｓ部品を有するオーバーモールドされたデバイスおよび製造方法
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
JP4315833B2 (ja) 回路装置
JP2006245090A (ja) 半導体用パッケージ及びその製造方法
JP6110673B2 (ja) 光センサ装置
JP2016025294A (ja) 半導体パッケージ
JP4942671B2 (ja) 半導体装置およびその製造方法
JP5921090B2 (ja) 半導体装置
JP2016111270A (ja) 半導体装置、および半導体装置の製造方法
JP2008235864A (ja) 電子装置
KR100622513B1 (ko) 반도체 장치 및 그 제조 방법
JP2008277954A (ja) パッケージデバイス
JP2005353867A (ja) 半導体装置
JP5825854B2 (ja) 半導体装置
JP4589743B2 (ja) 半導体装置
JP2018018910A (ja) 配線基板
JP2018006724A (ja) 配線基板
TW201539682A (zh) 基板結構及其製作方法
JP2019050267A (ja) 中空パッケージ用容器および半導体素子パッケージ
JP2008198701A (ja) 半導体装置および電子機器
JP6673773B2 (ja) 配線基板
JP2006108460A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R151 Written notification of patent or utility model registration

Ref document number: 5921090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees