TW201539682A - 基板結構及其製作方法 - Google Patents

基板結構及其製作方法 Download PDF

Info

Publication number
TW201539682A
TW201539682A TW103113683A TW103113683A TW201539682A TW 201539682 A TW201539682 A TW 201539682A TW 103113683 A TW103113683 A TW 103113683A TW 103113683 A TW103113683 A TW 103113683A TW 201539682 A TW201539682 A TW 201539682A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
carrier
pads
release layer
Prior art date
Application number
TW103113683A
Other languages
English (en)
Other versions
TWI512924B (zh
Inventor
Yu-Chi Huang
Kuo-Tung Lin
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW103113683A priority Critical patent/TWI512924B/zh
Priority to US14/287,071 priority patent/US20150296618A1/en
Priority to CN201410272685.5A priority patent/CN105023873B/zh
Priority to JP2014221258A priority patent/JP5810206B1/ja
Publication of TW201539682A publication Critical patent/TW201539682A/zh
Application granted granted Critical
Publication of TWI512924B publication Critical patent/TWI512924B/zh
Priority to US15/648,465 priority patent/US9883594B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種基板結構，包括一承載器以及一基板。承載器包括一離型層、一介電層以及一金屬層。介電層設置於離型層以及金屬層之間。基板包括一封裝區以及一週邊區。週邊區連接封裝區並位於封裝區周圍。週邊區或封裝區具有多個貫孔。基板設置於承載器上。離型層位於基板以及介電層之間，且離型層以及介電層填入貫孔內，以將基板可分離地固定於承載器上。

Description

基板結構及其製作方法
本發明是有關於一種基板結構，且特別是有關於一種結合力較佳或可提供封裝結構的感測元件所需的感應空間及封裝元件的膏液填塞與透氣等需求的基板結構。
在各類電子產品中都會使用到電路基板作為電性訊號傳導、電源供應、接地的連接。隨著電子產品的微小化，電路基板也越來越朝向輕薄且線路密集化的趨勢發展。然而，上述輕薄化的基板在晶片封裝製程中，容易造成基板破裂或是打線不良的情形發生，為了提高製程良率及工作效率，一般會先將多個良品基板藉由離型層黏貼於承載器上，以提升基板整體結構的剛性，再將此黏貼後的基板與承載器進行後續的晶片封裝處理。之後，再將具有經封裝晶片的基板自承載器上移除。因此，離型層的黏著特性將影響基板與承載器之間的結合強度。
為了避免基板在處理過程中自承載器脫離，一般會使用黏著力較大的離型層以使基板與承載器緊密地接合在一起。然 而，在將基板與承載器分離時，由於離型層的黏著力過大，使得基板與承載器分離時，容易在基板背面殘留部分黏著材料。另一方面，若為了防止離型層的黏著材料殘留在基板背面上或使基板與承載器易於分離而使用黏著力較小的離型層，往往又導致基板在處理過程中自承載器脫離的問題。
因此，業界極需要一種既可使基板與承載器在與晶片的封裝處理過程中緊密地接合，又能使基板與承載器易於分離的方法。
本發明提供一種基板結構，其可提高基板與承載器之間的結合力，亦可使基板與承載器易於分離。
本發明提供一種基板結構的製作方法，其製作出的基板結構具有較高的結合力，並可使其基板與承載器易於分離。
本發明提供一種基板結構，其可提供封裝結構的感測器所需的感應空間及封裝元件的膏液填塞與透氣等需求。
本發明提供一種基板結構的製作方法，其製作出的基板結構可提供封裝結構的感測器所需的感應空間及封裝元件的膏液填塞與透氣等需求。
本發明的基板結構包括一承載器以及一基板。承載器包括一離型層、一介電層以及一金屬層。介電層設置於離型層以及金屬層之間。基板包括一封裝區以及一週邊區。週邊區連接封裝 區並位於封裝區周圍。週邊區具有多個貫孔。基板設置於承載器上。離型層位於基板以及介電層之間，且離型層以及介電層填入貫孔內，以將基板可分離地固定於承載器上。
本發明的基板結構的製作方法，其包括下列步驟：提供一基板。基板包括一封裝區以及一週邊區。週邊區連接封裝區並位於封裝區周圍。形成多個貫孔於週邊區。提供一承載器。承載器包括一離型層、一介電層以及一金屬層。介電層設置於離型層以及金屬層之間。壓合基板於承載器的離型層上，以使離型層以及介電層填入貫孔內，以將基板可分離地固定於承載器上。
本發明的基板結構包括一承載器以及一基板。承載器包括一離型層、一介電層以及一金屬層。介電層設置於離型層以及金屬層之間。基板包括一封裝區以及一週邊區。週邊區連接封裝區並位於封裝區周圍。封裝區具有多個貫孔。基板設置於承載器上。離型層位於基板以及介電層之間，且離型層以及介電層填入貫孔內，以將基板可分離地固定於承載器上。
本發明的基板結構的製作方法，其包括下列步驟：提供一基板。基板包括一封裝區以及一週邊區。週邊區連接封裝區並位於封裝區周圍。形成多個貫孔於封裝區。提供一承載器。承載器包括一離型層、一介電層以及一金屬層。介電層設置於離型層以及金屬層之間。壓合基板於承載器的離型層上，以使離型層以及介電層填入貫孔內，以將基板可分離地固定於承載器上。
在本發明的一實施例中，上述的離型層的材料包括鋁箔 或聚醯亞胺薄膜(PI film)。
在本發明的一實施例中，上述的基板為一單層線路板。
在本發明的一實施例中，上述的基板為一多層線路板。
在本發明的一實施例中，上述的基板更包括多個接墊以及一圖案化防焊層。接墊設置於基板的一上表面並位於封裝區內。圖案化防焊層覆蓋於上表面並暴露接墊。
在本發明的一實施例中，上述的基板更包括一表面處理層，覆蓋接墊。
在本發明的一實施例中，上述的提供基板的步驟更包括：形成多個接墊於基板的一上表面。接墊位於封裝區內。形成一圖案化防焊層於上表面。圖案化防焊層暴露接墊。
在本發明的一實施例中，上述的提供基板的步驟更包括：形成一表面處理層，其覆蓋接墊。
在本發明的一實施例中，上述的基板結構更包括一晶片，設置於封裝區內並覆蓋貫孔的其中之一，以與離型層接觸，晶片透過多條導線與接墊電性連接。
在本發明的一實施例中，上述的基板結構的製作方法，更包括下列步驟：設置一晶片於基板的封裝區內。晶片覆蓋貫孔的其中之一並與離型層接觸。透過多條導線將晶片電性連接至接墊。
基於上述，本發明透過壓合基板於承載器上，以將承載器的離型層以及介電層填擠入基板的貫孔內，因而加強基板與承 載器之間的結合力。並且，利用離型層易於與基板脫離的特性，使基板在完成後續的封裝製程之後，可輕易地與承載器分離而不會對基板造成損壞。因此，本發明不僅可提高基板結構中基板與承載器之間的結合力，更降低製程困難度以及提高製程的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100a‧‧‧基板結構
110、110a‧‧‧基板
112、112a‧‧‧貫孔
114‧‧‧上表面
116‧‧‧下表面
120‧‧‧承載器
122‧‧‧離型層
124‧‧‧介電層
126‧‧‧金屬層
130‧‧‧接墊
132‧‧‧導通孔
134‧‧‧線路層
140‧‧‧圖案化防焊層
142‧‧‧開口
150‧‧‧表面處理層
160‧‧‧晶片
162‧‧‧主動表面
164‧‧‧背面
170‧‧‧導線
A1‧‧‧封裝區
A2‧‧‧週邊區
圖1A至圖1D是依照本發明的一實施例的一種基板結構的製作方法的流程剖面示意圖。
圖2是依照本發明的一實施例的一種基板的俯視示意圖。
圖3是依照本發明的一實施例的一種基板的俯視示意圖。
圖4A至圖4E是依照本發明的一實施例的一種基板結構的製作方法的流程剖面示意圖。
圖1A至圖1D是依照本發明的一實施例的一種基板結構的製作方法的流程剖面示意圖。圖2是依照本發明的一實施例的一種基板的俯視示意圖。請先參照圖1A以及圖2，本實施例的基板結構的製作方法可包括下列步驟：首先，提供如圖1A所示的一基板110。在本實施例中，基板可為一單層線路板或是多層線路 板，並且可如圖1A所示包括一封裝區A1以及一週邊區A2。在本實施例中，週邊區A2可如圖2所示連接封裝區A1並位於封裝區A1的周圍。在此須說明的是，圖2的週邊區A2僅為示意而不侷限於此，在本發明的其他實施例中，週邊區A2亦可僅位於封裝區A1的一側而未環繞整個封裝區A1。
上述基板110的製作流程可包括形成多個接墊130於基板110的一上表面114上，其中，接墊130位於封裝區A1內，並可例如連接至基板110上對應的導通孔132，以透過導通孔132電性連接至基板110的另一側之線路層134。之後，可再形成一圖案化防焊層140於上表面114上，圖案化防焊層140可具有多個開口142，分別暴露至少部份的接墊130。之後，可再形成一表面處理層150於圖案化防焊層140所暴露的接墊130上，即可形成如圖1A所示的基板110。在本實施例中，表面處理層150的材質例如是金、鎳、銀或其他適合材料。
請再接續參照圖1B以及圖2，形成多個貫孔112於週邊區A2，以形成如圖2所示的基板110。在本實施例中，基板110包括相對的上表面114以及下表面116，貫孔112則如圖1B所示連通此上表面114以及下表面116。
接著，提供如圖1C所示的一承載器120。須說明的是，在圖1C中，承載器以構件分解的方式呈現，其中，承載器120包括一離型層122、一介電層124以及一金屬層126，其中，介電層124設置於離型層122以及金屬層126之間。在本實施例中，離型 層的材料可包括鋁箔或聚醯亞胺薄膜(PI film)，介電層124的材料可包括玻纖環氧樹酯(Prepreg,PP)，而金屬層126的材料則可例如為銅箔。當然，本實施例僅用以舉例說明，本發明並不以此為限。
請參照圖1C以及圖1D，壓合基板110於承載器120的離型層122上，以使離型層122以及介電層124如圖1D所示之填入貫孔112內，且離型層122位於基板110以及介電層124之間，並與貫孔112的內壁接觸，以將基板110可分離地固定於承載器120上。如此，即初步完成基板結構100的製作。
依上述製作方法所形成的基板結構100如圖1D所示包括基板110以及承載器120。基板110如圖2所示包括封裝區A1以及週邊區A2，其中，週邊區A2具有多個貫孔112，並連接封裝區A1而位於封裝區A1周圍。在本實施例中，基板110更可包括多個接墊130、圖案化防焊層140以及表面處理層150。接墊130設置於基板110的封裝區A1內，並連接至基板110上對應的導通孔132，以透過導通孔132電性連接至基板110的另一側之線路層134。圖案化防焊層140覆蓋於基板的上表面114並暴露接墊130。 表面處理層150則覆蓋圖案化防焊層140所暴露的接墊130。在本實施例中，表面處理層150的材質例如是金、鎳、銀或其他適合材料。
承上述，承載器110包括離型層122、介電層124以及金屬層126，其中，介電層124設置於離型層122以及金屬層126 之間。基板110設置於承載器120的離型層122上，且離型層122以及介電層124填充於貫孔112內，以使離型層122位於基板110以及介電層124之間，並與貫孔112的內壁接觸，以將基板110可分離地固定於承載器120上。
如此配置，本實施例透過壓合基板110於承載器120上， 以將承載器120的離型層122以及介電層124填擠入基板110的貫孔112內，進而加強基板110與承載器120之間的結合力。並且，利用離型層122易於與基板110脫離的特性，使基板110在完成後續的封裝製程之後，可輕易地與承載器120分離而不會對基板110造成損壞。因此，本實施例不僅可提高基板結構100中基板110與承載器120之間的結合力，更降低製程困難度以及提高製程的良率。
圖3是依照本發明的一實施例的一種基板的俯視示意 圖。圖4A至圖4E是依照本發明的一實施例的一種基板結構的製作方法的流程剖面示意圖。在此必須說明的是，本實施例之基板結構100a與前述之基板結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例之基板結構100a與前述之基板結構100的差異做說明。
請參照圖3以及圖4A，本實施例的基板結構的製作方法可包括下列步驟：首先，提供如圖4A所示的一基板110a。在本 實施例中，基板110a可為一單層線路板或是多層線路板，並且可如圖3所示包括一封裝區A1以及一週邊區A2，其週邊區A2如前一實施例所述連接封裝區A1並位於封裝區A1的周圍。須注意的是，圖4A至圖4E僅繪示封裝區A1的局部剖面，而並未繪示週邊區A2局部剖面。
本實施例的基板110a的製作流程可與前述基板110的製作流程大致相似，亦可形成多個接墊130於基板110a的封裝區A1上，之後再形成一圖案化防焊層140於基板110a上，圖案化防焊層140覆蓋基板110a的上表面114並暴露接墊130，接著再形成一表面處理層150於圖案化防焊層140所暴露的接墊130上。 惟本實施例的貫孔112a是形成於基板110a的封裝區A1內，而接墊130則可例如設置於貫孔112a的周圍。
接著，提供如圖4B所示的承載器120。本實施例的承載器120與前述實施例的承載器120相同，其亦包括離型層122、介電層124以及金屬層126，其相關的技術內容可參考前述實施例，於此不再重複贅述。接著，再如圖4C所示壓合基板110a於承載器120的離型層122上，以使離型層122以及介電層124如圖4C所示之填擠入位於封裝區A1的貫孔112a內，且離型層122如圖4C所示位於基板110a以及介電層124之間，並與貫孔112a的內壁接觸，以將基板110a可分離地固定於承載器120上。如此，即初步完成基板結構100a的製作。
依上述製作方法所形成的基板結構100a與前述實施例的 基板結構100大致相似，惟貫孔112a是設置於基板110a的封裝區A1。因此，本實施例是透過將承載器120的離型層122以及介電層124填擠入位於基板110a的封裝區A1的貫孔112a內，以例如預留散熱膏液填塞的空間、預留作為通孔透氣之用的空間或是對設置於基板結構100a上的晶片之感測元件預留一感應空間。
舉例而言，本實施例更可如圖4D所示，設置一晶片160於基板110a的封裝區A1，其中，晶片160覆蓋貫孔112a的其中之一，並與貫孔112a內的離型層122接觸。接著，再透過多條導線170將晶片160電性連接至接墊130，以將晶片160固設於基板110a上並電性連接至基板110a。在本實施例中，晶片160包括一主動表面162以及相對於主動表面162的一背面164，導線170則是與晶片160的主動表面162連接。
接著，再如圖4E所示，利用離型層122易與基板110a分離的特性，將承載器120移除以暴露出晶片160的背面164。如此，依上述製程所完成的晶片封裝由於暴露出晶片160的背面164，以提供一感應空間於晶片160的感測元件。舉例來說，晶片160可包括一光感元件、一音感元件或一感壓元件，其可藉由基板110a的貫孔112a來暴露位於背面164的光感元件感光區、音感元件共鳴區(振動區)或感壓元件觸發區，以提昇晶片的效能。或者，晶片160亦可利用被貫孔112a所暴露的背面164來進行散熱或是作為通孔透氣之用，甚或填充例如散熱膏液於貫孔112a內，以增進散熱速率。因此，本實施例可提升晶片160的功能性。
綜上所述，本發明透過壓合基板於承載器上，以將承載器的離型層以及介電層填擠入基板的貫孔內，因而加強基板與承載器之間的結合力。並且，利用離型層易於與基板脫離的特性，使基板在完成後續的封裝製程之後，可輕易地與承載器分離而不會對基板造成損壞。因此，本發明不僅可提高基板結構中基板與承載器之間的結合力，更降低製程困難度以及提高製程的良率。
此外，若將基板的貫孔設置於基板的封裝區內，再將晶片設置於封裝區上並使其覆蓋貫孔，待承載器透過離型層而與基板分離後，基板的貫孔即暴露晶片的一表面，如此，即可提供晶片的感測元件之一感應空間，以例如作為晶片的光感元件感光區、音感元件共鳴區(振動區)或感壓元件觸發區等。或者，晶片可利用被貫孔所暴露的表面來進行散熱或是作為通孔透氣之用，甚或填充散熱膏於貫孔內，以增進晶片的散熱速率，因此，本發明亦可提升晶片的功能性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基板結構
110‧‧‧基板
112‧‧‧貫孔
114‧‧‧上表面
120‧‧‧承載器
122‧‧‧離型層
124‧‧‧介電層
126‧‧‧金屬層
130‧‧‧接墊
140‧‧‧圖案化防焊層
150‧‧‧表面處理層

Claims (20)

  1. 一種基板結構，包括：一承載器，包括一離型層、一介電層以及一金屬層，該介電層設置於該離型層以及該金屬層之間；以及一基板，包括一封裝區以及一週邊區，該週邊區連接該封裝區並位於該封裝區周圍，該週邊區具有多個貫孔，該基板設置於該承載器上，該離型層位於該基板以及該介電層之間，且該離型層以及該介電層填入該些貫孔內，以將該基板可分離地固定於該承載器上。
  2. 如申請專利範圍第1項所述的基板結構，其中該離型層的材料包括鋁箔或聚醯亞胺薄膜(PI film)。
  3. 如申請專利範圍第1項所述的基板結構，其中該基板為一單層線路板。
  4. 如申請專利範圍第1項所述的基板結構，其中該基板為一多層線路板。
  5. 如申請專利範圍第1項所述的基板結構，其中該基板更包括多個接墊以及一圖案化防焊層，該些接墊設置於該基板的一上表面並位於該封裝區內，該圖案化防焊層覆蓋於該上表面並暴露該些接墊。
  6. 如申請專利範圍第5項所述的基板結構，其中該基板更包括一表面處理層，覆蓋該些接墊。
  7. 一種基板結構的製作方法，包括： 提供一基板，該基板包括一封裝區以及一週邊區，該週邊區連接該封裝區並位於該封裝區周圍；形成多個貫孔於該週邊區；提供一承載器，該承載器包括一離型層、一介電層以及一金屬層，該介電層設置於該離型層以及該金屬層之間；以及壓合該基板於該承載器的該離型層上，以使該離型層以及該介電層填入該些貫孔內，以將該基板可分離地固定於該承載器上。
  8. 如申請專利範圍第7項所述的基板結構的製作方法，其中該基板為一單層線路板。
  9. 如申請專利範圍第7項所述的基板結構的製作方法，其中該基板為一多層線路板。
  10. 如申請專利範圍第7項所述的基板結構的製作方法，其中提供該基板的步驟更包括：形成多個接墊於該基板的一上表面，該些接墊位於該封裝區內；以及形成一圖案化防焊層於該上表面，該圖案化防焊層暴露該些接墊。
  11. 如申請專利範圍第10項所述的基板結構的製作方法，其中提供該基板的步驟更包括：形成一表面處理層，該表面處理層覆蓋該些接墊。
  12. 一種基板結構，包括：一承載器，包括一離型層、一介電層以及一金屬層，該介電 層設置於該離型層以及該金屬層之間；以及一基板，包括一封裝區以及一週邊區，該週邊區連接該封裝區並位於該封裝區周圍，該封裝區具有多個貫孔，該基板設置於該承載器上，該離型層位於該基板以及該介電層之間，且該離型層以及該介電層填入該封裝區的該些貫孔內，以將該基板可分離地固定於該承載器上。
  13. 如申請專利範圍第12項所述的基板結構，其中該基板更包括多個接墊以及一圖案化防焊層，該些接墊設置於該基板的一上表面並位於該封裝區內，且該些接墊圍繞該些貫孔設置，該圖案化防焊層覆蓋該上表面並暴露該些接墊。
  14. 如申請專利範圍第12項所述的基板結構，更包括一晶片，設置於該封裝區內並覆蓋該些貫孔的其中之一，以與該離型層接觸，該晶片透過多條導線與該些接墊電性連接。
  15. 如申請專利範圍第12項所述的基板結構，其中該離型層的材料包括鋁箔或聚醯亞胺薄膜(PI film)。
  16. 如申請專利範圍第12項所述的基板結構，其中該基板為一單層線路板。
  17. 如申請專利範圍第12項所述的基板結構，其中該基板為一多層線路板。
  18. 一種基板結構的製作方法，包括：提供一基板，該基板包括一封裝區以及一週邊區，該週邊區連接該封裝區並位於該封裝區周圍； 形成多個貫孔於該封裝區；提供一承載器，該承載器包括一離型層、一介電層以及一金屬層，該介電層設置於該離型層以及該金屬層之間；以及壓合該基板於該承載器的該離型層上，以使該離型層以及該介電層填入該些貫孔內，以將該基板可分離地固定於該承載器上。
  19. 如申請專利範圍第18項所述的基板結構的製作方法，其中提供該基板的步驟更包括：形成多個接墊於該基板的一上表面，該些接墊位於該封裝區內，且該些接墊圍繞該些貫孔設置；以及形成一圖案化防焊層於該上表面，該圖案化防焊層暴露該些接墊。
  20. 如申請專利範圍第19項所述的基板結構的製作方法，更包括：設置一晶片於該基板的該封裝區內，該晶片覆蓋該些貫孔的其中之一並與該離型層接觸；以及透過多條導線將該晶片電性連接至該些接墊。
TW103113683A 2014-04-15 2014-04-15 基板結構及其製作方法 TWI512924B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW103113683A TWI512924B (zh) 2014-04-15 2014-04-15 基板結構及其製作方法
US14/287,071 US20150296618A1 (en) 2014-04-15 2014-05-26 Substrate structure and manufacturing method thereof
CN201410272685.5A CN105023873B (zh) 2014-04-15 2014-06-18 基板结构及其制作方法
JP2014221258A JP5810206B1 (ja) 2014-04-15 2014-10-30 基板構造およびその製造方法
US15/648,465 US9883594B2 (en) 2014-04-15 2017-07-13 Substrate structure for packaging chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103113683A TWI512924B (zh) 2014-04-15 2014-04-15 基板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201539682A true TW201539682A (zh) 2015-10-16
TWI512924B TWI512924B (zh) 2015-12-11

Family

ID=54266299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113683A TWI512924B (zh) 2014-04-15 2014-04-15 基板結構及其製作方法

Country Status (4)

Country Link
US (2) US20150296618A1 (zh)
JP (1) JP5810206B1 (zh)
CN (1) CN105023873B (zh)
TW (1) TWI512924B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
KR102179165B1 (ko) 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563233B (en) * 2002-09-11 2003-11-21 Advanced Semiconductor Eng Process and structure for semiconductor package
TWI264805B (en) * 2005-02-14 2006-10-21 Phoenix Prec Technology Corp Method for fabricating carrier embedded with semiconductor chip
TWI303146B (en) * 2006-11-23 2008-11-11 Subtron Technology Co Ltd Wiring board with high thermal conductivity and process thereof
TWI394245B (zh) * 2009-02-05 2013-04-21 Unimicron Technology Corp 封裝基板及其製法
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
CN102376677B (zh) * 2010-08-20 2013-07-10 旭德科技股份有限公司 半导体封装结构及半导体封装结构的制作方法
CN205028884U (zh) * 2014-02-13 2016-02-10 群成科技股份有限公司 电子封装件与封装载板

Also Published As

Publication number Publication date
JP5810206B1 (ja) 2015-11-11
CN105023873A (zh) 2015-11-04
TWI512924B (zh) 2015-12-11
US20150296618A1 (en) 2015-10-15
US9883594B2 (en) 2018-01-30
CN105023873B (zh) 2018-02-02
US20170311450A1 (en) 2017-10-26
JP2015204454A (ja) 2015-11-16

Similar Documents

Publication Publication Date Title
US8354598B2 (en) Packaging substrate and fabrication method thereof
JP2012191204A (ja) プリント配線板の製造方法
US9099450B2 (en) Package structure and method for manufacturing same
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
CN107978570A (zh) 芯片封装结构及其制造方法
TWI474449B (zh) 封裝載板及其製作方法
US20170057808A1 (en) Mems chip package and method for manufacturing the same
TWI523587B (zh) 封裝基板與電子組裝體
TWI485815B (zh) 半導體封裝件及其製法
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
TWI512924B (zh) 基板結構及其製作方法
TWI380419B (en) Integrated circuit package and the method for fabricating thereof
JP5180137B2 (ja) 半導体装置の製造方法
TWI576032B (zh) 基板結構及其製作方法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
TW201701419A (zh) 封裝結構及其製法
JP2007165836A (ja) 半導体装置
TW201446086A (zh) 封裝結構及其製作方法
TW201832337A (zh) 線路載板及其製造方法
JP2006295051A (ja) 半導体装置及びその製造方法
JP2017108033A (ja) 配線基板及びその製造方法
JP2008034762A (ja) 回路装置
JP2005340864A (ja) 半導体装置の製造方法
KR101378311B1 (ko) 패키징 기판 및 그 제조 방법
JP5069879B2 (ja) 回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees