CN105023873A - 基板结构及其制作方法 - Google Patents

基板结构及其制作方法 Download PDF

Info

Publication number
CN105023873A
CN105023873A CN201410272685.5A CN201410272685A CN105023873A CN 105023873 A CN105023873 A CN 105023873A CN 201410272685 A CN201410272685 A CN 201410272685A CN 105023873 A CN105023873 A CN 105023873A
Authority
CN
China
Prior art keywords
substrate
layer
carrier
release layer
encapsulation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410272685.5A
Other languages
English (en)
Other versions
CN105023873B (zh
Inventor
黄御其
林国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN105023873A publication Critical patent/CN105023873A/zh
Application granted granted Critical
Publication of CN105023873B publication Critical patent/CN105023873B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种基板结构及其制作方法，该基板结构包括承载器以及基板。承载器包括离型层、介电层以及金属层。介电层设置于离型层以及金属层之间。基板包括封装区以及周边区。周边区连接封装区并位于封装区周围。周边区或封装区具有多个贯孔。基板设置于承载器上。离型层位于基板以及介电层之间，且离型层以及介电层填入贯孔内，以将基板可分离地固定于承载器上。

Description

基板结构及其制作方法
技术领域
本发明涉及一种基板结构，且特别是涉及一种结合力较佳或可提供封装结构的感测元件所需的感应空间及封装元件的膏液填塞与透气等需求的基板结构。
背景技术
在各类电子产品中都会使用到电路基板作为电信号传导、电源供应、接地的连接。随着电子产品的微小化，电路基板也越来越朝向轻薄且线路密集化的趋势发展。然而，上述轻薄化的基板在芯片封装制作工艺中，容易造成基板破裂或是打线不良的情形发生，为了提高制作工艺良率及工作效率，一般会先将多个良品基板通过离型层黏贴于承载器上，以提升基板整体结构的刚性，再将此黏贴后的基板与承载器进行后续的芯片封装处理。之后，再将具有经封装芯片的基板自承载器上移除。因此，离型层的黏着特性将影响基板与承载器之间的结合强度。
为了避免基板在处理过程中自承载器脱离，一般会使用黏着力较大的离型层以使基板与承载器紧密地接合在一起。然而，在将基板与承载器分离时，由于离型层的黏着力过大，使得基板与承载器分离时，容易在基板背面残留部分黏着材料。另一方面，若为了防止离型层的黏着材料残留在基板背面上或使基板与承载器易于分离而使用黏着力较小的离型层，往往又导致基板在处理过程中自承载器脱离的问题。
因此，业界极需要一种既可使基板与承载器在与芯片的封装处理过程中紧密地接合，又能使基板与承载器易于分离的方法。
发明内容
本发明提供一种基板结构，其可提高基板与承载器之间的结合力，也可使基板与承载器易于分离。
本发明提供一种基板结构的制作方法，其制作出的基板结构具有较高的结合力，并可使其基板与承载器易于分离。
本发明提供一种基板结构，其可提供封装结构的感测器所需的感应空间及封装元件的膏液填塞与透气等需求。
本发明提供一种基板结构的制作方法，其制作出的基板结构可提供封装结构的感测器所需的感应空间及封装元件的膏液填塞与透气等需求。
本发明的基板结构包括承载器以及基板。承载器包括离型层、介电层以及金属层。介电层设置于离型层以及金属层之间。基板包括封装区以及周边区。周边区连接封装区并位于封装区周围。周边区具有多个贯孔。基板设置于承载器上。离型层位于基板以及介电层之间，且离型层以及介电层填入贯孔内，以将基板可分离地固定于承载器上。
本发明的基板结构的制作方法，其包括下列步骤：提供基板。基板包括封装区以及周边区。周边区连接封装区并位于封装区周围。形成多个贯孔于周边区。提供承载器。承载器包括离型层、介电层以及金属层。介电层设置于离型层以及金属层之间。压合基板于承载器的离型层上，以使离型层以及介电层填入贯孔内，以将基板可分离地固定于承载器上。
本发明的基板结构包括承载器以及基板。承载器包括离型层、介电层以及金属层。介电层设置于离型层以及金属层之间。基板包括封装区以及周边区。周边区连接封装区并位于封装区周围。封装区具有多个贯孔。基板设置于承载器上。离型层位于基板以及介电层之间，且离型层以及介电层填入贯孔内，以将基板可分离地固定于承载器上。
本发明的基板结构的制作方法，其包括下列步骤：提供基板。基板包括封装区以及周边区。周边区连接封装区并位于封装区周围。形成多个贯孔于封装区。提供承载器。承载器包括离型层、介电层以及金属层。介电层设置于离型层以及金属层之间。压合基板于承载器的离型层上，以使离型层以及介电层填入贯孔内，以将基板可分离地固定于承载器上。
在本发明的一实施例中，上述的离型层的材料包括铝箔或聚酰亚胺薄膜(PI film)。
在本发明的一实施例中，上述的基板为单层线路板。
在本发明的一实施例中，上述的基板为多层线路板。
在本发明的一实施例中，上述的基板还包括多个接垫以及图案化防焊层。接垫设置于基板的上表面并位于封装区内。图案化防焊层覆盖于上表面并暴露接垫。
在本发明的一实施例中，上述的基板还包括表面处理层，覆盖接垫。
在本发明的一实施例中，上述的提供基板的步骤还包括：形成多个接垫于基板的上表面。接垫位于封装区内。形成图案化防焊层于上表面。图案化防焊层暴露接垫。
在本发明的一实施例中，上述的提供基板的步骤还包括：形成表面处理层，其覆盖接垫。
在本发明的一实施例中，上述的基板结构还包括芯片，设置于封装区内并覆盖贯孔的其中之一，以与离型层接触，芯片通过多条导线与接垫电连接。
在本发明的一实施例中，上述的基板结构的制作方法，还包括下列步骤：设置芯片于基板的封装区内。芯片覆盖贯孔的其中之一并与离型层接触。通过多条导线将芯片电连接至接垫。
基于上述，本发明通过压合基板于承载器上，以将承载器的离型层以及介电层填挤入基板的贯孔内，因而加强基板与承载器之间的结合力。并且，利用离型层易于与基板脱离的特性，使基板在完成后续的封装制作工艺之后，可轻易地与承载器分离而不会对基板造成损坏。因此，本发明不仅可提高基板结构中基板与承载器之间的结合力，更降低制作工艺困难度以及提高制作工艺的良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1D是本发明的一实施例的一种基板结构的制作方法的流程剖面示意图；
图2是本发明的一实施例的一种基板的俯视示意图；
图3是本发明的一实施例的一种基板的俯视示意图；
图4A至图4E是本发明的一实施例的一种基板结构的制作方法的流程剖面示意图。
符号说明
100、100a：基板结构
110、110a：基板
112、112a：贯孔
114：上表面
116：下表面
120：承载器
122：离型层
124：介电层
126：金属层
130：接垫
132：导通孔
134：线路层
140：图案化防焊层
142：开口
150：表面处理层
160：芯片
162：主动表面
164：背面
170：导线
A1：封装区
A2：周边区
具体实施方式
图1A至图1D是依照本发明的一实施例的一种基板结构的制作方法的流程剖面示意图。图2是依照本发明的一实施例的一种基板的俯视示意图。请先参照图1A以及图2，本实施例的基板结构的制作方法可包括下列步骤：首先，提供如图1A所示的基板110。在本实施例中，基板可为单层线路板或是多层线路板，并且可如图1A所示包括封装区A1以及周边区A2。在本实施例中，周边区A2可如图2所示连接封装区A1并位于封装区A1的周围。在此需说明的是，图2的周边区A2仅为示意而不局限于此，在本发明的其他实施例中，周边区A2也可仅位于封装区A1的一侧而未环绕整个封装区A1。
上述基板110的制作流程可包括形成多个接垫130于基板110的上表面114上，其中，接垫130位于封装区A1内，并可例如连接至基板110上对应的导通孔132，以通过导通孔132电连接至基板110的另一侧的线路层134。之后，可再形成图案化防焊层140于上表面114上，图案化防焊层140可具有多个开口142，分别暴露至少部分的接垫130。之后，可再形成表面处理层150于图案化防焊层140所暴露的接垫130上，即可形成如图1A所示的基板110。在本实施例中，表面处理层150的材质例如是金、镍、银或其他适合材料。
请再接续参照图1B以及图2，形成多个贯孔112于周边区A2，以形成如图2所示的基板110。在本实施例中，基板110包括相对的上表面114以及下表面116，贯孔112则如图1B所示连通此上表面114以及下表面116。
接着，提供如图1C所示的承载器120。需说明的是，在图1C中，承载器以构件分解的方式呈现，其中，承载器120包括离型层122、介电层124以及金属层126，其中，介电层124设置于离型层122以及金属层126之间。在本实施例中，离型层的材料可包括铝箔或聚酰亚胺薄膜(PI film)，介电层124的材料可包括玻纤环氧树酯(Prepreg,PP)，而金属层126的材料则可例如为铜箔。当然，本实施例仅用以举例说明，本发明并不以此为限。
请参照图1C以及图1D，压合基板110于承载器120的离型层122上，以使离型层122以及介电层124如图1D所示的填入贯孔112内，且离型层122位于基板110以及介电层124之间，并与贯孔112的内壁接触，以将基板110可分离地固定于承载器120上。如此，即初步完成基板结构100的制作。
依上述制作方法所形成的基板结构100如图1D所示包括基板110以及承载器120。基板110如图2所示包括封装区A1以及周边区A2，其中，周边区A2具有多个贯孔112，并连接封装区A1而位于封装区A1周围。在本实施例中，基板110还可包括多个接垫130、图案化防焊层140以及表面处理层150。接垫130设置于基板110的封装区A1内，并连接至基板110上对应的导通孔132，以通过导通孔132电连接至基板110的另一侧的线路层134。图案化防焊层140覆盖于基板的上表面114并暴露接垫130。表面处理层150则覆盖图案化防焊层140所暴露的接垫130。在本实施例中，表面处理层150的材质例如是金、镍、银或其他适合材料。
承上述，承载器110包括离型层122、介电层124以及金属层126，其中，介电层124设置于离型层122以及金属层126之间。基板110设置于承载器120的离型层122上，且离型层122以及介电层124填充于贯孔112内，以使离型层122位于基板110以及介电层124之间，并与贯孔112的内壁接触，以将基板110可分离地固定于承载器120上。
如此配置，本实施例通过压合基板110于承载器120上，以将承载器120的离型层122以及介电层124填挤入基板110的贯孔112内，进而加强基板110与承载器120之间的结合力。并且，利用离型层122易于与基板110脱离的特性，使基板110在完成后续的封装制作工艺之后，可轻易地与承载器120分离而不会对基板110造成损坏。因此，本实施例不仅可提高基板结构100中基板110与承载器120之间的结合力，更降低制作工艺困难度以及提高制作工艺的良率。
图3是依照本发明的一实施例的一种基板的俯视示意图。图4A至图4E是依照本发明的一实施例的一种基板结构的制作方法的流程剖面示意图。在此必须说明的是，本实施例的基板结构100a与前述的基板结构100相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对本实施例的基板结构100a与前述的基板结构100的差异做说明。
请参照图3以及图4A，本实施例的基板结构的制作方法可包括下列步骤：首先，提供如图4A所示的基板110a。在本实施例中，基板110a可为单层线路板或是多层线路板，并且可如图3所示包括封装区A1以及周边区A2，其周边区A2如前一实施例所述连接封装区A1并位于封装区A1的周围。需注意的是，图4A至图4E仅绘示封装区A1的局部剖面，而并未绘示周边区A2局部剖面。
本实施例的基板110a的制作流程可与前述基板110的制作流程大致相似，也可形成多个接垫130于基板110a的封装区A1上，之后再形成图案化防焊层140于基板110a上，图案化防焊层140覆盖基板110a的上表面114并暴露接垫130，接着再形成表面处理层150于图案化防焊层140所暴露的接垫130上。但是本实施例的贯孔112a是形成于基板110a的封装区A1内，而接垫130则可例如设置于贯孔112a的周围。
接着，提供如图4B所示的承载器120。本实施例的承载器120与前述实施例的承载器120相同，其还包括离型层122、介电层124以及金属层126，其相关的技术内容可参考前述实施例，于此不再重复赘述。接着，再如图4C所示压合基板110a于承载器120的离型层122上，以使离型层122以及介电层124如图4C所示的填挤入位于封装区A1的贯孔112a内，且离型层122如图4C所示位于基板110a以及介电层124之间，并与贯孔112a的内壁接触，以将基板110a可分离地固定于承载器120上。如此，即初步完成基板结构100a的制作。
依上述制作方法所形成的基板结构100a与前述实施例的基板结构100大致相似，但是贯孔112a是设置于基板110a的封装区A1。因此，本实施例是通过将承载器120的离型层122以及介电层124填挤入位于基板110a的封装区A1的贯孔112a内，以例如预留散热膏液填塞的空间、预留作为通孔透气之用的空间或是对设置于基板结构100a上的芯片的感测元件预留感应空间。
举例而言，本实施例更可如图4D所示，设置芯片160于基板110a的封装区A1，其中，芯片160覆盖贯孔112a的其中之一，并与贯孔112a内的离型层122接触。接着，再通过多条导线170将芯片160电连接至接垫130，以将芯片160固设于基板110a上并电连接至基板110a。在本实施例中，芯片160包括主动表面162以及相对于主动表面162的背面164，导线170则是与芯片160的主动表面162连接。
接着，再如图4E所示，利用离型层122易与基板110a分离的特性，将承载器120移除以暴露出芯片160的背面164。如此，依上述制作工艺所完成的芯片封装由于暴露出芯片160的背面164，以提供感应空间于芯片160的感测元件。举例来说，芯片160可包括光感元件、音感元件或感压元件，其可通过基板110a的贯孔112a来暴露位于背面164的光感元件感光区、音感元件共鸣区(振动区)或感压元件触发区，以提升芯片的效能。或者，芯片160也可利用被贯孔112a所暴露的背面164来进行散热或是作为通孔透气之用，甚或填充例如散热膏液于贯孔112a内，以增进散热速率。因此，本实施例可提升芯片160的功能性。
综上所述，本发明通过压合基板于承载器上，以将承载器的离型层以及介电层填挤入基板的贯孔内，因而加强基板与承载器之间的结合力。并且，利用离型层易于与基板脱离的特性，使基板在完成后续的封装制作工艺之后，可轻易地与承载器分离而不会对基板造成损坏。因此，本发明不仅可提高基板结构中基板与承载器之间的结合力，更降低制作工艺困难度以及提高制作工艺的良率。
此外，若将基板的贯孔设置于基板的封装区内，再将芯片设置于封装区上并使其覆盖贯孔，待承载器通过离型层而与基板分离后，基板的贯孔即暴露芯片的表面，如此，即可提供芯片的感测元件的感应空间，以例如作为芯片的光感元件感光区、音感元件共鸣区(振动区)或感压元件触发区等。或者，芯片可利用被贯孔所暴露的表面来进行散热或是作为通孔透气之用，甚或填充散热膏于贯孔内，以增进芯片的散热速率，因此，本发明也可提升芯片的功能性。
虽然已以实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种基板结构，其特征在于，包括：
承载器，包括离型层、介电层以及金属层，该介电层设置于该离型层以及该金属层之间；以及
基板，包括封装区以及周边区，该周边区连接该封装区并位于该封装区周围，该周边区具有多个贯孔，该基板设置于该承载器上，该离型层位于该基板以及该介电层之间，且该离型层以及该介电层填入该些贯孔内，以将该基板可分离地固定于该承载器上。
2.如权利要求1所述的基板结构，其中该离型层的材料包括铝箔或聚酰亚胺薄膜。
3.如权利要求1所述的基板结构，其中该基板为单层线路板。
4.如权利要求1所述的基板结构，其中该基板为多层线路板。
5.如权利要求1所述的基板结构，其中该基板还包括多个接垫以及图案化防焊层，该些接垫设置于该基板的上表面并位于该封装区内，该图案化防焊层覆盖于该上表面并暴露该些接垫。
6.如权利要求5所述的基板结构，其中该基板还包括表面处理层，覆盖该些接垫。
7.一种基板结构的制作方法，其特征在于，包括：
提供基板，该基板包括封装区以及周边区，该周边区连接该封装区并位于该封装区周围；
形成多个贯孔于该周边区；
提供承载器，该承载器包括离型层、介电层以及金属层，该介电层设置于该离型层以及该金属层之间；以及
压合该基板于该承载器的该离型层上，以使该离型层以及该介电层填入该些贯孔内，以将该基板可分离地固定于该承载器上。
8.如权利要求7所述的基板结构的制作方法，其中该基板为单层线路板。
9.如权利要求7所述的基板结构的制作方法，其中该基板为多层线路板。
10.如权利要求7所述的基板结构的制作方法，其中提供该基板的步骤还包括：
形成多个接垫于该基板的上表面，该些接垫位于该封装区内；以及
形成图案化防焊层于该上表面，该图案化防焊层暴露该些接垫。
11.如权利要求10所述的基板结构的制作方法，其中提供该基板的步骤还包括：
形成表面处理层，该表面处理层覆盖该些接垫。
12.一种基板结构，其特征在于，包括：
承载器，包括离型层、介电层以及金属层，该介电层设置于该离型层以及该金属层之间；以及
基板，包括封装区以及周边区，该周边区连接该封装区并位于该封装区周围，该封装区具有多个贯孔，该基板设置于该承载器上，该离型层位于该基板以及该介电层之间，且该离型层以及该介电层填入该封装区的该些贯孔内，以将该基板可分离地固定于该承载器上。
13.如权利要求12所述的基板结构，其中该基板还包括多个接垫以及图案化防焊层，该些接垫设置于该基板的上表面并位于该封装区内，且该些接垫围绕该些贯孔设置，该图案化防焊层覆盖该上表面并暴露该些接垫。
14.如权利要求12所述的基板结构，还包括芯片，设置于该封装区内并覆盖该些贯孔的其中之一，以与该离型层接触，该芯片通过多条导线与该些接垫电连接。
15.如权利要求12所述的基板结构，其中该离型层的材料包括铝箔或聚酰亚胺薄膜。
16.如权利要求12所述的基板结构，其中该基板为单层线路板。
17.如权利要求12所述的基板结构，其中该基板为多层线路板。
18.一种基板结构的制作方法，其特征在于，包括：
提供基板，该基板包括封装区以及周边区，该周边区连接该封装区并位于该封装区周围；
形成多个贯孔于该封装区；
提供承载器，该承载器包括离型层、介电层以及金属层，该介电层设置于该离型层以及该金属层之间；以及
压合该基板于该承载器的该离型层上，以使该离型层以及该介电层填入该些贯孔内，以将该基板可分离地固定于该承载器上。
19.如权利要求18所述的基板结构的制作方法，其中提供该基板的步骤还包括：
形成多个接垫于该基板的上表面，该些接垫位于该封装区内，且该些接垫围绕该些贯孔设置；以及
形成图案化防焊层于该上表面，该图案化防焊层暴露该些接垫。
20.如权利要求19所述的基板结构的制作方法，还包括：
设置芯片于该基板的该封装区内，该芯片覆盖该些贯孔的其中之一并与该离型层接触；以及
通过多条导线将该芯片电连接至该些接垫。
CN201410272685.5A 2014-04-15 2014-06-18 基板结构及其制作方法 Expired - Fee Related CN105023873B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103113683A TWI512924B (zh) 2014-04-15 2014-04-15 基板結構及其製作方法
TW103113683 2014-04-15

Publications (2)

Publication Number Publication Date
CN105023873A true CN105023873A (zh) 2015-11-04
CN105023873B CN105023873B (zh) 2018-02-02

Family

ID=54266299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410272685.5A Expired - Fee Related CN105023873B (zh) 2014-04-15 2014-06-18 基板结构及其制作方法

Country Status (4)

Country Link
US (2) US20150296618A1 (zh)
JP (1) JP5810206B1 (zh)
CN (1) CN105023873B (zh)
TW (1) TWI512924B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
KR102179165B1 (ko) 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115862A1 (en) * 2002-09-11 2004-06-17 Wei-Chun Kung [process and structure for semiconductor package]
TW200629487A (en) * 2005-02-14 2006-08-16 Phoenix Prec Technology Corp Method for fabricating carrier embedded with semiconductor chip
TW200824519A (en) * 2006-11-23 2008-06-01 Subtron Technology Co Ltd Wiring board with high thermal conductivity and process thereof
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201044930A (en) * 2009-06-12 2010-12-16 Unimicron Technology Corp Fabricating method of embedded package structure
CN102376677A (zh) * 2010-08-20 2012-03-14 旭德科技股份有限公司 半导体封装结构及半导体封装结构的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM517410U (zh) * 2014-02-13 2016-02-11 群成科技股份有限公司 電子封裝件與封裝載板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115862A1 (en) * 2002-09-11 2004-06-17 Wei-Chun Kung [process and structure for semiconductor package]
TW200629487A (en) * 2005-02-14 2006-08-16 Phoenix Prec Technology Corp Method for fabricating carrier embedded with semiconductor chip
TW200824519A (en) * 2006-11-23 2008-06-01 Subtron Technology Co Ltd Wiring board with high thermal conductivity and process thereof
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201044930A (en) * 2009-06-12 2010-12-16 Unimicron Technology Corp Fabricating method of embedded package structure
CN102376677A (zh) * 2010-08-20 2012-03-14 旭德科技股份有限公司 半导体封装结构及半导体封装结构的制作方法

Also Published As

Publication number Publication date
JP5810206B1 (ja) 2015-11-11
US20170311450A1 (en) 2017-10-26
JP2015204454A (ja) 2015-11-16
US9883594B2 (en) 2018-01-30
US20150296618A1 (en) 2015-10-15
TWI512924B (zh) 2015-12-11
CN105023873B (zh) 2018-02-02
TW201539682A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
CN106449554B (zh) 带有封闭空腔的芯片嵌入式封装结构及其制作方法
KR101634067B1 (ko) 반도체 패키지 및 그 제조방법
US8354598B2 (en) Packaging substrate and fabrication method thereof
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
US9099450B2 (en) Package structure and method for manufacturing same
CN107546186B (zh) 衬底、包含衬底的半导体封装及其制造方法
KR20120040039A (ko) 적층 반도체 패키지 및 그 제조 방법
US9536798B2 (en) Package structure and the method to fabricate thereof
JP2008252016A (ja) 基板およびその製造方法、回路装置およびその製造方法
CN208767298U (zh) 传感器封装
JP2009218804A (ja) 半導体装置とこれを備えた通信機器及び電子機器
KR20110119495A (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
US20170236725A1 (en) Method of manufacturing package substrate and semiconductor package
KR20150065544A (ko) 반도체 칩의 전기적 연결 구조 및 방법
US9433099B2 (en) Package carrier
CN105023873A (zh) 基板结构及其制作方法
US20170020001A1 (en) Method for producing a printed circuit board with an embedded sensor chip, and printed circuit board
JP2015222741A (ja) 多数個取り配線基板およびその製造方法
JP2013110188A (ja) 半導体装置及びその製造方法
JP2004335710A (ja) 半導体装置およびその製造方法
KR20180004062A (ko) 센서 패키지 및 이의 제조 방법
KR100533761B1 (ko) 반도체패키지
US8556159B2 (en) Embedded electronic component
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
KR100908764B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180202