TWM517410U - 電子封裝件與封裝載板 - Google Patents

電子封裝件與封裝載板 Download PDF

Info

Publication number
TWM517410U
TWM517410U TW104202461U TW104202461U TWM517410U TW M517410 U TWM517410 U TW M517410U TW 104202461 U TW104202461 U TW 104202461U TW 104202461 U TW104202461 U TW 104202461U TW M517410 U TWM517410 U TW M517410U
Authority
TW
Taiwan
Prior art keywords
layer
pattern
package
support plate
circuit
Prior art date
Application number
TW104202461U
Other languages
English (en)
Inventor
康政畬
楊正雄
卓恩民
Original Assignee
群成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群成科技股份有限公司 filed Critical 群成科技股份有限公司
Publication of TWM517410U publication Critical patent/TWM517410U/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

電子封裝件與封裝載板
本創作乃是關於一種電子封裝件與封裝載板。
在一般的半導體元件製造流程中，當晶圓內部製作好微型化電路之後，晶圓會被切割成多塊裸晶(die)。之後，這些裸晶會進行封裝，並分別裝設(mounted)在多塊封裝載板上，以形成多個電子封裝件。一般而言，上述封裝載板的結構與電路板相似，即封裝載板通常包括至少兩層線路層以及至少一層夾合在兩層線路層之間的核心層(core)，其中核心層例如是已固化的膠片。因此，在目前常見的電子封裝件中，除了裸晶之外，電子封裝件一般會具有至少兩層線路層以及至少一層絕緣層(即核心層)。
本創作提供一種封裝載板，其能裝設至少一個電子元件。
本創作提供一種電子封裝件，其包括上述封裝載板。
本創作提出一種封裝載板，包括一線路結構以及一絕緣圖案。線路結構包括至少一連接墊與一裝設墊，其中裝設墊用於供一電子元件裝設，而連接墊用於電性連接電子元件。絕緣圖案連接線路結構。
本創作一實施例的封裝載板更包括一支撐板。支撐 板具有一與絕緣圖案配合(fitting)的凹陷圖案。絕緣圖案與支撐板結合，而絕緣圖案位於凹陷圖案內。
本創作提出一種電子封裝件，包括上述封裝載板、一電子元件以及一模封層。電子元件裝設於裝設墊上，並且電性連接至少一連接墊，其中連接墊與裝設墊皆位於電子元件與絕緣圖案之間。模封層覆蓋電子元件。
基於上述，本創作利用支撐板與承載板來製作封裝載板。不同於習知技術而言，本創作可以製造出不具核心層的封裝載板與電子封裝件。
為了瞭解本創作的技術特徵，請參閱以下實施方式與圖式。利用圖式與實施方式的內容，本創作所屬技術領域中具有通常知識者應可瞭解本創作的技術特徵。然而，以下實施方式與圖式僅提供舉例說明，並非用來限制本創作的申請專利範圍。
40‧‧‧刀具
110、811‧‧‧導體層
110s、111s‧‧‧表面
111、613‧‧‧線路層
112、613c、812c、912c‧‧‧連接墊
113、613p、812p、912p‧‧‧裝設墊
120、520‧‧‧承載板
121‧‧‧離型層
122、124、211、212‧‧‧金屬層
123、821、921‧‧‧介電層
131‧‧‧絕緣圖案
131a、131b、H1、H2‧‧‧開口
132‧‧‧接合材料
140、540‧‧‧保護層
200、1000‧‧‧支撐板
210‧‧‧板材
213‧‧‧接合層
220‧‧‧可塑性板材
300‧‧‧工作板材
301‧‧‧基板條
311、312‧‧‧封裝載板
400、401、500‧‧‧電子封裝件
410、900‧‧‧電子元件
420‧‧‧黏著層
430‧‧‧模封層
531‧‧‧防焊層
611‧‧‧阻障層
612‧‧‧種子層
812、912‧‧‧第一線路層
813、913‧‧‧金屬柱
814、914‧‧‧第二線路層
D1‧‧‧深度
M71‧‧‧第一圖案遮罩
M72‧‧‧第二圖案遮罩
M81‧‧‧圖案遮罩
P2‧‧‧凹陷圖案
T1、T2、T3、T7‧‧‧厚度
圖1A至圖2E繪示本創作一實施例的封裝載板的製造方法的示意圖。
圖3A至圖3C繪示本創作其中一實施例的電子封裝件的製造方法的示意圖。
圖4A與圖4B繪示本創作另一實施例的封裝載板的製造方法的示意圖。
圖5A與圖5B繪示本創作另一實施例的電子封裝件的製造方法的示意圖。
圖6A至圖6G繪示本創作另一實施例的封裝載板的製造方法的示意圖。
圖7A至圖7G繪示本創作另一實施例的封裝載板的製造方法的示意圖。
圖8A至圖8E繪示本創作另一實施例的封裝載板 的製造方法的示意圖。
圖1A至圖2E繪示本創作一實施例的封裝載板的製造方法的示意圖，而圖1A至圖1C繪示絕緣圖案在導體層上的形成。請參閱圖1A與圖1B，其中圖1B是圖1A中沿線I-I剖面所繪示的剖面示意圖。在本實施例的封裝載板的製造方法中，提供導體層110以及承載板120，其中導體層110堆疊在承載板120上，並且可為金屬箔片，其例如是銅箔、銀箔、鋁箔或合金箔。
承載板120包括主體板(未標示)與離型層121，而離型層121配置在導體層110與主體板之間，其中主體板可以是陶瓷板、金屬板或是含有多種材料的複合材料板。在圖1B的實施例中，主體板為複合材料板，並且具有多層結構(multilayer)。具體而言，主體板可以包括介電層123、金屬層122與124，其中介電層123配置並連接在金屬層122與124之間，而離型層121配置在金屬層122與導體層110之間。
主體板可以是銅箔基板(Copper Clad Laminate，CCL)，而導體層110可以是銅箔、銀箔、鋁箔或合金箔等金屬箔片，介電層123可以是已經固化的膠片(prepreg)、樹脂層或陶瓷層。此外，在本實施例中，導體層110的厚度T1可以大於金屬層122的厚度T2。舉例而言，導體層110可以是厚度為18微米的銅箔，而金屬層122則可以是厚度為3微米的銅箔。
導體層110可經由離型層121連接承載板120。不過，導體層110與離型層121之間的結合力偏弱，以至於導體層110容易受外力的施加而從離型層121分離。舉例而言，導體層110可以用手從離型層121剝離。另外，離型層121可以是金屬片或高分子膜層，其中此金屬片例如是合金片。
請參閱圖1C，接著，在導體層110上形成絕緣圖案131，而絕緣圖案131的厚度T3可以介於5微米至50微米之間。絕緣圖案131局部覆蓋導體層110的表面110s，並且暴露部分導體層110，其中絕緣圖案131連接導體層110。此外，絕緣圖案131具有至少一個開口。以圖1C為例，絕緣圖案131具有開口131a與開口131b，其中開口131a與131b皆延伸至表面110s。絕緣圖案131可為防焊層，其例如是防焊濕膜或防焊乾膜，且絕緣圖案131可經由噴墨(inkjet)或貼片(lamination)而形成。此外，防焊層可具有感光性，而開口131a與131b可經由曝光(exposure)及顯影(development)而形成。
在形成絕緣圖案131之後，接著，在絕緣圖案131所暴露的部分導體層110的表面110s上形成接合材料132，其中接合材料132可以是焊料、金屬層或有機助焊層(Organic Solderability Preservatives，OSP)。焊料例如是錫膏、銀膠或銅膏，而金屬層例如是鎳層、金層、銀層、鈀層、鎳金層或鎳鈀金層，其中鎳金層與鎳鈀金層兩者皆為多層膜。
焊料的形成方法可以是塗佈(applying)或點膠(dispensing)。金屬層的形成方法可以是沉積(deposition)，其例如是化學氣相沉積(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)、電鍍(electroplating)或無電電鍍(electroless plating)，其中物理氣相沉積例如是蒸鍍(evaporation)或濺鍍(sputtering)。有機助焊層的形成方法可以是浸泡(dipping)。
圖2A至圖2D繪示本實施例封裝載板的線路層製造方法。請先參閱圖2A，接著，提供支撐板200。圖2A所示的支撐板200可包括可塑性板材220以及金屬層211與212，而金屬層211與212個別可以是一片金屬箔，例如銅箔或鋁箔。金屬層 211具有凹陷圖案P2，而凹陷圖案P2可用壓迫(pressing)、曝光顯影(lithography)、鑄模或電鍍等方式來形成。接著，將絕緣圖案131與支撐板200結合，以使導體層110、承載板120、絕緣圖案131以及支撐板200能組合成一體，其中將絕緣圖案131與支撐板200結合的方法可以包括壓迫承載板120於支撐板200。
在絕緣圖案131與支撐板200結合之後，絕緣圖案131會接觸於支撐板200，並配置在凹陷圖案P2內。此時，金屬層211會配置在絕緣圖案131以及可塑性板材220之間，如圖2A所示。凹陷圖案P2能與絕緣圖案131配合，以使絕緣圖案131可以被固定於凹陷圖案P2內。此外，絕緣圖案131的厚度T3可以大於或等於凹陷圖案P2的深度D1。或者，絕緣圖案131的厚度T3也可以小於凹陷圖案P2的深度D1。
在其他實施例中，絕緣圖案131也可以是利用膠黏(adhering)的方法固定於凹陷圖案P2內。舉例而言，在壓迫期間，可對支撐板200與絕緣圖案131進行加熱，以使絕緣圖案131軟化並產生黏性。如此，絕緣圖案131能黏住支撐板200，從而將絕緣圖案131固定於凹陷圖案P2內。此外，也可使用絕緣圖案131以外的膠材來黏合支撐板200與絕緣圖案131，其中此膠材可以是能重複黏貼的感壓膠(pressure sensitive adhesives)，其例如是橡膠系感壓膠、壓克力系感壓膠或矽氧樹脂(silicone)系感壓膠，其中此膠材也可由矽氧樹脂、橡膠、聚二甲基矽氧烷(Polydimethylsiloxane，PDMS)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA，又稱壓克力)或樹脂所製成。
另外，圖2A所揭露的支撐板200為包括可塑性板材220以及金屬層211與212的複合材料板，其具有多層結構。不過，在其他實施例中，支撐板200也可以是一塊陶瓷板、金屬板、塑膠板，或是沒有多層結構的複合材料板，其中此塑膠板例 如是聚甲基丙烯酸甲酯板，也就是壓克力板，而金屬板可由單一金屬材料或合金材料所構成。因此，支撐板200並不限定只能是如圖2A所示的複合材料板。
請參閱圖2A與圖2B，在絕緣圖案131與支撐板200結合之後，移除承載板120，並保留導體層110，以暴露導體層110。移除承載板120的方法有多種，而在本實施例中，可以利用離型層121從導體層110剝離承載板120，其中承載板120可以採用徒手或機器來剝離。此外，在其他實施例中，當承載板120為一整塊金屬板時，移除承載板120的方法可以是蝕刻。所以，移除承載板120的方法不限制只能是剝離。
請參閱圖2B與圖2C，接著，圖案化導體層110，以形成線路層111，其為一種線路結構，其中形成線路層111的方法可以是微影(photolithography)與蝕刻(etching)。線路層111包括至少一個連接墊112與至少一個裝設墊113，其中裝設墊113用於供電子元件410(請參閱圖3B)裝設，而連接墊112用於電性連接電子元件410。此外，圖2C所示的裝設墊113的數量僅為一個，而連接墊112的數量為兩個，但在其他實施例中，裝設墊113的數量可以是多個，而連接墊112的數量可以是一個、三個或三個以上。所以，裝設墊113與連接墊112兩者的數量不受限於圖2C所示。
請參閱圖2D，在形成線路層111之後，可以改變線路層111表面的粗糙度(roughness)。詳細而言，根據產品需求，線路層111的表面111s可以經過表面處理(surface treatment)，以使表面111s獲得能滿足產品需求的粗糙度，其中此表面處理例如是粗糙化(roughening)或拋光(polishing)。粗糙化可以是一般電路板製造技術中的黑化或棕化，而在線路層111經過此粗糙化之後，表面111s會形成一層粗糙氧化層，其例如是氧化銅層。 如此，可以增加表面111s原本的粗糙度。
上述拋光可以是刷磨(brushing)或電拋光(electropolishing)，而在導體層110經過拋光之後，可以降低表面110s原本的粗糙度。另外，線路層111的表面111s也可以預先形成粗糙氧化層，例如氧化銅層，而上述表面處理可以是去除部分粗糙氧化層，以降低表面111s原本的粗糙度，其中此表面處理可以是刷磨、照射雷射或電漿蝕刻。
在改變線路層111表面的粗糙度之後，可以在線路層111上形成保護層140。至此，一種包括支撐板200、線路層111、與線路層111堆疊及連接的絕緣圖案131、接合材料132以及保護層140的封裝載板311基本上已製造完成。保護層140可以相同於接合材料132。也就是說，保護層140也可以是焊料、金屬層或有機助焊層(OSP)。此外，須注意的是，本實施例的製造方法可以包括改變線路層111表面的粗糙度以及形成保護層140這兩個步驟，但其他實施例的製造方法也可以不包括上述兩個步驟，所以封裝載板311也可以不包括保護層140。
請參閱圖2E，其為圖2D的俯視示意圖。在本實施例中，多塊封裝載板311會先直接形成在工作板材(working panel，簡稱panel)300中。具體而言，工作板材300包括多塊基板條301，而各個基板條301可具有一塊或多塊封裝載板311。在完成圖2D所示的製造流程之後，多塊封裝載板311可以一次形成在這些基板條301中。請參閱圖2D與圖2E，接著，切割支撐板200、絕緣圖案131與線路層111，以將工作板材300切割成多塊基板條301。
圖3A至圖3C繪示本創作一實施例的電子封裝件的製造方法的示意圖。請參閱圖3A與圖3B，其中圖3B是圖3A中沿線II-II剖面所繪示的剖面示意圖。在切割工作板材300，以 形成多塊基板條301之後，將一個或多個電子元件410裝設於其中一塊基板條301上。電子元件410可以採用打線(wire-bonding)或覆晶(flip chip)而裝設於基板條301上，而電子元件410可以是裸晶或離散元件(discrete component)。電子元件410會裝設於裝設墊113上，而線路層111會位於電子元件410與絕緣圖案131之間。
接著，在線路層111上形成覆蓋線路層111與電子元件410的模封層430，其中模封層430更包覆電子元件410。至此，一種包括封裝載板311、電子元件410以及模封層430的電子封裝件400基本上已製作完成。
在圖3B的實施例中，電子元件410是採用打線而裝設於基板條301上，其中電子元件410可經由黏著層420而貼附在裝設墊113上，而黏著層420可為銀膠或高分子膠。當黏著層420為銀膠時，黏著層420會受到裝設墊113的粗糙度影響而擴散。然而，由於線路層111的表面111s可先經過表面處理而改變粗糙度，因此黏著層420的擴散程度可受到控制，以使電子元件410能穩固地貼附在裝設墊113上。同理，模封層430與線路層111之間的接合力(bonding force)也與此粗糙度有關，所以線路層111也可利用上述表面處理來提高模封層430與線路層111之間的接合力，以避免模封層430脫落。
請參閱圖3B與圖3C，之後，將絕緣圖案131從凹陷圖案P2脫離，以移除支撐板200。具體而言，支撐板200與絕緣圖案131之間的接合力小於或遠小於絕緣圖案131與線路層111之間的接合力，因此可對支撐板200施加外力，例如用手或機器將支撐板200從絕緣圖案131拉開。
移除支撐板200之後，絕緣圖案131會裸露出來，其中開口131a對應(aligned to)連接墊112，而與開口131b對應 裝設墊113。此外，位於開口131a處的接合材料132可用來連接焊料，例如錫球，而位於開口131b處的接合材料132可用來連接散熱器(heat sink)，以幫助電子元件410散熱。接著，利用刀具40，對基板條301(請參考圖3A)切塊(dicing)，以形成不含支撐板200的電子封裝件401及其封裝載板312。
必須說明的是，在其他實施例中，各個基板條301可以是一個封裝載板311，所以工作板材300(請參考圖2E)可以直接切割成多塊含支撐板200的封裝載板311。因此，在完成電子元件410的裝設以及模封層430的形成之後，無須再對基板條301進行切塊，而支撐板200可以保留下來，連同電子封裝件401一起出貨。
圖4A與圖4B繪示本創作另一實施例的封裝載板的製造方法的示意圖，其中本實施例與前述實施例相似。例如，本實施例的製造方法也包括前述實施例的流程。以下內容主要介紹本實施例與前述實施例的差異，不再贅述兩者相同的流程。
請參閱圖4A，首先，提供承載板520以及至少兩層導體層110。這些導體層110皆配置在承載板520上，且承載板520位於這些導體層110之間。基本上，承載板520與前述承載板120相似，且承載板520也包括離型層121、介電層123以及金屬層122。
不過，與承載板120相比，承載板520包括二層可供導體層110配置的離型層121。雖然圖4A中的承載板520沒有包括金屬層124，但圖4A中的金屬層122實質上相同於金屬層124。金屬層122與124之間的差異僅在於有無離型層121的覆蓋。此外，承載板520中的介電層123與這些金屬層122可換成陶瓷板或金屬板。
接著，在這些導體層110上分別形成兩個絕緣圖案 131。之後，可在絕緣圖案131所暴露的部分導體層110上形成接合材料132。提供兩塊支撐板200，並將這些絕緣圖案131與這些支撐板200分別結合，其中這些絕緣圖案131接觸於這些支撐板200。然後，移除承載板520，並保留這些導體層110，其中移除承載板520的方法與移除承載板120的方法相同，不再重覆贅述。
請參閱圖4A與圖4B，在移除承載板520之後，圖案化這些導體層110，以形成至少兩層線路層111。至此，如圖4B所示，兩塊封裝載板基本上已製造完成，而多個電子元件410可以分別裝設於這些封裝載板的裝設墊113上，如圖3B與圖3C所示。此外，在形成這些線路層111之後，可對這些封裝載板進行如圖2D所揭露的流程。例如，改變這些線路層111表面的粗糙度，以及在線路層111上形成保護層140(如圖2D所示)。
圖5A與圖5B繪示本創作另一實施例的電子封裝件的製造方法的示意圖，其中本實施例與前述圖1A至圖2E所示的實施例相似。例如，本實施例的製造方法也包括前述圖1A至圖2C中所揭露的流程。然而，不同於前述圖2D所示的流程，本實施例的製造方法沒有包括保護層140的形成，但有包括防焊層531的形成。
請參閱圖5A，在形成線路層111之後，在線路層111的表面111s上形成暴露線路層111的防焊層531，其中形成防焊層531的方法可相同於形成絕緣圖案131的方法。防焊層531局部覆蓋線路層111，其中防焊層531可完全覆蓋裝設墊113，並暴露連接墊112的一部分，如圖5A所示。
在形成防焊層531之後，可在沒有被防焊層531覆蓋的表面111s上形成保護層540，其中保護層540可以是金屬層，例如鎳層、金層、銀層、鈀層、鎳金層或鎳鈀金層，而保護層540能幫助線路層111避免氧化。此外，保護層540可用電鍍來形成。
具體而言，在絕緣圖案131與支撐板200結合後，具有凹陷圖案P2的金屬層211會與線路層111電性導通。例如，在接合材料132為焊料或金屬層的情況下，金屬層211與接合材料132接觸，以使金屬層211經由接合材料132而與線路層111電性導通。此外，在無接合材料132的情況下，金屬層211可以直接接觸線路層111，以使金屬層211與線路層111電性導通。之後，進行電鍍。在進行電鍍的過程中，由於金屬層211與線路層111電性導通，因此對金屬層211通電，能對線路層111進行電鍍，從而在線路層111上形成防焊層531所暴露的保護層540。
在傳統電路板電鍍流程中，通常會在工作板材上製造電鍍條(plating bar)。電鍍條電性連接所有基板條的線路層，以使這些基板條的線路層能經由電鍍條而彼此電性連接，從而進行電鍍，在線路層上形成保護層。因此，在形成保護層之後，電鍍條需要被移除或切斷，以避免發生短路
本實施例利用支撐板200的金屬層211來進行電鍍流程，從而形成保護層540。相較於傳統電路板電鍍流程，本實施例不需要電鍍條來進行形成保護層540的電鍍流程。如此，本實施例的製造方法能省略電鍍條，增加工作板材上可以製造線路的區域，從而能從一塊工作板材製造出較多的封裝載板。
請參閱圖5B，在形成防焊層531與保護層540之後，可進行如前述圖3B所示的流程，將一個或多個電子元件410利用黏著層420裝設於裝設墊113上，其中電子元件410可以採用打線或覆晶來裝設，並電性連接保護層540。接著，在防焊層531上形成包覆電子元件410的模封層430。至此，一種包括防焊層531、保護層540、電子元件410以及模封層430的電子封裝件500基本上已製作完成。此外，在模封層430形成之後，可以進行如圖3C所示的流程。也就是將支撐板200與絕緣圖案131分開， 以移除支撐板200，以及進行切塊，形成不含支撐板200的電子封裝件500。
圖6A至圖6G繪示本創作另一實施例的封裝載板的製造方法的示意圖，其中本實施例與前述實施例相似。例如，本實施例的製造方法也採用導體層110與承載板120，並且也包括絕緣圖案131、防焊層531與保護層540的形成。以下內容主要介紹本實施例與前述實施例的差異，相同的技術特徵不再贅述。
請參閱圖6A，首先，提供承載板120與位在承載板120上的導體層110，並且在導體層110的表面110s上形成阻障層611。之後，在阻障層上611形成種子層612，其中阻障層611位於導體層110與種子層612之間。阻障層611與種子層612可皆為金屬層，而阻障層611的材料不同於導電層110與種子層612。例如，阻障層611可為鎳金屬層，而導電層110與種子層612可為銅金屬層。此外，形成阻障層611與種子層612的方法可為沉積，其例如是化學氣相沉積、物理氣相沉積、電鍍或無電電鍍。
請參閱圖6B，接著，在種子層612上形成至少一層線路層613，其為一種線路結構。線路層613具有開口H1。線路層613可用電鍍而形成，而在此電鍍過程中，種子層612與阻障層611會被通電，以在種子層612上沉積。
線路層613可用加成法(additive method)或減成法(subtractive method)來形成。當線路層613是用加成法來形成時，線路層613可以是用顯影後的乾膜(dry film)或光阻作為遮罩，並通過電鍍而直接在種子層612上形成。當線路層613是用減成法來形成時，可以先利用電鍍將種子層612變厚。之後，對此變厚的種子層612進行微影與蝕刻，以形成線路層613。
須注意的是，由於阻障層611為金屬層，因此阻障層611也可以做為電鍍用的種子層。所以，在其他實施例中，即 使沒有種子層612，也可以利用阻障層611來進行電鍍而形成線路層613。
請參閱圖6C，接著，在線路層613上形成絕緣圖案131，其中絕緣圖案131會填入開口H1，並接觸種子層612。之後，可在絕緣圖案131所暴露的部分線路層613上形成接合材料132。
請參閱圖6D，接著，提供支撐板200，並將絕緣圖案131與支撐板200結合，其中絕緣圖案131接觸於支撐板200。金屬層211具有與絕緣圖案131配合的凹陷圖案(未標示)，其中絕緣圖案131位於此凹陷圖案內。將絕緣圖案131與支撐板200結合的方法與前述實施例相同，故不再重複敘述。
請參閱圖6D與圖6E，在絕緣圖案131與支撐板200結合之後，移除承載板120，並保留線路層613。此時，導體層110裸露出來。請參閱圖6E與圖6F，接著，移除導體層110、阻障層611與種子層612，其中移除這些膜層的方法可以是濕式蝕刻。由於阻障層611的材料不同於導電層110，因此移除阻障層611的蝕刻液(etchant)不同於移除導電層110的蝕刻液，其中阻障層611(例如鎳)可用酸性蝕刻液來移除，而導電層110(例如銅)可用鹼性蝕刻液來移除。
請參閱圖6G，之後，在線路層613上形成防焊層531與保護層540。線路層613包括連接墊613c與裝設墊613p，其中防焊層531可完全覆蓋裝設墊613p，並暴露連接墊613c的一部分，如圖6G所示。
在絕緣圖案131與支撐板200結合後，具有金屬層211會與線路層613電性導通。例如，金屬層211經由接合材料132而與線路層613電性導通。或者，金屬層211可直接接觸線路層613，以使金屬層211與線路層613電性導通。如此，在進行電 鍍流程中，利用金屬層211與線路層613之間的電性導通，電流能經由金屬層211而傳遞至線路層613，從而在線路層613上形成保護層540。此外，線路層613可具有至少一個電鍍夾點(electroplating clamp point)。
值得一提的是，在形成防焊層531與保護層540之後，可進行如前述圖3B所示的流程，將一個或多個電子元件裝設於裝設墊613p上，並電性連接於連接墊613c。接著，在防焊層531上形成包覆電子元件的模封層。此外，在模封層形成之後，可以進行如圖3C所示的流程。也就是移除支撐板200以及進行切塊，以形成不含支撐板200的電子封裝件。
圖7A至圖7G繪示本創作另一實施例的封裝載板的製造方法的示意圖，其中本實施例與前述實施例相似。例如，本實施例的製造方法也採用承載板120，並且也包括絕緣圖案131的形成。以下內容主要介紹本實施例與前述實施例的差異，相同的技術特徵不再贅述，也不重覆繪示。
請參閱圖7A，首先，提供導體層811以及承載板120。導體層811堆疊在承載板120上，並配置在離型層121上，其中離型層121位在導體層811與金屬層122之間。導體層811可為金屬箔片，其例如是銅箔、銀箔、鋁箔或合金箔。導體層811的厚度T7可小於導體層110的厚度，且厚度T7可以是3微米。
請參閱圖7B，接著，在承載板120上形成第一線路層812，其中第一線路層812是用加成法而形成。具體而言，第一線路層812的形成方法包括：在導體層811上形成第一圖案遮罩(patterned mask)M71，其例如是顯影後的乾膜或光阻。接著，利用導體層811作為種子層來進行電鍍，以在未被第一圖案遮罩M71所覆蓋的導體層811的表面上形成第一線路層812。
請參閱圖7C與圖7D，接著，在第一線路層812 上形成多根金屬柱813，其中這些金屬柱813可用微影與沉積而形成。詳細而言，在形成第一線路層812之後，保留第一圖案遮罩M71，並在第一圖案遮罩M71與第一線路層812上形成第二圖案遮罩M72。第二圖案遮罩M72例如是顯影後的乾膜或光阻，並覆蓋及接觸第一圖案遮罩M71與第一線路層812。
接著，進行沉積流程，以在第一線路層812上形成這些金屬柱813。上述沉積流程可以是電鍍，而在形成這些金屬柱813的流程中，第一線路層812仍電性連接於導體層811，因此第一線路層812可以作為用於形成金屬柱813的電鍍種子層。
請參閱圖7E，在形成金屬柱813之後，移除第一圖案遮罩M71與第二圖案遮罩M72。接著，形成覆蓋第一線路層812與這些金屬柱813的介電層821，其中介電層821例如是已固化的樹脂或膠片(prepreg)，而介電層821可用塗佈或壓合(laminating)來形成。在形成介電層821之後，研磨(grinding)介電層821，以使這些金屬柱813的一端被裸露出來。
接著，在介電層821上形成一連接這些金屬柱813的第二線路層814，以使這些金屬柱813電性連接第一線路層812與第二線路層814，其中第二線路層814可用加成法或減成法來形成。此外，第二線路層814與金屬柱813也可用增層法(build-up)來形成。至此，一種包括兩層線路層(即第一線路層812與第二線路層814)、位在這些線路層之間的介電層821以及多根位於介電層821中的金屬柱813的線路結構已形成在承載板120上。
須說明的是，圖7E中的線路結構包括二層線路層，但在其他實施例中，線路結構可以包括至少三層線路層，以及至少兩層介電層821。換句話說，可在第二線路層814上繼續形成線路層、介電層821與金屬柱813。因此，圖7A至圖7E的方法也可以用來製造包括至少三層線路層的線路結構。此外，在形 成上述線路結構之後，可在第二線路層814上依序形成絕緣圖案131與接合材料132。
請參閱圖7F，接著，提供支撐板1000，並將絕緣圖案131與支撐板1000結合，其中絕緣圖案131接觸於支撐板1000。支撐板1000可以是支撐板200或其他適合的支撐板，所以支撐板1000也具有與絕緣圖案131配合的凹陷圖案(未標示)。
請參閱圖7F與圖7G，接著，移除承載板120與導體層811，其中移除導體層811的方法可以是濕式蝕刻。之後，可以在第一線路層812上形成圖5A所示的防焊層531與保護層540。或者，也可以在第一線路層812上形成圖2D所示的保護層140。
接著，可進行如前述圖3B所示的流程，將一個或多個電子元件裝設於第一線路層812的裝設墊812p上，並電性連接於第一線路層812的連接墊812c。之後，形成包覆電子元件的模封層。在模封層形成之後，可以進行如圖3C所示的流程。也就是移除支撐板1000以及進行切塊，以形成不含支撐板1000的電子封裝件。
圖8A至圖8E繪示本創作另一實施例的封裝載板的製造方法的示意圖，其中本實施例與前述圖7A至圖7G實施例相似。例如，本實施例的製造方法也採用承載板120，並且也包括絕緣圖案131以及含至少二層線路層的線路結構的形成。以下內容主要介紹本實施例與前述實施例的差異，相同的技術特徵不再贅述，也不重覆繪示。
請參閱圖8A與圖8B，有別於圖7B所示的第一線路層812，本實施例的第一線路層912是用減成法而形成。請參閱圖8A，第一線路層912的形成方法包括：提供導體層110以及承載板120，並在導體層110的表面110s上形成圖案遮罩M81，其 例如是顯影後的乾膜或光阻。
請參閱圖8A與圖8B，接著，利用圖案遮罩M81，蝕刻導體層110，以形成第一線路層912，其中第一線路層912具有暴露離型層121的開口H2。在形成第一線路層912之後，移除圖案遮罩M81。
請參閱圖8C，接著，在第一線路層912上裝設。電子元件900。電子元件900可以是電子元件410，並可利用打線、覆晶或焊接而裝設在第一線路層912上。請參閱圖8D，之後，先在第一線路層912上形成多根金屬柱913，其中金屬柱913的形成方法可以相同於金屬柱813。不過，用於形成金屬柱913的圖案遮罩(未繪示)的厚度可大於前述第二圖案遮罩M72，以至於金屬柱913的長度可以大於金屬柱813的長度。
在形成金屬柱913之後，形成覆蓋第一線路層912與這些金屬柱913的介電層921，其中介電層921例如是已固化的樹脂或膠片，而介電層921可用塗佈或壓合來形成。在形成介電層921之後，研磨介電層921，以使這些金屬柱913的一端被裸露出來。
請參閱圖8D與圖8E，接著，在介電層921上形成一連接這些金屬柱913的第二線路層914，以使這些金屬柱913電性連接第一線路層912與第二線路層914，其中第二線路層914可用加成法或減成法來形成。此外，第二線路層914與金屬柱913也可用增層法來形成。至此，一種包括兩層線路層(即第一線路層912與第二線路層914)、介電層921、電子元件900以及多根金屬柱913的線路結構已形成在承載板120上。
須說明的是，在其他實施例中，可在第二線路層914上繼續形成線路層、介電層921與金屬柱913。因此，圖8A至圖8E的方法也可以用來製造包括至少三層線路層的線路結 構。此外，在形成上述線路結構之後，可在第二線路層914上依序形成絕緣圖案131與接合材料132。
接著，提供支撐板1000，並將絕緣圖案131與支撐板1000結合，其中絕緣圖案131接觸於支撐板1000。之後，移除承載板120，並且可以在第一線路層912上形成圖5A所示的防焊層531與保護層540。或者，也可以形成圖2D所示的保護層140。
後續可進行如前述圖3B所示的流程，將一個或多個電子元件裝設於第一線路層912的裝設墊912p上，並電性連接於第一線路層912的連接墊912c。之後，形成包覆電子元件的模封層。在模封層形成之後，可以進行如圖3C所示的流程。也就是移除支撐板1000以及進行切塊，以形成不含支撐板1000的電子封裝件。
特別一提的是，在圖8A至圖8D中，離型層121可以換成圖6A的阻障層611。如此，在形成第一線路層912的過程中，可避免蝕刻液傷害金屬層122，而承載板120可以利用蝕刻來移除。另外，圖4A中的承載板520可以應用於圖5A至圖8E所揭露的多種實施例，以使這些實施例能由一塊承載板520製造出兩塊封裝載板，從而增加產量(production)。
綜上所述，相較於習知具有核心層的電子封裝件，本創作的電子封裝件具有較薄的厚度。因此，此電子封裝件能滿足目前智慧手機(smart phone)、平板電腦(tablet)、個人數位助理(Personal Digital Assistant，PDA)、筆記型電腦(laptop)以及掌上遊戲機(handheld game console)等行動裝置(mobile device)朝向薄形化的發展趨勢，並適合應用於上述行動裝置中。
此外，在直接形成多塊封裝載板於工作板材內之後，可以先對這些封裝載板進行檢查，以判別出正常及異常的封裝載板。如此，可以減少電子元件裝設在異常封裝載板的機率， 從而提高電子封裝件的良率。
以上所述僅為本創作的實施例，其並非用以限定本創作的專利保護範圍。任何熟習相像技藝者，在不脫離本創作的精神與範圍內，所作的更動及潤飾的等效替換，仍為本創作的專利保護範圍內。
110‧‧‧導體層
120‧‧‧承載板
121‧‧‧離型層
122、211‧‧‧金屬層
131‧‧‧絕緣圖案
132‧‧‧接合材料
200‧‧‧支撐板
220‧‧‧可塑性板材
D1‧‧‧深度
P2‧‧‧凹陷圖案
T3‧‧‧厚度

Claims (10)

  1. 一種封裝載板，包括：一線路結構，包括至少一連接墊與一裝設墊，其中該裝設墊用於供一電子元件裝設，而該連接墊用於電性連接該電子元件；以及一絕緣圖案，連接該線路結構。
  2. 如申請專利範圍第1項所述之封裝載板，其中該線路結構更包括：至少兩層線路層，其中一層線路層包括該至少一連接墊與該裝設墊；至少一介電層，位於該至少兩層線路層之間；以及多根金屬柱，電性連接該至少兩層線路層，並位於該至少一介電層中。
  3. 如申請專利範圍第1項所述之封裝載板，其中該線路結構為一線路層，而該絕緣圖案接觸該線路層，並具有一暴露該至少一連接墊的開口。
  4. 如申請專利範圍第1項所述之封裝載板，更包括一支撐板，該支撐板具有一與該絕緣圖案配合的凹陷圖案，該絕緣圖案與該支撐板結合，而該絕緣圖案位於該凹陷圖案內。
  5. 如申請專利範圍第4項所述之封裝載板，其中該支撐板包括：一可塑性板材；以及一金屬層，連接該可塑性板材，並具有該凹陷圖案，其中該金屬層配置在該絕緣圖案與該可塑性板材之間。
  6. 一種電子封裝件，包括：一如申請專利範圍第1項所述之封裝載板；該電子元件，裝設於該裝設墊上，並且電性連接該至少一連接 墊，其中該至少一連接墊與該裝設墊皆位於該電子元件與該絕緣圖案之間；以及一模封層，覆蓋該電子元件。
  7. 如申請專利範圍第6項所述之電子封裝件，其中該封裝載板更包括一支撐板，該支撐板具有一與該絕緣圖案配合的凹陷圖案，該絕緣圖案與該支撐板結合，而該絕緣圖案位於該凹陷圖案內。
  8. 如申請專利範圍第7項所述之電子封裝件，其中該支撐板包括：一可塑性板材；以及一金屬層，連接該可塑性板材，並具有該凹陷圖案，其中該金屬層配置在該絕緣圖案與該可塑性板材之間。
  9. 如申請專利範圍第6項所述之電子封裝件，其中該線路結構更包括：至少兩層線路層，其中一層線路層包括該至少一連接墊與該裝設墊；至少一介電層，位於該至少兩層線路層之間；以及多根金屬柱，電性連接該至少兩層線路層，並位於該至少一介電層中。
  10. 如申請專利範圍第6項所述之電子封裝件，其中該線路結構為一線路層，而該絕緣圖案接觸該線路層，並具有一暴露該至少一連接墊的開口。
TW104202461U 2014-02-13 2015-02-13 電子封裝件與封裝載板 TWM517410U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461939306P 2014-02-13 2014-02-13
US201462095229P 2014-12-22 2014-12-22
US201462095224P 2014-12-22 2014-12-22

Publications (1)

Publication Number Publication Date
TWM517410U true TWM517410U (zh) 2016-02-11

Family

ID=54069697

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104104996A TWI588912B (zh) 2014-02-13 2015-02-13 電子封裝件、封裝載板及兩者的製造方法
TW104202461U TWM517410U (zh) 2014-02-13 2015-02-13 電子封裝件與封裝載板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104104996A TWI588912B (zh) 2014-02-13 2015-02-13 電子封裝件、封裝載板及兩者的製造方法

Country Status (4)

Country Link
US (1) US20150262927A1 (zh)
JP (1) JP6215243B2 (zh)
CN (2) CN105185716A (zh)
TW (2) TWI588912B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512924B (zh) * 2014-04-15 2015-12-11 Subtron Technology Co Ltd 基板結構及其製作方法
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
TWI646872B (zh) * 2018-01-11 2019-01-01 Nan Ya Printed Circuit Board Corporation 電路板結構及其製造方法
CN111836451B (zh) * 2019-04-16 2021-12-21 北大方正集团有限公司 电路板加工方法及电路板
KR20220135762A (ko) * 2021-03-31 2022-10-07 삼성전기주식회사 인쇄회로기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029910B2 (ja) * 1994-03-18 2008-01-09 日立化成工業株式会社 半導体パッケ−ジの製造法及び半導体パッケ−ジ
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
JPH09275178A (ja) * 1996-04-03 1997-10-21 Matsushita Electric Ind Co Ltd 半導体パッケージとその製造方法
JP2001085450A (ja) * 1999-09-09 2001-03-30 Toshiba Corp 半導体装置及びその製造方法
JP2002093943A (ja) * 2000-09-11 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP2002231769A (ja) * 2001-01-31 2002-08-16 Hitachi Cable Ltd テープキャリア及びその製造方法
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4063119B2 (ja) * 2003-03-27 2008-03-19 日立化成工業株式会社 転写配線支持部材
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
TWI442530B (zh) * 2009-10-14 2014-06-21 Advanced Semiconductor Eng 封裝載板、封裝結構以及封裝載板製程
JPWO2013046500A1 (ja) * 2011-09-27 2015-03-26 パナソニックＩｐマネジメント株式会社 電子部品モジュールの製造方法
JP5372112B2 (ja) * 2011-11-04 2013-12-18 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
TWI538125B (zh) * 2012-03-27 2016-06-11 南茂科技股份有限公司 半導體封裝結構的製作方法
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
JP6029873B2 (ja) * 2012-06-29 2016-11-24 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN105185716A (zh) 2015-12-23
JP2015164189A (ja) 2015-09-10
TWI588912B (zh) 2017-06-21
CN205028884U (zh) 2016-02-10
TW201546912A (zh) 2015-12-16
JP6215243B2 (ja) 2017-10-18
US20150262927A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
TWI588912B (zh) 電子封裝件、封裝載板及兩者的製造方法
US8745860B2 (en) Method for manufacturing printed wiring board
US9425122B2 (en) Electronic component package and method for manufacturing the same
TWI611538B (zh) 封裝載板及其製作方法
JP2010199129A (ja) 半導体装置及びその製造方法、並びに電子装置
US9236364B2 (en) Package carrier and manufacturing method thereof
JP2015070263A (ja) パッケージキャリアおよびその製造方法
US9865561B2 (en) Electronic package having a supporting board and package carrier thereof
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
US20060056162A1 (en) Substrate manufacturing method and circuit board
TW200421961A (en) Multi-layer wiring substrate and the manufacturing method thereof
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TW201714504A (zh) 晶片封裝基板及其製作方法
KR100956632B1 (ko) 초박형 반도체 패키지 기판, 반도체 패키지 기판의제조방법, 및 이를 이용한 반도체 소자의 제조방법
KR100699239B1 (ko) 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법
TWI759095B (zh) 封裝結構及其製作方法
TWI433622B (zh) 具平滑表面的電路基板結構的製造方法
KR101302380B1 (ko) 박형 인쇄회로기판 및 이의 제조 방법
KR101044133B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
KR20080113501A (ko) 범프 비아를 이용한 인쇄 회로 기판 및 제작 방법