KR100699239B1 - 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법 - Google Patents

Abstract

본 발명에 의한 반도체 제조용 베이스필름은 비금속 시트 및 상기 비금속 시트 상에 2층으로 적층된 금속층을 포함하여 구성되고, 상기 금속층 중 상부 금속층과 접하는 하부 금속층의 상면은 메탈라이징 처리된 것을 특징으로 한다. 상기 구성에 의하면, 금속 기판의 처리 공정이 불필요하여 공정이 단순화되고 롤 투 롤 방식으로 생산이 가능하여 생산성이 증대되고, 사용되는 금속층의 두께를 줄일 수 있어 제조단가를 인하할 수 있는 이점이 있다.

베이스필름, 터미널 에칭, 메탈라이징, 빌드업

Description

반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법{base film for semicondutor and process for manufacturing semicondutor using the same}

도 1은 종래 금속 기판을 이용한 반도체 제조방법의 개략적 공정도

도 2a ~ 도 2c는 종래 금속 기판을 이용한 반도체 제조방법의 개략적 공정을 보인 모식적인 단면도.

도 3은 본 발명에 의한 반도체 제조용 베이스필름의 모식적인 단면도.

도 4는 본 발명에 의한 반도체 제조용 베이스필름을 이용한 반도체 제조방법의 개략적 공정도.

도 5는 본 발명에 의한 반도체 제조용 베이스필름을 이용한 반도체 제조방법중 베이스필름을 분리하는 상태를 보인 도면.

* 도면의 주요부분에 대한 부호의 설명 *

10; 베이스필름 11; 비금속 시트

12; 금속층 12a; 하부 금속층

12b; 상부 금속층 13; 프레임패드

14; 다이 15; 와이어

16; 수지

본 발명은 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법에 관한 것으로서, 더욱 상세하게는 금속 기판 처리공정이 불필요하여 반도체 제조공정을 단순화할 수 있고 생산성을 증대할 수 있으며 제조단가를 인하할 수 있는 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법에 관한 것이다.

일반적으로 금속 기판(리드프레임)을 이용한 반도체 제조방법은 금속 기판 처리 공정이 선행되어야 한다. 즉, 도 1에 도시된 바와 같이 동판에 부착된 유기물을 제거하는 전처리를 하고 전처리된 동판에 드라이필름을 라미네이션한다. 그 다음 노광, 현상, 에칭, 드라이필름 박리, 수세, 건조의 공정을 거쳐 금속 기판의 처리가 완료된다.

도 2a ~ 도 2c는 BGA(Ball Grid Array) 타입 패키지 기술에 따라 종래 금속 기판을 이용하여 반도체를 제조하는 방법의 개략적 공정을 보인 모식적 단면도들이다. 상기와 같은 공정을 거친 금속 기판을 이용하여 반도체를 제조하는 공정을 도 2a ~ 도 2c를 참조하면 설명한다.

상술한 바와 같이 처리된 금속 기판을 다시 전처리하고 드라이필름을 라미네이션하고, 노광, 현상하면 도 2a와 도시된 바와 같이 동으로 된 금속 기판(1)에 드라이필름(2)이 부분적으로 적층된 구조가 형성된다. 이 상태에서 금,니켈, 금 순으로 금속도금하여 프레임패드(3)를 형성한 후 드라이필름을 박리하고 칩(4)을 접착한다(die attach)(도 2b 참조). 다음, 와이어(5) 본딩 후 수지(6)(EMC: Epoxy Molding Compound)로 몰딩하고 터미널 에칭을 하여 금속(동)을 제거한다(도 2c 참조). 그런 다음, 도 1에 도시된 바와 같이 수세, 건조 과정을 거쳐 반도체가 완성되게 된다.

한편, 상기 종래의 기술은 반도체 제조하기 위해 복잡한 금속 기판 처리공정을 거쳐야 하고 스트립 단위로 작업이 이루어지기 때문에 생산성이 낮은 문제점이 있었다. 또한, 금속 기판은 주성분이 구리로서 그 두께가 약 0.152mm로서 반도체 제조단가를 높이는 원인이 되며, 나아가 상기 금속 기판은 제조공정 중 터미널 에칭 공정에 의해 제거되므로 자원낭비가 되는 문제점도 있었다.

본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 복잡한 금속 기판 처리 공정을 생략할 수 있어 생산 공정을 단순화할 수 있고 생산성을 증대할 수 있는 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법을 제공하는 것이다.

본 발명의 다른 목적은 제조단가를 인하할 수 있고 자원낭비를 방지할 수 있는 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법을 제공하는 것이다.

상기한 목적을 달성하기 위하여, 본 발명에 의한 반도체 제조용 베이스필름은 비금속 시트 및 상기 비금속 시트 상에 2층으로 적층된 금속층을 포함하여 구성되고, 상기 금속층 중 상부 금속층과 접하는 하부 금속층의 상면은 메탈라이징 처리가 된 것을 특징으로 한다.

본 발명에 의한 반도체 제조방법은, 비금속 시트 및 상기 비금속 시트 상에 2층으로 적층된 금속층을 포함하여 구성되고, 상기 금속층 중 상부 금속층과 접하는 하부 금속층의 상면은 메탈라이징 처리가 된 반도체 제조용 베이스필름의 양측을 스프라켓 펀칭을 하는 단계; 베이스필름의 유기물을 제거하는 전처리하는 단계;

노광 및 현상하는 단계; 도금하고 드라이필름을 박리하는 단계; 베이스필름을 스트립으로 절단하는 단계; 실장(다이어태치, 와이어본딩, 몰딩)하는 단계; 베이스필름 중 비금속 시트와 하부 금속층을 분리하는 단계; 상부 금속층을 터미널에칭으로 제거하는 단계; 및 수세하고 건조하는 단계를 포함하여 구성되는 것을 특징으로 한다.

상기 구성에 의하면, 금속 기판의 처리 공정이 불필요하여 공정이 단순화되고 롤 투 롤 방식으로 생산이 가능하여 생산성이 증대된다. 또한, 베이스필름 중 비금속 시트와 하부 금속층을 분리한 후 상부 금속층을 터미널에칭으로 제거하기 때문에 에칭 시간을 줄일 수 있고 제거되는 금속의 양을 줄일 수 있어 제조단가를 절감할 수 있는 이점이 있다.

상기 비금속시트는 수지시트로서 두께는 10 ~ 300㎛ 인 것이 바람직하다. 또한 상기 금속층은 수지시트에 동 등이 라미네이팅 또는 스퍼팅 등으로 전착되어 형성된다. 상기 하부 금속층의 두께는 1 ~ 300㎛가 바람직하고, 상기 상부 금속층은 1 ~ 300㎛ 가 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 3은 본 발명에 의한 반도체 제조용 베이스필름의 모식적인 단면도이다. 도 3을 참조하면 본 발명에 의한 반도체 제조용 베이스필름(10)은 비금속 시트(11) 및 하부 금속층(12a)과 상부 금속층(12b)의 분리가 가능하게 적층된 2층의 금속층(12)으로 구성된다.

상기 비금속 시트(11)는 캐리어 테이프의 역할을 하며 폴리이미드(PI) 등 내열성, 내약품성 및 유연성을 가지는 수지시트로 구성된다. 상기 비금속 시트(11)의 두께는 10 ~ 300㎛ 가 바람직하다.

상기 비금속 시트(11) 상에 적층된 금속층(12)은 상기 비금속 시트(11)에 동 등이 라미네이팅 또는 스퍼팅 등으로 전착되어 형성된다. 상기 하부 금속층(12a)의 상면은 상부 금속층(12b)에서 분리가 용이하도록 메탈라이징 처리된다. 또한 상기 하부 금속층(12a)과 상부 금속층(12b) 사이에는 금속용 접착제가 사용될 수도 있다.

상기 하부 금속층(12a)의 두께는 1 ~ 300㎛가 바람직하고, 상기 상부 금속층(12b)은 1 ~ 300㎛ 가 바람직하다.

도 4는 본 발명에 의한 반도체 제조용 베이스필름을 이용한 반도체 제조방법의 개략적 공정도이고, 도 5는 본 발명에 의한 반도체 제조용 베이스필름을 이용한 반도체 제조방법 중 베이스필름을 분리하는 상태를 보인 도면이다.

이하, 상기 도면들을 참조하여 상기한 구성의 본 발명에 의한 반도체 제조용 베이스필름을 이용한 반도체 제조방법을 설명한다.

먼저, 베이스필름(10)의 양측에 스프라켓 펀칭을 한다. 상기 스프라켓 펀칭 은 롤 투 롤 생산시 베이스필름(10)의 이동 및 노광 등의 기준점 역할을 하는 구멍을 형성하기 위한 작업이다.

다음 베이스필름(10)의 묻어 있는 유기물을 제거하는 전처리를 한다. 그런 다음 종래 반도체 제조공정과 동일하게 드라이필름 라미네이션, 노광, 현상, 도금, 드라이필름 박리 공정을 거친다. 이때 베이스필름의 유연성으로 모든 공정이 롤 투 롤 방식으로 진행될 수 있어 생산성을 증대할 수 있다.

그런 다음 실장을 위해 스트립 절단을 한다. 절단하는 크기는 생산되는 반도체의 규격에 따라 적당한 크기로 조절할 수 있다.

실장단계는 종래의 반도체 제조공정과 동일하게 드라이필름을 박리한 후 칩(14)을 접착한다(die attach). 다음, 와이어(15) 본딩 후 수지(16)(EMC: Epoxy Molding Compound)로 몰딩한다(도 4 참조). 미설명 부호 13은 프레임패드를 나타낸다.

그런 다음, 도 5에 도시된 바와 같이 베이스필름(10) 중 비금속 시트(11) 및 하부 금속층(12a)을 제거한다(디테치 테이프). 이때 상부 금속층(12b)과 접하는 하부 금속층(12a)의 상면은 메탈라이징 처리가 되어 용이하게 분리가 된다.

다음, 상부 금속층(12b)은 터미널 에칭에 의해 제거된다. 이때, 상부 금속층(12b)은 종전의 금속 기판에 비해 두께가 매우 얇으므로 에칭시 에칭시간을 단축할 수 있고 제거되는 동도 상대적으로 적으므로 자원낭비도 감소한다.

상기 에칭 후 통상의 수세, 건조 과정을 거쳐 반도체가 완성되게 된다. 나아가, 본 발명에 의한 제조방법은 종래의 FBGA(Flexible Ball Grid Array) 장비를 활용할 수도 있고, 전자기기의 경박단소화와 직결되는 반도체 소자의 집적도 향상을 위한 빌드업(build-up) 공법에 매우 유용하게 적용될 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 구성의 본 발명에 따르면, 복잡한 금속기판 처리 공정을 생략할 수 있어 생산 공정을 단순화할 수 있고 롤 투 롤 방식으로 생산이 가능하여 생산성을 증대할 수 있는 효과를 도모할 수 있다.

본 발명의 다른 효과는 반도체 제조공정에서 제거되는 고가의 금속의 양을 최소화할 수 있어 에칭시간을 단축할 수 있고 제조단가를 절감할 수 있는 효과를 도모할 수 있다.

Claims (6)

1. 삭제
2. 삭제
3. 삭제
4. 반도체 제조방법에 있어서,

   비금속 시트 및 상기 비금속 시트 상에 2층으로 적층된 금속층을 포함하여 구성되고, 상기 금속층 중 상부 금속층과 접하는 하부 금속층의 상면은 메탈라이징 처리가 된 반도체 제조용 베이스필름의 양측에 스프라켓 펀칭을 하는 단계;

   베이스필름의 유기물을 제거하는 전처리하는 단계;

   노광 및 현상하는 단계;

   도금하고 드라이필름을 박리하는 단계;

   베이스필름을 스트립으로 절단하는 단계;

   실장(다이어태치, 와이어본딩, 몰딩)하는 단계;

   베이스필름 중 비금속 시트와 하부 금속층을 제거하는 단계;

   상부 금속층을 터미널에칭으로 제거하는 단계; 및

   수세하고 건조하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 제조방법.
5. 제4항에 있어서, 상기 비금속시트는 수지시트로서 두께는 10 ~ 300㎛ 인 것을 특징으로 하는 반도체 제조방법.
6. 제4항 또는 제5항에 있어서, 상기 금속층은 상기 비금속 시트 상에 동을 라미네이팅 또는 스퍼팅으로 적층하여 형성하고, 하부 금속층의 두께는 1 ~ 300㎛이고, 상기 상부 금속층의 두께는 1 ~ 300㎛인 것을 특징으로 하는 반도체 제조방법.

Images