JP2001007162A - Ｔａｂテープキャリア - Google Patents
ＴａｂテープキャリアInfo
- Publication number
- JP2001007162A JP2001007162A JP11176959A JP17695999A JP2001007162A JP 2001007162 A JP2001007162 A JP 2001007162A JP 11176959 A JP11176959 A JP 11176959A JP 17695999 A JP17695999 A JP 17695999A JP 2001007162 A JP2001007162 A JP 2001007162A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- tab tape
- wiring pattern
- adhesive layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＴＡＢテープキャリアの反りを抑制し、絶縁
抵抗性に優れるＴＡＢテープキャリアを提供する。 【解決手段】 ポリイミドフィルム１の両面に厚さ８μ
ｍで設けられる接着剤層３と、配線パターン形成面の接
着剤層３に接着剤層３の厚さより小なる表面粗さを有す
る接着面を有する電解銅箔によってインナーリード２
Ａ、アウターリード２Ｂを形成される配線パターン２を
有するようにした。
抵抗性に優れるＴＡＢテープキャリアを提供する。 【解決手段】 ポリイミドフィルム１の両面に厚さ８μ
ｍで設けられる接着剤層３と、配線パターン形成面の接
着剤層３に接着剤層３の厚さより小なる表面粗さを有す
る接着面を有する電解銅箔によってインナーリード２
Ａ、アウターリード２Ｂを形成される配線パターン２を
有するようにした。
Description
【０００１】
【発明の属する技術分野】本発明はＴＡＢテープキャリ
アに関し、特に、ＴＡＢ（Tape Automated Bonding）用
テープに用いられる接着剤の厚さを薄くでき、テープの
反りを小にできるＴＡＢテープキャリアに関する。
アに関し、特に、ＴＡＢ（Tape Automated Bonding）用
テープに用いられる接着剤の厚さを薄くでき、テープの
反りを小にできるＴＡＢテープキャリアに関する。
【０００２】
【従来の技術】従来、ＩＣ、ＬＳＩ等の半導体装置を搭
載するＴＡＢテープキャリアは、一般に、厚さ５０〜１
２５μｍ，幅３５ｍｍ，４８ｍｍ又は７０ｍｍの幅を有
する有機ポリイミドテープ、ガラスエポキシテープ等の
絶縁フィルムに半導体装置を搭載するためのデバイスホ
ール、ＴＡＢテープキャリアの送り出す送り孔をパンチ
ング加工によって形成し、この絶縁フィルムに厚さ１２
〜２４μｍの接着剤を塗布して厚さ１８〜３５μｍの圧
延銅箔あるいは電解銅箔等の銅箔を貼り合わせた後、フ
ォトレジスト・エッチングプロセスによって所定の配線
パターンとＩＣ装置搭載用のリード配線を形成してお
り、この配線パターンおよびリード配線にＳｎめっきあ
るいはＮｉ／Ａｕ電気めっき等のめっき処理を行ってい
る。
載するＴＡＢテープキャリアは、一般に、厚さ５０〜１
２５μｍ，幅３５ｍｍ，４８ｍｍ又は７０ｍｍの幅を有
する有機ポリイミドテープ、ガラスエポキシテープ等の
絶縁フィルムに半導体装置を搭載するためのデバイスホ
ール、ＴＡＢテープキャリアの送り出す送り孔をパンチ
ング加工によって形成し、この絶縁フィルムに厚さ１２
〜２４μｍの接着剤を塗布して厚さ１８〜３５μｍの圧
延銅箔あるいは電解銅箔等の銅箔を貼り合わせた後、フ
ォトレジスト・エッチングプロセスによって所定の配線
パターンとＩＣ装置搭載用のリード配線を形成してお
り、この配線パターンおよびリード配線にＳｎめっきあ
るいはＮｉ／Ａｕ電気めっき等のめっき処理を行ってい
る。
【０００３】
【発明が解決しようとする課題】しかし、従来のＴＡＢ
テープキャリアによると、絶縁フィルムと銅箔を接着す
る接着剤層の厚さが大であると、ＴＡＢテープキャリア
の熱処理時に加熱収縮が大になってＴＡＢテープキャリ
アに反りが生じるため、ＩＣ装置（半導体チップ）の搭
載時およびボンディング時に位置ずれが発生し、歩留り
および生産性が低下するという問題がある。また、接着
剤層を薄くした場合、銅箔層の接着面が粗れていると接
着剤層が部分的に切断され、このことによって絶縁抵抗
性の低下が生じるという問題がある。従って、本発明の
目的は、ＴＡＢテープキャリアの反りを抑制し、絶縁抵
抗性に優れるＴＡＢテープキャリアを提供することにあ
る。
テープキャリアによると、絶縁フィルムと銅箔を接着す
る接着剤層の厚さが大であると、ＴＡＢテープキャリア
の熱処理時に加熱収縮が大になってＴＡＢテープキャリ
アに反りが生じるため、ＩＣ装置（半導体チップ）の搭
載時およびボンディング時に位置ずれが発生し、歩留り
および生産性が低下するという問題がある。また、接着
剤層を薄くした場合、銅箔層の接着面が粗れていると接
着剤層が部分的に切断され、このことによって絶縁抵抗
性の低下が生じるという問題がある。従って、本発明の
目的は、ＴＡＢテープキャリアの反りを抑制し、絶縁抵
抗性に優れるＴＡＢテープキャリアを提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、絶縁フィルム上に所定の配線パターンを
形成されるＴＡＢテープキャリアにおいて、前記絶縁フ
ィルムの第１および第２の面に所定の厚さで設けられる
第１および第２の接着剤層と、前記所定の厚さより小な
る表面粗さの接合面を有し、前記第１の接着剤層に接着
されて前記配線パターンを形成する導電層を有するＴＡ
Ｂテープキャリアを提供する。
達成するため、絶縁フィルム上に所定の配線パターンを
形成されるＴＡＢテープキャリアにおいて、前記絶縁フ
ィルムの第１および第２の面に所定の厚さで設けられる
第１および第２の接着剤層と、前記所定の厚さより小な
る表面粗さの接合面を有し、前記第１の接着剤層に接着
されて前記配線パターンを形成する導電層を有するＴＡ
Ｂテープキャリアを提供する。
【０００５】上記したＴＡＢテープキャリアによると、
絶縁フィルムの第１および第２の面に所定の厚さで接着
剤層を設けることによって、接着剤層の加熱収縮に基づ
く反りの発生量を絶縁フィルムの第１および第２の面で
同じ量にする。また、接着剤層の第１の面に接着される
導電層の接合面における表面粗さを接着剤層の厚さより
小にすることで、接着剤層の部分的な切断が防止され
る。
絶縁フィルムの第１および第２の面に所定の厚さで接着
剤層を設けることによって、接着剤層の加熱収縮に基づ
く反りの発生量を絶縁フィルムの第１および第２の面で
同じ量にする。また、接着剤層の第１の面に接着される
導電層の接合面における表面粗さを接着剤層の厚さより
小にすることで、接着剤層の部分的な切断が防止され
る。
【０００６】
【発明の実施の形態】図１（ａ）は、本発明の第１の実
施の形態のＴＡＢテープキャリアを部分的に示し、ポリ
イミドフィルム１の表面に電解銅箔でインナーリード２
Ａおよびアウターリード２Ｂを形成される配線パターン
２と、ポリイミドフィルム１に形成されるデバイスホー
ル１Ａと、アウターリード２Ｂの形成部分に位置してポ
リイミドフィルム１に形成されるアウターリードホール
１Ｂと、ＴＡＢテープキャリアを搬送するための送り孔
１Ｃを有する。ポリイミドフィルム１の厚さは７５μｍ
であり、配線パターン２を形成する電解銅箔の厚さは１
８μｍで、ポリイミドフィルム１と配線パターン２は厚
さ８μｍの接着剤層（図示せず）によって接着されてい
る。
施の形態のＴＡＢテープキャリアを部分的に示し、ポリ
イミドフィルム１の表面に電解銅箔でインナーリード２
Ａおよびアウターリード２Ｂを形成される配線パターン
２と、ポリイミドフィルム１に形成されるデバイスホー
ル１Ａと、アウターリード２Ｂの形成部分に位置してポ
リイミドフィルム１に形成されるアウターリードホール
１Ｂと、ＴＡＢテープキャリアを搬送するための送り孔
１Ｃを有する。ポリイミドフィルム１の厚さは７５μｍ
であり、配線パターン２を形成する電解銅箔の厚さは１
８μｍで、ポリイミドフィルム１と配線パターン２は厚
さ８μｍの接着剤層（図示せず）によって接着されてい
る。
【０００７】図１（ｂ）は、（ａ）の線ｂ−ｂに沿った
ＴＡＢテープキャリアの断面を示し、配線パターン２を
形成する電解銅箔は、接着剤層３との接着面の粗さが２
μｍとなっている。また、ポリイミドフィルム１は、配
線パターン形成面と反対の面に配線パターン形成面と同
じ厚さ（８μｍ）で接着剤層３を有し、このことによっ
て熱処理時に伴う接着剤層３の加熱収縮をポリイミドフ
ィルム１の表面と裏面で均一にして反りの発生を抑制す
る。
ＴＡＢテープキャリアの断面を示し、配線パターン２を
形成する電解銅箔は、接着剤層３との接着面の粗さが２
μｍとなっている。また、ポリイミドフィルム１は、配
線パターン形成面と反対の面に配線パターン形成面と同
じ厚さ（８μｍ）で接着剤層３を有し、このことによっ
て熱処理時に伴う接着剤層３の加熱収縮をポリイミドフ
ィルム１の表面と裏面で均一にして反りの発生を抑制す
る。
【０００８】図２は、図１（ａ）の線ｂ−ｂに沿った断
面に基づくＴＡＢテープキャリアの製造工程を示す。図
２（ａ）は、接着剤層の形成工程を示し、厚さ７５μ
ｍ、幅７０ｍｍのポリイミドフィルム１の表面に厚さ８
μｍの接着剤を塗布して硬化させることによって接着剤
層３を形成する。表面の接着剤層３の硬化後、ポリイミ
ドフィルム１の裏面に厚さ８μｍの接着剤を塗布して硬
化させる。このことによってポリイミドフィルム１の両
面に同一の厚さで接着剤層３が形成される。
面に基づくＴＡＢテープキャリアの製造工程を示す。図
２（ａ）は、接着剤層の形成工程を示し、厚さ７５μ
ｍ、幅７０ｍｍのポリイミドフィルム１の表面に厚さ８
μｍの接着剤を塗布して硬化させることによって接着剤
層３を形成する。表面の接着剤層３の硬化後、ポリイミ
ドフィルム１の裏面に厚さ８μｍの接着剤を塗布して硬
化させる。このことによってポリイミドフィルム１の両
面に同一の厚さで接着剤層３が形成される。
【０００９】図２（ｂ）は、デバイスホール，アウター
リードホール，および送り孔の形成工程を示し、ポリイ
ミドテープ１の所定の位置にパンチング加工によってデ
バイスホール１Ａ，アウターリードホール１Ｂ，および
送り孔１Ｃを形成する。
リードホール，および送り孔の形成工程を示し、ポリイ
ミドテープ１の所定の位置にパンチング加工によってデ
バイスホール１Ａ，アウターリードホール１Ｂ，および
送り孔１Ｃを形成する。
【００１０】図２（ｃ）は、電解銅箔の接着工程を示
し、パンチング加工されたポリイミドテープ１の配線パ
ターン形成面に接着剤層３との接着面の粗さが２μｍで
厚さ１８μｍの電解銅箔２０を接着する。
し、パンチング加工されたポリイミドテープ１の配線パ
ターン形成面に接着剤層３との接着面の粗さが２μｍで
厚さ１８μｍの電解銅箔２０を接着する。
【００１１】図２（ｄ）は、配線パターンの形成工程を
示し、ポリイミドテープ１の第１の面に接着された電解
銅箔２０をフォトアプリケーションに基づいてインナー
リード２Ａおよびアウターリード２Ｂを有する配線パタ
ーン２のエッチングパターンを形成し、このエッチング
パターンをレジストでマスクしてエッチングを施すこと
により配線パターン２を残して電解銅箔を除去する。
示し、ポリイミドテープ１の第１の面に接着された電解
銅箔２０をフォトアプリケーションに基づいてインナー
リード２Ａおよびアウターリード２Ｂを有する配線パタ
ーン２のエッチングパターンを形成し、このエッチング
パターンをレジストでマスクしてエッチングを施すこと
により配線パターン２を残して電解銅箔を除去する。
【００１２】図２（ｅ）は、配線パターンのめっき工程
を示し、エッチング処理によって形成された配線パター
ン２の表面に厚さ０．５μｍのＮｉめっきを施し、更
に、厚さ０．６μｍのＡｕめっき２１を施す。
を示し、エッチング処理によって形成された配線パター
ン２の表面に厚さ０．５μｍのＮｉめっきを施し、更
に、厚さ０．６μｍのＡｕめっき２１を施す。
【００１３】このようにして形成されたＴＡＢテープキ
ャリアについて、８５℃×８５％ＲＨ，３０Ｖで耐マイ
グレーション試験を１０００時間実施した。また、厚さ
１２μｍの接着剤層３を有するＴＡＢテープキャリアに
ついて同様の試験を行った結果、本発明によるＴＡＢテ
ープキャリアは厚さ１２μｍの接着剤層３を有するＴＡ
Ｂテープキャリアより高い絶縁抵抗を有し、信頼性に優
れることが確認された。
ャリアについて、８５℃×８５％ＲＨ，３０Ｖで耐マイ
グレーション試験を１０００時間実施した。また、厚さ
１２μｍの接着剤層３を有するＴＡＢテープキャリアに
ついて同様の試験を行った結果、本発明によるＴＡＢテ
ープキャリアは厚さ１２μｍの接着剤層３を有するＴＡ
Ｂテープキャリアより高い絶縁抵抗を有し、信頼性に優
れることが確認された。
【００１４】上記したように、ポリイミドフィルム１に
８μｍから１２μｍの厚さで接着剤層３を形成すること
によって接着剤層３の体積を減少できる。また、ポリイ
ミドフィルム１の両面に接着剤層３を設けることで加熱
収縮による反りの発生が抑制されてＴＡＢテープキャリ
アの平坦性が向上する。上記した接着剤層３をポリイミ
ドフィルム１の両面に有するＴＡＢテープキャリアは、
厚さ１２μｍの接着剤層を設けたＴＡＢテープキャリア
と比較して反りの発生を１／５以下に抑えられることが
本発明者によって確認されている。
８μｍから１２μｍの厚さで接着剤層３を形成すること
によって接着剤層３の体積を減少できる。また、ポリイ
ミドフィルム１の両面に接着剤層３を設けることで加熱
収縮による反りの発生が抑制されてＴＡＢテープキャリ
アの平坦性が向上する。上記した接着剤層３をポリイミ
ドフィルム１の両面に有するＴＡＢテープキャリアは、
厚さ１２μｍの接着剤層を設けたＴＡＢテープキャリア
と比較して反りの発生を１／５以下に抑えられることが
本発明者によって確認されている。
【００１５】図３（ａ）は、本発明の第２の実施の形態
に係る半導体装置を示し、ＴＡＢテープキャリアについ
て第１の実施の形態と同一の構成および機能を有する部
分については同一の引用数字を付しているので重複する
説明は省略するが、ポリイミドフィルム１の両面に接着
剤層３を設け、接着剤層３を両面に有するポリイミドフ
ィルム１にパンチング加工を施してアウターリードホー
ル１Ｂを形成し、配線パターン形成面に接着剤層３との
接着面の粗さが２μｍで厚さ１８μｍの電解銅箔２０を
接着してフォトアプリケーションおよびエッチングに基
づいて配線パターン２を形成し、配線パターンの所定の
領域をソルダレジストで覆った後にポリイミドフィルム
１の素子搭載部にＬＳＩ等の半導体素子４を搭載してイ
ンナーリード２Ａと半導体素子４のボンディングパッド
（図示せず）をボンディングワイヤ５でワイヤボンディ
ングしたＣＳＰ（Chip Scale Package ）としており、
ポリイミドフィルム１の反りの発生が小で絶縁抵抗を大
にでき、耐マイグレーション性に優れたＣＳＰを形成す
ることができる。
に係る半導体装置を示し、ＴＡＢテープキャリアについ
て第１の実施の形態と同一の構成および機能を有する部
分については同一の引用数字を付しているので重複する
説明は省略するが、ポリイミドフィルム１の両面に接着
剤層３を設け、接着剤層３を両面に有するポリイミドフ
ィルム１にパンチング加工を施してアウターリードホー
ル１Ｂを形成し、配線パターン形成面に接着剤層３との
接着面の粗さが２μｍで厚さ１８μｍの電解銅箔２０を
接着してフォトアプリケーションおよびエッチングに基
づいて配線パターン２を形成し、配線パターンの所定の
領域をソルダレジストで覆った後にポリイミドフィルム
１の素子搭載部にＬＳＩ等の半導体素子４を搭載してイ
ンナーリード２Ａと半導体素子４のボンディングパッド
（図示せず）をボンディングワイヤ５でワイヤボンディ
ングしたＣＳＰ（Chip Scale Package ）としており、
ポリイミドフィルム１の反りの発生が小で絶縁抵抗を大
にでき、耐マイグレーション性に優れたＣＳＰを形成す
ることができる。
【００１６】図３（ｂ）は、本発明の第３の実施の形態
に係る半導体装置を示し、ＴＡＢテープキャリアについ
て第１の実施の形態と同一の構成および機能を有する部
分については同一の引用数字を付しているので重複する
説明は省略するが、ポリイミドフィルム１の両面に接着
剤層３を設け、接着剤層３を両面に有するポリイミドフ
ィルム１にパンチング加工によってパンチビア１Ｃを形
成し、配線パターン形成面に接着剤層３との接着面の粗
さが２μｍで厚さ１８μｍの電解銅箔２０を接着してフ
ォトアプリケーションおよびエッチングに基づいて配線
パターン２を形成し、ポリイミドフィルム１にポッティ
ング樹脂７を介して半導体素子４を固定して配線パター
ン２と半導体素子４のボンディングパッド（図示せず）
をボンディングワイヤ５でワイヤボンディングし、半導
体素子４およびボンディングワイヤ５を封止樹脂９で樹
脂モールドし、パンチビア１Ｃに半田ボール８を形成し
たＢＧＡ（Ball Grid Array ）としており、ポリイミド
フィルム１の反りの発生が小で絶縁抵抗を大にでき、耐
マイグレーション性に優れたＢＧＡを形成することがで
きる。
に係る半導体装置を示し、ＴＡＢテープキャリアについ
て第１の実施の形態と同一の構成および機能を有する部
分については同一の引用数字を付しているので重複する
説明は省略するが、ポリイミドフィルム１の両面に接着
剤層３を設け、接着剤層３を両面に有するポリイミドフ
ィルム１にパンチング加工によってパンチビア１Ｃを形
成し、配線パターン形成面に接着剤層３との接着面の粗
さが２μｍで厚さ１８μｍの電解銅箔２０を接着してフ
ォトアプリケーションおよびエッチングに基づいて配線
パターン２を形成し、ポリイミドフィルム１にポッティ
ング樹脂７を介して半導体素子４を固定して配線パター
ン２と半導体素子４のボンディングパッド（図示せず）
をボンディングワイヤ５でワイヤボンディングし、半導
体素子４およびボンディングワイヤ５を封止樹脂９で樹
脂モールドし、パンチビア１Ｃに半田ボール８を形成し
たＢＧＡ（Ball Grid Array ）としており、ポリイミド
フィルム１の反りの発生が小で絶縁抵抗を大にでき、耐
マイグレーション性に優れたＢＧＡを形成することがで
きる。
【００１７】
【発明の効果】以上説明した通り、本発明のＴＡＢテー
プキャリアによると、絶縁フィルムの第１および第２の
面に所定の厚さで設けられる接着剤層と、所定の厚さよ
り小なる表面粗さの接合面を有し、第１の接着剤層に接
着されて配線パターンを形成する導電層を有するように
したため、ＴＡＢテープキャリアの反りを抑制し、優れ
た絶縁抵抗性を付与することができる。
プキャリアによると、絶縁フィルムの第１および第２の
面に所定の厚さで設けられる接着剤層と、所定の厚さよ
り小なる表面粗さの接合面を有し、第１の接着剤層に接
着されて配線パターンを形成する導電層を有するように
したため、ＴＡＢテープキャリアの反りを抑制し、優れ
た絶縁抵抗性を付与することができる。
【図１】（ａ）は、本発明の第１の実施の形態に係るＴ
ＡＢテープキャリアの平面図 （ｂ）は、（ａ）の線ｂ−ｂに沿ったＴＡＢテープキャ
リアの断面図
ＡＢテープキャリアの平面図 （ｂ）は、（ａ）の線ｂ−ｂに沿ったＴＡＢテープキャ
リアの断面図
【図２】（ａ）から（ｅ）は、本発明の第１の実施の形
態に係るＴＡＢテープキャリアの製造方法を示す説明図
態に係るＴＡＢテープキャリアの製造方法を示す説明図
【図３】（ａ）は、本発明の第２の実施の形態に係るＴ
ＡＢテープキャリアの断面図 （ｂ）は、本発明の第３の実施の形態に係るＴＡＢテー
プキャリアの断面図
ＡＢテープキャリアの断面図 （ｂ）は、本発明の第３の実施の形態に係るＴＡＢテー
プキャリアの断面図
【符号の説明】 １，ポリイミドフィルム １Ａ，デバイスホール １Ｂ，アウターリードホール １Ｃ，送り孔 １Ｄ，パンチビア ２，配線パターン ２Ａ，インナーリード ２Ｂ，アウターリード ３，接着剤層 ４，半導体素子 ５，ボンディングワイヤ ６，ソルダレジスト ７，ポッティング樹脂 ８，半田ボール ９，封止樹脂 ２０，電解銅箔 ２１，Ａｕめっき
Claims (4)
- 【請求項１】 絶縁フィルム上に所定の配線パターンを
形成されるＴＡＢテープキャリアにおいて、 前記絶縁フィルムの第１および第２の面に所定の厚さで
設けられる第１および第２の接着剤層と、 前記所定の厚さより小なる表面粗さの接合面を有し、前
記第１の接着剤層に接着されて前記配線パターンを形成
する導電層を有することを特徴とするＴＡＢテープキャ
リア。 - 【請求項２】 前記第１および第２の接着剤層は、前記
絶縁フィルムの両面に８〜１２μｍ未満の厚さで形成さ
れる構成の請求項第１項記載のＴＡＢテープキャリア。 - 【請求項３】 前記導電層は、前記接合面の表面粗さの
最大値が６μｍ以下で形成される構成の請求項第１項記
載のＴＡＢテープキャリア。 - 【請求項４】 前記導電層は、前記配線パターン形成後
に無電解めっきあるいは電気めっきに基づくめっき層を
表面に形成される構成の請求項第１項記載のＴＡＢテー
プキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176959A JP2001007162A (ja) | 1999-06-23 | 1999-06-23 | Ｔａｂテープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176959A JP2001007162A (ja) | 1999-06-23 | 1999-06-23 | Ｔａｂテープキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007162A true JP2001007162A (ja) | 2001-01-12 |
Family
ID=16022718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11176959A Pending JP2001007162A (ja) | 1999-06-23 | 1999-06-23 | Ｔａｂテープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001007162A (ja) |
-
1999
- 1999-06-23 JP JP11176959A patent/JP2001007162A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8115104B2 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US9536781B2 (en) | Method of making integrated circuit | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| US20090184413A1 (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| CN101290890B (zh) | 具有内埋式导电线路的电路板及其制造方法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| WO2003100850A1 (en) | Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them | |
| JP3351312B2 (ja) | Ｔ−ｂｇａ用ｔａｂテープの製造方法 | |
| KR101015762B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP2001007162A (ja) | Ｔａｂテープキャリア | |
| US8298865B2 (en) | Method for manufacturing a substrate for a semiconductor package | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| US20080315417A1 (en) | Chip package | |
| US9385097B2 (en) | Bump-on-trace methods and structures in packaging | |
| CN101740410B (zh) | 芯片封装结构的制程 | |
| JP2001053194A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| KR20130059580A (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP2872531B2 (ja) | 半導体モジュール基板，及びそれを用いた半導体装置 | |
| KR100501879B1 (ko) | 반도체패키지용 섭스트레이트 및 그 제조 방법 | |
| KR100708042B1 (ko) | 반도체패키지용 섭스트레이트의 제조 방법 | |
| JP3760913B2 (ja) | 半導体パッケージ用基板 |