JP2015164189A - 電子パッケージ、パッケージキャリアおよび両者の製造方法 - Google Patents

電子パッケージ、パッケージキャリアおよび両者の製造方法 Download PDF

Info

Publication number
JP2015164189A
JP2015164189A JP2015026541A JP2015026541A JP2015164189A JP 2015164189 A JP2015164189 A JP 2015164189A JP 2015026541 A JP2015026541 A JP 2015026541A JP 2015026541 A JP2015026541 A JP 2015026541A JP 2015164189 A JP2015164189 A JP 2015164189A
Authority
JP
Japan
Prior art keywords
layer
insulating pattern
wiring
support plate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015026541A
Other languages
English (en)
Other versions
JP6215243B2 (ja
Inventor
康政▲ヨ▼
cheng-yu Kang
楊正雄
Cheng-Hsiung Yang
卓恩民
En-Min Jow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ADL ENGINEERING Inc
Original Assignee
ADL ENGINEERING Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ADL ENGINEERING Inc filed Critical ADL ENGINEERING Inc
Publication of JP2015164189A publication Critical patent/JP2015164189A/ja
Application granted granted Critical
Publication of JP6215243B2 publication Critical patent/JP6215243B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】コア層を有さないパッケージキャリアと電子パッケージの製造方法を提供する。【解決手段】本発明のパッケージキャリアの製造方法は、まず載置板と導体層を設け、導体層は載置板上に配置する。次に、導体層上に絶縁パターンを形成し、絶縁パターンから導体層を部分的に露出させる。支持板を設ける。続いて、絶縁パターンと支持板を合わせる。絶縁パターンと支持板を合わせた後、載置板を除去し、かつ導体層を残す。載置板を除去した後、導体層をパターニングして配線層を形成する。【選択図】図２Ａ

Description

本発明は電子パッケージ、パッケージキャリアおよび両者の製造方法関する。
一般的な半導体素子の製造工程では、ウエハ内部に超小型回路が作製された後、ウエアは切断されて複数のダイ（ｄｉｅ）になる。その後、これらのダイはパッケージングされ、複数のパッケージキャリア上にそれぞれ実装され（ｍｏｕｎｔｅｄ）、複数の電子パッケージが作製される。一般的に、上述のパッケージキャリアの構造と回路基板は似ており、パッケージキャリアは通常、少なくとも２層の配線層およびその２層の配線層に挟まれた少なくとも１層のコア層（ｃｏｒｅ）層を含み、このコア層はたとえば硬化したプリプレグである。したがって、現在よく見られる電子パッケージは、ダイ以外に、少なくとも２層の配線層および少なくとも１層の絶縁層（すなわちコア層）を一般的に有する。
本発明では、支持板と載置板を利用してパッケージキャリアを作製する。周知技術と異なるのは、本発明の製造方法はコア層を有さないパッケージキャリアと電子パッケージを製造する点である。
本発明は少なくとも１つの電子素子を実装できるパッケージキャリアを提供する。
本発明は上述のパッケージキャリアを製造するのに用いられる製造方法を提供する。
本発明は上述のパッケージキャリアを含む電子パッケージを提供する。
本発明は上述の電子パッケージを製造するのに用いられる製造方法を提供する。
本発明はパッケージキャリアの製造方法を提案する。この製造方法では、載置板と導体層を設け、導体層は載置板上に位置する。次に、導体層上に絶縁パターンを形成し、絶縁パターンから導体層を部分的に露出させる。また、支持板を設ける。続いて、絶縁パターンと支持板を合わせる。絶縁パターンと支持板を合わせた後、載置板を除去し、かつ導体層を残す。載置板を除去した後、導体層をパターニングして配線層を形成する。
本発明はもう１つのパッケージキャリアの製造方法を提案する。この製造方法では、載置板上に配線構造と絶縁パターンを形成し、絶縁パターンは配線構造に接続し、配線構造は絶縁パターンと載置板の間に位置する。次に、支持板を設け、かつ絶縁パターンと支持板を合わせ、絶縁パターンを支持板に接触させる。絶縁パターンと支持板を合わせた後、載置板を除去し、かつ配線構造を残す。
本発明が提案するパッケージキャリアは配線構造および絶縁パターンを含む。配線構造は少なくとも１の接続パッドと実装パッドを含む。実装パッドは電子素子を実装するのに用いられ、接続パッドは電子素子を電気的に接続するのに用いられる。絶縁パターンは配線構造に接続する。
本発明の実施例におけるパッケージキャリアは支持板をさらに含む。支持板は絶縁パターンと嵌合する（ｆｉｔｔｉｎｇ）凹状パターンを有する。絶縁パターンと支持板が合わさると、絶縁パターンは凹状パターン内に位置する。
本発明が提案する電子パッケージは上述のパッケージキャリア、電子素子およびモールド層を含む。電子素子は実装パッド上に実装され、かつ少なくとも１の接続パッドに電気的に接続し、接続パッドと実装パッドはいずれも電子素子と絶縁パターンの間に位置する。モールド層は電子素子を覆う。
本発明は上述の電子パッケージの製造方法を提案する。この製造方法では、上述のパッケージキャリアの実装パッド上に電子素子を実装し、このパッケージキャリアは支持板を含む。さらに、配線構造上に電子素子を覆うモールド層を形成する。モールド層を形成した後、支持板を除去する。
従来のコア層を有する電子パッケージと比べ、本発明の電子パッケージはより薄型である。このため、この電子パッケージは現代のスマートフォン、タブレット、携帯情報端末（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ，ＰＤＡ）、ノート型パソコンおよび携帯型ゲーム機等のモバイル機器の薄型化という進歩の流れに十分に対応でき、上述のモバイル機器に応用するのに相応しいものである。
また、ワーキングパネル内に複数のパッケージキャリアを直接形成した後、まずこれらのパッケージキャリアの検査を行い、正常なパッケージキャリアと異常なパッケージキャリアを判別することができる。これにより、電子素子が異常なパッケージキャリアに実装される確率を低減し、電子パッケージの歩留まり率を高めることができる。
本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の実施例における電子パッケージの製造方法を示す図である。 本発明の実施例における電子パッケージの製造方法を示す図である。 本発明の実施例における電子パッケージの製造方法を示す図である。 本発明の別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明の別の実施例における電子パッケージの製方法を示す図である。 本発明の別の実施例における電子パッケージの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。 本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。
本発明の技術特徴を理解するため、以下の実施例と図面を参照されたい。図面と実施例の内容により、本発明の属する分野に関して通常の知識を有する者であれば本発明の技術特徴を理解することができる。しかし、以下の記載と図面は実施例の説明に過ぎず、本発明の特許請求の範囲を限定するものではない。
図１Ａから図２Ｅは本発明の実施例におけるパッケージキャリアの製造方法を示す図であり、図１Ａから図１Ｃでは絶縁パターンが導体層上に形成される例を示す。図１Ｂは図１Ａ中の切断線Ｉ−Ｉの断面を示す断面図である。
本実施例のパッケージキャリアの製造方法では、導体層１１０および載置板１２０を設け、導体層１１０は載置板１２０上に重なるものであり、かつ銅箔、銀箔、アルミニウム箔または合金箔のような金属箔片であることができる。
載置板１２０は主板（図中未表示）と剥離層１２１を含み、剥離層１２１は導体層１１０と主板の間に配置し、主板はセラミック板、金属板または多種の材料を含有する複合材料板であることができる。図１Ｂの実施例では、主板は複合材料板であり、かつ多層構造（ｍｕｌｔｉｌａｙｅｒ）を有する。具体的には、主板は誘電体層１２３と金属層１２２、１２４を含み、誘電体層１２３は金属層１２２と１２４の間に配置し、かつこの２層を接続し、剥離層１２１は金属層１２２と導体層１１０の間に配置する。
主板は銅箔基板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ，ＣＣＬ）であることができ、導体層１１０は銅箔、銀箔、アルミニウム箔または合金箔等の金属箔片であることができ、誘電体層１２３は硬化したプリプレグ（ｐｒｅｐｒｅｇ）、樹脂層またはセラミック層であることができる。また、本実施例では、導体層１１０の厚さＴ１は金属層１２２の厚さＴ２より厚い。たとえば、導体層１１０は厚さ１８μｍの銅箔であり、金属層１２２は厚さ３μｍの銅箔であることができる。
導体層１１０は剥離層１２１を通じて載置板１２０に接続できる。しかし、導体層１１０と剥離層１２１の間の接着力は比較的弱いので、導体層１１０に外力が加えられると容易に剥離層１２１から分離される。たとえば、導体層１１０は手で剥離層１２１から剥離できる。また、剥離層１２１は金属片または高分子フィルム層であることができ、この金属片はたとえば合金片である。
続いて図１Ｃを参照されたい。導体層１１０上には絶縁パターン１３１を形成し、絶縁パターン１３１の厚さのＴ３の範囲は５μｍから５０μｍの間である。絶縁パターン１３１は導体層１１０の表面１１０ｓを部分的に覆い、かつ導体層１１０を部分的に露出し、絶縁パターン１３１は導体層１１０に接続する。
また、絶縁パターン１３１は少なくとも１つの開口を有する。図１を例にとると、絶縁パターン１３１は開口１３１ａと開口１３１ｂを有し、開口１３１ａと１３１ｂはいずれも表面１１０ｓまで延伸している。絶縁パターン１３１はたとえばウェットフィルムまたはドライフィルムのソルダーレジストのようなソルダーレジスト層であることができ、かつ絶縁パターン１３１はインクジェットまたはラミネートにより形成する。また、ソルダーレジスト層は感光性を有し、開口１３１ａと１３１ｂは露光（ｅｘｐｏｓｕｒｅ）および現像（ｄｅｖｅｌｏｐｍｅｎｔ）により形成する。
絶縁パターン１３１の形成後、続いて絶縁パターン１３１から部分的に露出した導体層１１０の表面１１０ｓ上には接合材料１３２を形成し、その接合材料１３２ははんだ、金属層またはプリフラックス（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅｓ，ＯＳＰ）層であることができる。はんだはたとえば錫ペースト、銀ペーストまたは銅ペーストであり、金属層はたとえばニッケル層、金層、銀層、パラジウム層、ニッケル／金層またはニッケル／パラジウム／ 金層であり、ニッケル／金層とニッケル／パラジウム／ 金層はいずれも多層膜である。
はんだの形成方法には塗布またはディスペンシングを用いることができる。金属層の形成方法には析出（ｄｅｐｏｓｉｔｉｏｎ）法を用いることができ、たとえば、化学的気相析出法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）、物理的気相析出法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＰＶＤ）、電気めっき（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）または化学めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）があり、物理的気相析出法にはたとえば蒸着（ｅｖａｐｏｒａｔｉｏｎ）またはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）がある。プリフラックス層の形成方法には浸漬（ｄｉｐｐｉｎｇ）法を用いることができる。
図２Ａから図２Ｄでは本実施例のパッケージキャリアの配線層の作製方法を示す。図２Ａでは支持板２００を設ける。図２Ａで示される支持板２００はプラスチック板材２２０および金属層２１１と金属層２１２を含み、金属層２１１と金属層２１２にはそれぞれ銅箔やアルミニウム箔のような金属箔を用いることができる。金属層２１１は凹状パターンＰ２を有し、凹状パターンＰ２はプレス（ｐｒｅｓｓｉｎｇ）、リソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）、鋳造または電気めっき等の方法で形成する。続いて、絶縁パターン１３１と支持板２００を合わせ、導体層１１０、載置板１２０、絶縁パターン１３１および支持板２００を組み合わせて一体化する。絶縁パターン１３１と支持板２００を合わせる方法は載置板１２０を支持板２００にプレスする方法を含む。
絶縁パターン１３１と支持板２００を合わせた後、絶縁パターン１３１は支持板２００に接触させるとともに、凹状パターンＰ２内に配置する。この時、図２Ａが示すように、金属層２１１は絶縁パターン１３１およびプラスチック板材２２０の間に配置する。凹状パターンＰ２は絶縁パターン１３１と嵌合するので、絶縁パターン１３１は凹状パターンＰ２内に固定できる。また、絶縁パターン１３１の厚さＴ３の値は、凹状パターンＰ２の深さＤ１より大きくても、Ｄ１と等しくてもよい。もしくは、絶縁パターン１３１の厚さＴ３の値は凹状パターンＰ２の深さＤ１より小さくてもよい。
その他の実施例では、接着する方法により絶縁パターン１３１を凹状パターンＰ２内に固定することもできる。たとえば、プレスしている最中に、支持板２００と絶縁パターン１３１を加熱することで、絶縁パターン１３１が軟化して粘着性が生まれる。これにより、絶縁パターン１３１を支持板２００に接着し、絶縁パターン１３１を凹状パターンＰ２内に固定することができる。
また、絶縁パターン１３１を利用する以外にも、他の接着剤を用いて支持板２００と絶縁パターン１３１を接着することもできる。その接着剤には、繰り返し接着可能な感圧接着剤（ｐｒｅｓｓｕｒｅ ｓｅｎｓｉｔｉｖｅ ａｄｈｅｓｉｖｅｓ）を用いることができ、たとえばゴム系感圧接着剤やアクリル系感圧接着剤やシリコン樹脂系感圧接着剤があり、その接着剤には、シリコン樹脂、ゴム、ポリジメチルシロキサン（Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ，ＰＤＭＳ）、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ，ＰＭＭＡ、通称アクリル）または樹脂から作られたものを用いることができる。
ほかにも図２Ａで開示される支持板２００はプラスチック板材２２０ならびに金属層２１１および２１２の複合材料板を含み、多層構造を有する。しかしその他の実施例では、支持板はセラミック板、金属板、プラスチック板または多層構造を有さない複合材料板であってもよく、プラスチック板はたとえばＰＭＭＡ樹脂板すなわちアクリル板であり、金属板は単一の金属材料または合金材料から構成されるものでもよい。したがって、支持板２００は図２Ａで示された複合材料板に限定されない。
図２Ａと図２Ｂを参照されたい。絶縁パターン１３１と支持板２００を合わせた後、載置板１２０を除去し、かつ導体層１１０を残すことで、導体層１１０を露出させる。載置板１２０の除去方法はいくつかあり、本実施例では、剥離層１２１を利用して導体層１１０から支持板１２０を剥離することができ、支持板１２０は人の手または機器を用いて剥離できる。またその他実施例では、載置板１２０が１枚の金属板である場合、載置板１２０の除去方法にはエッチングを用いることができる。したがって、載置板１２０の除去方法は剥離のみに限定されない。
続いて図２Ｂと図２Ｃを参照されたい。ここでは、導体層１１０をパターンニングして配線層１１１を形成し、配線構造とする。配線層１１１の形成方法はフォトリソグラフィとエッチングである。配線層１１１は少なくとも１つの接続パッド１１２と少なくとも１の実装パッド１１３を含み、実装パッド１１３は電子素子４１０（図３Ｂを参照）を実装するのに用いられ、接続パッド１１２は電子素子４１０を接続するのに用いられる。また、図２Ｃで示される実装パッド１１３の数量は１つのみであり、接続パッド１１２の数量は２つであるが、その他実施例では、実装パッド１１３の数量は複数であってもよく、接続パッド１１２の数は１つ、３つまたは３つ以上であってもよい。したがって、実装パッド１１３と接続パッド１１２両者の数量は図３Ｃで示された個数に限定されない。
図２Ｄを参照されたい。配線層１１１を形成した後、配線層１１１表面の粗度（ｒｏｕｇｈｎｅｓｓ）を変えることができる。具体的には、製品のニーズに基づいて配線層１１１の表面１１１ｓに表面処理（ｓｕｒｆａｃｅ ｔｒｅａｔｍｅｎｔ）を施すことで、製品のニーズに合った粗度に仕上げることができる。この表面処理にはたとえば粗化（ｒｏｕｇｈｅｎｉｎｇ）や研磨（ｐｏｌｉｓｈｉｎｇ）がある。粗化には一般的な回路基板製造技術におけるブラックオキサイド処理やブラウンオキサイド処理があり、配線層１１１はこの粗化を経て、表面１１１ｓにはたとえば酸化銅層のような１層の粗化酸化層が形成される。このようにして表面１１１ｓのもとの粗度が増す。
上述の研磨はブラッシングまたは電解研磨（ｅｌｅｃｔｒｏｐｏｌｉｓｈｉｎｇ）であり、導体層１１０の研磨後に、表面１１０ｓのもとの粗度を低減することができる。また、配線層１１１の表面１１１ｓはあらかじめ酸化銅層のような粗化酸化層を形成し、上述の表面処理により粗化酸化層を部分的に除去することで、表面１１１ｓのもとの粗度を低減でき、その表面処理にはブラッシング、レーザー照射またはプラズマエッチングを用いることができる。
配線層１１１表面の粗度を変えた後、配線層１１１上に保護層１４０を形成することができる。ここでは基本的に、支持板２００、配線層１１１、配線層１１１と重なってかつ接続する絶縁パターン１３１、接合材料１３２および保護層１４０を含むパッケージキャリア３１１はすでに製造完了しているものとする。保護層１４０は接合材料１３２と同じものでよい。つまり、保護層１４０ははんだ、金属層またはプリフラックス（ＯＳＰ）層でもよい。
また、注目すべきは、本実施例の製造方法には配線層１１１表面の粗度を変えること、および保護層１４０を形成すること、の２つのステップを含むことができるが、その他の実施例の製造方法は上述の２つのステップを含まなくてもよいので、パッケージキャリア３１１が保護層１４０を含まなくてもよいという点である。
図２Ｄの平面図である図２Ｅを参照されたい。本実施例では、まず複数のパッケージキャリア３１１をワーキングパネル（通称パネル）３００中に形成する。具体的には、ワーキングパネル３００は複数の基板ストリップ３０１を含み、各基板ストリップ３０１は１つまたは複数のパッケージキャリア３１１を有する。図２Ｄで示す製造工程を完了した後、複数のパッケージキャリア３１１はこれらの基板ストリップ３０１中に一度に形成することができる。
続いて図２Ｄと図２Ｅを参照されたい。支持板２００、絶縁パターン１３１および配線層１１１をダイシングし、ワーキングパネル３００から複数の基板ストリップ３０１を切り出す。
図３Ａから図３Ｃは本発明実施例における電子パッケージの製造方法を示す図である。図３Ａと図３Ｂを参照されたい。図３Ｂは図３Ａ中の切断線II−IIの断面を示す断面図である。ワーキングパネル３００をダイシングして複数の基板ストリップ３０１を形成した後、１つまたは複数の電子素子４１０をその中の１つの基板ストリップ３０１上に実装する。電子素子４１０はワイヤーボンディングまたはフリップチップを用いて基板ストリップ３０１上に実装することができる。電子素子４１０はダイまたは個別部品（ｄｉｓｃｒｅｔｅ ｃｏｍｐｏｎｅｎｔ）でもよい。電子素子４１０は実装パッド１１３上に形成され、配線層１１１は電子素子４１０と絶縁パターン１３１の間に位置する。
続いて、配線層１１１と電子素子４１０を覆うモールド層４３０を配線層１１１上に形成し、このモールド層４３０は電子素子４１０をさらに覆う。ここでは基本的に、パッケージキャリア３１１、電子素子４１０およびモールド層４３０を含む電子パッケージ４００はすでに製作完了しているものとする。
図３Ｂの実施例では、電子素子４１０はワイヤーボンディングを用いて基板ストリップ３０１上に実装し、その電子素子４１０は接着層４２０を通じて実装パッド１１３上に接着する。
接着層４２０には銀ペーストまたは高分子フィルムを用いることができる。接着層４２０が銀ペーストである場合、接着層４２０は実装パッド１１３の粗度の影響を受けて拡散することがある。しかし、配線層１１１の表面１１１ｓはまず表面処理により粗度を変えることができるため、接着層４２０の拡散程度を制御し、電子素子４１０を実装パッド１１３上にしっかりと接着することができる。同様に、モールド層４３０と配線層１１１の間の接合力はこの粗度と関係し、配線層１１１は上述の表面処理を利用してモールド層４３０と配線層１１１の間の接合力を高めることで、モールド層４３０が外れるのを防ぐことができる。
図３Ｂと図３Ｃを参照されたい。絶縁パターン１３１を凹状パターンＰ２から分離した後、支持板２００を除去する。具体的には、支持板２００と絶縁パターン１３１の間の接合力は絶縁パターン１３１と配線層１１１の間の接合力よりも小さいまたは遥かに小さいため、支持板２００にたとえば手や機器で外力をかけると支持板２００を絶縁パターン１３１から引き離すことができる。
支持板２００の除去後、絶縁パターン１３１が露出する。開口１３１ａは接続パッド１１２に対応し（ａｌｉｇｎｅｄ ｔｏ）、開口１３１ｂは実装パッド１１３に対応する。また、開口１３１ａに位置する接合材料１３２は錫ボールのようなはんだを接続するのに用いることができ、開口１３１ｂに位置する接合材料１３２はヒートシンクを接続するのに用いて電子素子４１０の放熱を助けることができる。続いて、カッター４０を用いて基板ストリップ３０１（図３Ａを参照）をダイシングすることで、支持板２００を含まない電子パッケージ４０１およびパッケージキャリア３１２を形成する。
とりわけ、その他実施例では、各基板ストリップ３０１が１つのパッケージキャリア３１１であってもよい。したがって、ワーキングパネル３００（図２Ｅを参照）を直接ダイシングして支持板２００を含む複数のパッケージキャリア３１１とすることができる。このため、電子素子４１０の実装を完了してモールド層４３０を形成した後、基板ストリップ３０１のダイシングをする必要がなく、支持板２００は残すことができ、電子パッケージ４０１も共に出荷できる。
図４Ａと図４Ｂは本発明の別の実施例におけるパッケージキャリアの製造方法を示す図であり、本実施例と前述の実施例は類似する。たとえば、本実施例の製造方法は前述の実施例の工程を含む。以下に本実施例と前述の実施例との異なる点を紹介するが、両者の工程の同じ部分は再述しない。
図４Ａを参照されたい。まず、載置板５２０および少なくとも２層の導体層１１０を設ける。これらの導体層１１０はいずれも載置板５２０上に配置し、かつ載置板５２０はこれらの導体層１１０の間に位置する。基本的には、載置板５２０と前述の載置板１２０は類似し、かつ載置板５２０も剥離層１２１、誘電体層１２３および金属層１２２を含む。
しかし、載置板１２０と比較すると、載置板５２０は導体層１１０を伴って配置する２層の剥離層１２１を含む。図４Ａ中の載置板５２０は金属層１２４を含まないが、図４Ａ中の金属層１２２は実質的に金属層１２４と同じである。金属層１２２と１２４が異なるのは剥離層１２１で覆われているか否かという点のみである。また、載置板５２０中の誘電体層１２３とこれらの金属層１２２はセラミック板または金属板に変えることができる。
続いて、これらの導体層１１０上に２つの絶縁パターン１３１をそれぞれ形成する。次に、絶縁パターン１３１から部分的に露出した導体層１１０上に接合材料１３２を形成する。そして、２つの支持板２００を設け、かつこれらの絶縁パターン１３１とこれらの支持板２００をそれぞれ合わせ、これらの絶縁パターン１３１をこれらの支持板２００に接触させる。その後、載置板５２０を除去し、かつこれらの導体層１１０を残す。この載置板５２０を除去する方法は載置板１２０を除去する方法と同様なので、ここでは再述しない。
図４Ａと図４Ｂを参照されたい。載置板５２０の除去後、これらの導体層１１０をパターニングして少なくとも２層の配線層１１１を形成する。ここでは、図４Ｂで示すように、２つのパッケージキャリアは基本的に製造を完了しているものとする。
図３Ｂと図３Ｃで示すように、複数の電子素子４１０はこれらのパッケージキャリアの実装パッド１１３上にそれぞれ実装することができる。また、これらの配線層１１１を形成した後、これらのパッケージキャリアに関しては図２Ｄで示す工程を進める。たとえば、これらの配線層１１１表面の粗度を変えて配線層１１１上に保護層１４０を形成する（図２Ｄに表示）。
図５Ａと図５Ｂは本実施例の別の実施例における電子パッケージの製造方法を示す図である。本実施例と前述の図１Ａから図２Ｅで示した実施例は類似する。たとえば、本実施例の製造方法は前述の図１Ａから図２Ｃで開示した工程を含む。しかし、前述の図２Ｄで示した工程と異なるのは、本実施例の製造方法は保護層１４０の形成を含まないが、ソルダーレジスト層５３１の形成は含む点である。
図５Ａを参照されたい。配線層１１１の形成後、配線層１１１の表面１１１ｓ上に配線層１１１を露出したソルダーレジスト層５３１を形成する。このソルダーレジスト層５３１の形成方法には絶縁パターン１３１の形成と同じ方法を用いることができる。ソルダーレジスト層５３１の局部は配線層１１１を覆う。図５Ａで示すように、ソルダーレジスト層５３１は実装パッド１１３を完全に覆い、かつ接続パッド１１２の一部を露出させることができる。
ソルダーレジスト層５３１の形成後、ソルダーレジスト層５３１に覆われていない表面１１１ｓ上に保護層５４０を形成することができる。この保護層５４０は、たとえばニッケル層、金層、銀層、パラジウム層、ニッケル／金層またはニッケル／パラジウム／ 金層のような金属層であることができ、保護層５４０は配線層１１１の酸化防止に役立つ。また、保護層５４０は電気めっきを用いて形成することができる。
具体的には、絶縁パターン１３１と支持板２００を合わせた後、凹状パターンＰ２を有する金属層２１１は配線層１１１と電気的に導通する。たとえば、接合材料１３２がはんだまたは金属層であるという状況では、金属層２１１と接合材料１３２は接触することにより、金属層２１１は接合材料１３２を通じて配線層１１１と電気的に導通する。また、接合材料１３２がない状況では、金属層２１１は配線層１１１に直接接触することにより、金属層２１１と配線層１１１は電気的に導通する。
電気めっきを施す過程では、金属層２１１と配線層１１１が電気的に導通するため、金属層２１１は通電し、配線層１１１に電気めっきを施して、配線層１１１上にソルダーレジスト層５３１から露出した保護層５４０を形成することができる。
従来の回路基板の電気めっき工程では、通常ワーキングパネル上にめっき用バー（ｐｌａｔｉｎｇ ｂａｒ）を作製する。めっき用バーをすべての基板ストリップの配線層に電気的に接続することで、これらの基板ストリップの配線層がめっき用バーを通じて互いに電気的に接続できるようにし、電気めっきを施して配線層に保護層を形成する。したがって、保護層の形成後、短絡防止のために、めっき用バーは除去または切断する必要がある。
本実施例では支持板２００の金属層２１１を利用して電気めっき工程を行い、保護層５４０を形成する。従来の回路基板の電気めっき工程と比べ、本実施例は保護層５４０を形成する工程に用いられるめっき用バーを必要としない。したがって、本実施例の製造方法はめっき用バーを省略でき、ワーキングパネル上の配線スペースを増やして、１つのワーキングパネルからより多くのパッケージキャリアを作り出すことができる。
図５Ｂを参照されたい。ソルダーレジスト層５３１と保護層５４０の形成後、前述の図３Ｂで示した工程を実行することができる。接着層４２０を利用して１つまたは複数の電子素子４１０を実装パッド１１３上に実装する。この電子素子４１０はワイヤーボンディングまたはフリップチップを用いて実装し、かつ保護層５４０に電気的に接続することができる。
続いて、ソルダーレジスト層５３１上に電子素子４１０を覆うモールド層４３０を形成する。ここでは、ソルダーレジスト層５３１、保護層５４０、電子素子４１０およびモールド層４３０を含む電子パッケージ５００はすでに製造完了しているものとする。また、モールド層４３０の形成後、図３Ｃで示した工程を実行できる。つまり、支持板２００と絶縁パターン１３１を分離して支持板２００を除去し、ダイシングを行い、支持板２００を含まない電子パッケージ５００を形成する。
図６Ａから図６Ｇは本発明の別の実施例におけるパッケージキャリアの製造方法を示し、本実施例と前述の実施例は類似する。たとえば、本実施例の製造方法でも導体層１１０と支持板１２０を用いており、かつ絶縁パターン１３１、ソルダーレジスト層５３１および保護層５４０の形成も含まれている。以下に本実施例と前述の実施例との異なる点を紹介するが、同じ技術特徴は再述しない。
図６Ａを参照されたい。まず、支持板１２０と支持板１２０上に位置する導体層１１０を設け、かつ導体層１１０の表面１１０ｓ上にバリア層６１１を形成する。その後、バリア層６１１上にシード層６１２を形成し、このバリア層６１１１は導体層１１０とシード層６１２の間に位置する。
バリア層６１１とシード層６１２はいずれも金属層であることができ、バリア層６１１の材料は導体層１１０とシード層６１２とは異なる。たとえば、バリア層６１１はニッケル金属層であり、導体層１１０とシード層６１２はいずれも銅金属層であることができる。また、バリア層６１１とシード層６１２の形成方法は、たとえば化学的気相析出法、物理的気相析出法、電気めっきまたは化学めっきのような析出法を用いることができる。
続いて図６Ｂを参照されたい。シード層６１２上に配線構造となる配線層６１３を少なくとも１層形成する。配線層６１３は開口Ｈ１を有する。配線層６１３は電気めっきにより形成し、この電気めっきの過程では、シード層６１２とバリア層６１１は通電し、シード層６１２上では析出が行われる。
配線層６１３はアディティブ法(ａｄｄｉｔｉｖｅ ｍｅｔｈｏｄ)またはサブトラクト法（ｓｕｂｔｒａｃｔｉｖｅ ｍｅｔｈｏｄ）を用いて形成する。アディティブ法を用いて配線層６１３を形成する場合、現像後のドライフィルムまたはフォトレジストをマスクとして用いるとともに、電気めっきによりシード層６１２上に配線層６１３を直接形成することができる。サブトラクト法を用いて配線層６１３を形成する場合、まず電気めっきによりシード層６１２の厚さを増すことができる。その後、この厚さを増したシード層６１２にリソグラフィとエッチングを施して配線層６１３を形成する。
注目すべきは、バリア層６１１は金属層であるため、バリア層６１１を電気めっき用のシード層として用いることもできる点である。したがって、他の実施例では、シード層６１２を有さなくても、バリア層６１１を利用して電気めっきを施して配線層６１３を形成することもできる。
続いて図６Ｃを参照されたい。配線層６１３上に絶縁パターン１３１を形成し、絶縁パターン１３１は開口Ｈ１に充填され、かつシード層６１２に接触する。その後、絶縁パターン１３１から露出した配線層６１３上に接合材料１３２を形成する。
続いて図６Ｄを参照されたい。支持板２００を設け、絶縁パターン１３１と支持板２００を合わせ、絶縁パターン１３１を支持板２００に接触させる。金属層２１１は絶縁パターン１３１と嵌合する凹状パターン（図中未表示）を有し、その絶縁パターン１３１はこの凹状パターン内に位置する。絶縁パターン１３１と支持板２００を合わせる方法は前述の実施例と同様なので再述しない。
図６Ｄと図６Ｅを参照されたい。絶縁パターン１３１と支持板２００を合わせた後、載置板１２０を除去し、かつ配線層６１３を残す。この時、導体層１１０は露出される。
次に図６Ｅと図６Ｆを参照されたい。導体層１１０、バリア層６１１およびシード層６１２を除去する。これらの膜層の除去方法にはウェットエッチングを用いることができる。バリア層６１１の材料は導体層１１０と異なるため、バリア層６１１の腐食液（ｅｔｃｈａｎｔ）は導体層１１０を除去するための腐食液と異なる。バリア層６１１（たとえばニッケル層）は酸性の腐食液を用いて除去でき、導体層１１０（たとえば銅層）はアルカリ性の腐食液を用いて除去できる。
図６Ｇを参照されたい。配線層６１３上にソルダーレジスト層５３１と保護層５４０を形成する。図６Ｇで示すように、配線層６１３は接続パッド６１３ｃと実装パッド６１３ｐを含み、ソルダーレジスト層５３１は実装パッド６１３ｐを完全に覆うとともに接続パッド６１３ｃを部分的に露出させる。
絶縁パターン１３１と支持板２００を合わせた後、金属層２１１を配線層６１３と電気的に導通させる。たとえば、金属層２１１は接合材料１３２を通じて配線層６１３と電気的に導通する。もしくは、金属層２１１は配線層６１３に直接接触して金属層２１１と配線層６１３は電気的に導通する。
このように、電気めっきを行う工程では、金属層２１１と配線層６１３の間の電気的な導通を利用し、電流を金属層２１１を経由して配線層６１３に流すことで、配線層６１３上に保護層５４０を形成する。また、配線層６１３は少なくとも１つの電気めっきクランプ点（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ ｃｌａｍｐ ｐｏｉｎｔ）を有する。
注目すべきは、ソルダーレジスト層５３１と保護層５４０を形成した後、前述の図３Ｂで示した工程に進むことができ、１つまたは複数の電子素子を実装パッド６１３ｐ上に実装し、かつ接続パッド６１３ｃに電気的に接続するという点である。続いて、ソルダーレジスト層５３１上に電子素子を覆い包むモールド層を形成する。また、モールド層の形成後、図３Ｃで示した工程に進むことができる。つまり、支持板２００を除去してダイシングを行い、支持板２００を含まない電子パッケージを形成する。
図７Ａから図７Ｇは本発明の別の実施例におけるパッケージキャリアの製造方法を示す図であり、本実施例と前述の実施例は類似する。たとえば、本実施例の製造方法も載置板１２０を用い、かつ絶縁パターン１３１の形成を含む。以下に本実施例と前述の実施例との異なる点を紹介するが、同じ技術特徴は再述せず、図による説明も行わない。
図７Ａを参照されたい。まず、導体層８１１および載置板１２０を設ける。導体層８１１は載置板１２０上に重ね、かつ剥離層１２１上に配置する。剥離層１２１は導体層８１１と金属層１２２の間に位置する。導体層８１１は、たとえば銅箔、銀箔、アルミニウム箔または合金箔のような金属箔片であることができる。導体層８１１の厚さＴ７は導体層１１０の厚さより小さく、かつ厚さＴ７は３μｍであることができる。
次に図７Ｂを参照されたい。載置板１２０上には第一配線層８１２を形成し、この第一配線層８１２はアディティブ法を用いて形成する。具体的には、第一配線層８１２の形成方法は、導体層８１１上にたとえば現像後のドライフィルムまたはフォトレジストのような第一パターンマスクＭ７１を形成することを含む。さらに、導体層８１１をシード層として用いて電気めっきを行い、導体層８１１の第一パターンマスクＭ７１に覆われていない部分の表面上に第一配線層８１２を形成する。
続いて図７Ｃと図７Ｄを参照されたい。第一配線層８１２上に複数の金属柱８１３を形成する。これらの金属柱８１３はリソグラフィと析出を用いて形成することができる。詳しくは、第一配線層８１２の形成後、第一パターンマスクＭ７１を残し、かつ第一パターンマスクＭ７１と第一配線層８１２上に第二パターンマスクＭ７２を形成する。第二パターンマスクＭ７２はたとえば現像後のドライフィルムまたはフォトレジストであり、かつ第一パターンマスクＭ７１と第一配線層８１２を覆うとともに両者に接触する。
さらに、析出工程に進み、第一配線層８１２上にこれらの金属柱８１３を形成する。上述の析出工程には電気めっきを用いることができ、これらの金属柱８１３を形成する工程では、第一配線層８１２は導体層８１１に電気的に接続するため、この第一配線層８１２は金属柱８１３を形成する電気めっきのためのシード層として用いることができる。
図７Ｅを参照されたい。金属柱８１３の形成後、第一パターンマスクＭ７１と第二パターンマスクＭ７２を除去する。さらに、第一配線層８１２とこれらの金属柱８１３を覆う誘電体層８２１を形成する。この誘電体層８２１はたとえば硬化した樹脂またはプリプレグであり、誘電体層８２１は塗布またはラミネートにより形成することができる。誘電体層８２１の形成後、誘電体層８２１を研磨（ｇｒｉｎｄｉｎｇ）することで、これらの金属柱８１３の一端を露出させる。
続いて、誘電体層８２１上にこれらの金属柱８１３に接続する第二配線層８１４を形成し、これらの金属柱８１３が第一配線層８１２と第二配線層８１４に電気的に接続するようにする。この第二配線層８１４はアディティブ法またはサブトラクト法を用いて形成することができる。また、第二配線層８１４と金属柱８１３はビルドアップ法を用いて形成することができる。ここでは、２層の配線層（すなわち第一配線層８１２と第二配線層８１４）、これらの配線層の間に位置する誘電体層８２１、および誘電体層８２１中に位置する複数の金属柱８１３を含む配線構造がすでに載置板１２０上に形成されているものとする。
特筆すべきは、図７Ｅの配線構造は２層の配線層を含むが、他の実施例では、配線構造は少なくとも３層の配線層および少なくとも２層の誘電体層８２１を含むことができる点である。言い換えると、第二配線層８１４上には配線層、誘電体層８２１および金属柱８１３を続けて形成することができる。したがって、図７Ａから図７Ｅの方法は、少なくとも３層の配線層を含む配線構造を製造するのに用いることもできる。また、上述の配線構造を形成した後、第二配線層８１４上に絶縁パターン１３１と接合材料１３２を順に形成することができる。
続いて図７Ｆを参照されたい。支持板１０００を設け、かつ絶縁パターン１３１と支持板１０００を合わせ、絶縁パターン１３１を支持板１０００に接触させる。支持板１０００には支持板２００またはその他適切な支持板を用いることができるので、支持板１０００も絶縁パターン１３１に嵌合する凹状パターン（図中未表示）を有する。
さらに図７Ｆと図７Ｇを参照されたい。支持板１２０と導体層８１１を除去する。導体層８１１の除去方法にはウェットエッチングを用いることができる。その後、第一配線層８１２上に図５Ａで示したソルダーレジスト層５３１と保護層５４０を形成することができる。もしくは、第一配線層８１２上に図２Ｄで示した保護層１４０を形成することもできる。
次に、図３Ｂで示した工程に進むことができる。１つまたは複数の電子素子を第一配線層８１２の実装パッド８１２ｐ上に実装し、かつ第一配線層８１２の接続パッド８１２ｃに電気的に接続する。その後、電子素子を覆い包むモールド層を形成する。モールド層の形成後、図３Ｃで示した工程に進むことができる。つまり支持板１０００を除去してダイシングを行い、支持板１０００を含まない電子パッケージを形成する。
図８Ａから図８Ｅは本発明の別の実施例におけるパッケージキャリアの製造方法を示す図である。本実施例と前述の図７Ａから図７Ｇの実施例は類似する。たとえば、本実施例の製造方法では載置板１２０を用い、かつ絶縁パターン１３１および少なくとも２層の配線層を有する配線構造を形成することを含む。以下に本実施例と前述の実施例との異なる点を紹介するが、同じ技術特徴は再述せず、図による説明も行わない。
図８Ａと図８Ｂを参照されたい。図７Ｂで示した第一配線層８１２とは異なり、本実施例の第一配線層９１２はサブトラクト法を用いて形成する。図８Ａによれば、第一配線層９１２の形成方法は、導体層１１０および載置板１２０を設け、かつ導体層１１０の表面１１０ｓ上に現像後のドライフィルムまたはフォトレジストのようなパターンマスクＭ８１を形成することを含む。
次に、図８Ａと図８Ｂを参照されたい。パターンマスクＭ８１を利用して導体層１１０にエッチングを施し、第一配線層９１２を形成する。この第一配線層９１２は剥離層１２１が露出した開口Ｈ２を有する。第一配線層９１２の形成後、パターンマスクＭ８１を除去する。
続いて図８Ｃを参照されたい。第一配線層９１２上に電子素子９００を実装する。電子素子９００は電子素子４１０であることができ、ワイヤーボンディング、フリップチップまたははんだを用いて第一配線層９１２上に実装する。
図８Ｄを参照されたい。まず、第一配線層９１２上に複数の金属柱９１３を形成する。この金属柱９１３の形成方法は金属柱８１３の形成方法と同様である。しかし、金属柱９１３の形成に用いられるパターンマスク（図中未表示）の厚さは前述の第二パターンマスクＭ７２より大きく、金属柱９１３の長さは金属柱８１３の長さより長くてもよい。
金属柱９１３の形成後、第一配線層９１２とこれらの金属層９１３を覆う誘電体層９２１を形成する。この誘電体層９２１はたとえば硬化した樹脂またはプリプレグであり、誘電体層９２１は塗布またはラミネートにより形成することができる。誘電体９２１の形成後、誘電体層９２１を研磨し、これらの金属柱９１３の一端を露出させる。
さらに図８Ｄと図８Ｅを参照されたい。誘電体層９２１上にこれらの金属柱９１３に接続する第二配線層９１４を形成し、これらの金属柱９１３は第一配線層９１２と第二配線層９１４に電気的に接続する。この第二配線層９１４はアディティブ法またはサブトラクト法により形成することができる。また、第二配線層９１４と金属柱９１３はビルドアップ法により形成することができる。ここでは、２層の配線層（すなわち第一配線層９１２と第二配線層９１４）、誘電体層９２１、電子素子９００および複数の金属柱９１３を含む配線構造がすでに載置板１２０上に形成されているものとする。
特筆すべきは、他の実施例では、第二配線層９１４上には配線層、誘電体層９２１および金属柱９１３を続けて形成できる点である。したがって、図８Ａから図８Ｅの方法は、少なくとも３層の配線層を含む配線構造を製造するのに用いることもできる。また、上述の配線構造を形成した後、第二配線層９１４上に絶縁パターン１３１と接合材料１３２を順に形成することができる。
次に、支持板１０００を設け、かつ絶縁パターン１３１と支持板１０００を合わせ、絶縁パターン１３１を支持板１０００に接触させる。その後、載置板１２０を除去し、かつ第一配線層９１２上に図５Ａで示したソルダーレジスト層５３１と保護層５４０を形成することができる。もしくは、図２Ｄで示した保護層１４０を形成することもできる。
続いて前述の図３Ｂで示した工程に進むことができる。１つまたは複数の電子素子を第一配線層９１２の実装パッド９１２ｐ上に実装し、かつ第一配線層９１２の接続パッド９１２ｃに電気的に接続する。その後、電子素子を覆い包むモールド層を形成する。モールド層の形成後、図３Ｃで示した工程に進むことができる。つまり支持板１０００を除去してダイシングを行い、支持板１０００を含まない電子パッケージを形成する。
とりわけ、図８Ａから図８Ｄでは、剥離層１２１を図６Ａのバリア層６１１に置き換えることがきる。したがって、第一配線層９１２を形成する過程では、金属層１２２が腐食液により損傷するのを防げ、載置板１２０はエッチングにより除去することができる。また、図４Ａの載置板５２０は図５Ａから図８Ｅで開示したさまざまな実施例に応用でき、これらの実施例では、１つの載置板５２０から２つのパッケージキャリアを製造することで、生産量を増加することができる。
上述の記載は本発明の実施例に過ぎず、本発明の特許権の保護範囲を限定するものではない。当業者が本発明の精神と範囲を逸脱することなく加えた、等しい効果を有する変更や潤色はすべて、本発明の特許権の保護範囲内とする。
４０ カッター
１１０、８１１ 導体層
１１０ｓ、１１１ｓ 表面
１１１、６１３ 配線層
１１２、６１３ｃ、８１２ｃ、９１２ｃ 接続パッド
１１３、６１３ｐ、８１２ｐ、９１２ｐ 実装パッド
１２０、５２０ 載置板
１２１ 剥離層
１２２、１２４、２１１、２１２ 金属層
１２３、８２１、９２１ 誘電体層
１３１ 絶縁パターン
１３１ａ、１３１ｂ、Ｈ１、Ｈ２ 開口
１３２ 接合材料
１４０、５４０ 保護層
２００、１０００ 支持板
２１０ 板材
２１３ 接合層
２２０ プラスチック板材
３００ ワーキングパネル
３０１ 基板ストリップ
３１１、３１２ パッケージキャリア
４００、４０１、５００ 電子パッケージ
４１０、９００ 電子素子
４２０ 接着層
４３０ モールド層
５３１ ソルダーレジスト層
６１１ バリア層
６１２ シード層
８１２、９１２ 第一配線層
８１３、９１３ 金属柱
８１４、９１４ 第二配線層
Ｄ１ 深さ
Ｍ７１ 第一パターンマスク
Ｍ７２ 第二パターンマスク
Ｍ８１ パターンマスク
Ｐ２ 凹状パターン
Ｔ１、Ｔ２、Ｔ３、Ｔ７ 厚さ

Claims (25)

  1. 載置板と、前記載置板上に位置する導体層を設けること、
    前記導体層上に絶縁パターンを形成し、前記絶縁パターンは前記導体層を部分的に露出させること、
    支持板を設け、かつ前記絶縁パターンと前記支持板を合わせ、前記絶縁パターンを前記支持板に接触させること、
    前記絶縁パターンと前記支持板を合わせた後、前記載置板を除去し、かつ前記導体層を残すこと、
    前記載置板を除去した後、前記導体層をパターニングして配線層を形成すること、を含む、
    パッケージキャリアの製造方法。
  2. 前記絶縁パターンはソルダーレジスト層である、請求項１に記載のパッケージキャリアの製造方法。
  3. 前記絶縁パターンから部分的に露出した前記導体層上に接合材料を形成するここと、をさらに含む、請求項１に記載のパッケージキャリアの製造方法。
  4. 前記接合材料ははんだ、金属層または有機フラックス層である、請求項３に記載のパッケージキャリアの製造方法。
  5. 前記支持板は前記絶縁パターンと嵌合する凹状パターンを有し、前記絶縁パターンと前記支持板が合わさると、前記絶縁パターンは前記凹状パターン内に位置する、請求項１に記載のパッケージキャリアの製造方法。
  6. 前記載置板は主板と剥離層を含み、前記剥離層は前記導体層と前記主板の間に配置する、請求項１に記載のパッケージキャリアの製造方法。
  7. 前記配線層を形成した後、前記配線層上に前記配線層を露出させるソルダーレジスト層を形成すること、をさらに含む、請求項１に記載のパッケージキャリアの製造方法。
  8. 前記支持板は前記配線層と電気的に導通する金属層を有し、前記ソルダーレジスト層を形成した後の方法として、
    前記金属層に通電して前記配線層に電気めっきを施すことにより保護層を形成し、前記ソルダーレジスト層は前記保護層を露出させること、
    をさらに含む、請求項７に記載のパッケージキャリアの製造方法。
  9. 前記配線層を形成した後、前記配線層の表面粗度を変えること、をさらに含む、請求項１に記載のパッケージキャリアの製造方法。
  10. 少なくとも２層の前記導体層を設け、かつ前記載置板は前記導体層の間に位置すること、
    前記導体層上には前記絶縁パターンをそれぞれ形成すること、
    ２つの前記支持板を設けること、
    前記絶縁パターンと前記支持板をそれぞれ合わせ、前記絶縁パターンを前記支持板に接触させること、
    前記絶縁パターンと前記支持板を合わせた後、前記載置板を除去し、かつ前記導体層を残すこと、
    前記載置板を除去した後、前記導体層をパターニングして前記配線層をそれぞれ形成すること、
    を含む、前記請求項１に記載のパッケージキャリアの製造方法。
  11. 載置板上に配線構造と絶縁パターンを形成し、前記絶縁パターンは前記配線構造と接続し、かつ前記配線構造は前記絶縁パターンと前記載置板の間に位置すること、
    支持板を設け、かつ前記絶縁パターンと前記支持板を合わせ、前記絶縁パターンを前記支持板に接触させること、
    前記絶縁パターンと前記支持板を合わせた後、前記載置板を除去し、かつ前記配線構造を残すこと、
    を含む、パッケージキャリアの製造方法。
  12. 前記配線構造を形成する方法は、
    前記載置板上に位置する導体層を設けること、
    前記導体層上にバリア層を形成すること、
    前記バリア層上に少なくとも１つの配線層を形成し、前記絶縁パターンを前記少なくとも１つの配線層上に形成すること
    を含む、請求項１１に記載のパッケージキャリアの製造方法。
  13. 前記載置板を除去した後、前記バリア層と前記導体層を除去する、請求項１２に記載のパッケージキャリアの製造方法。
  14. 前記少なくとも１つの配線層を形成する方法は、前記バリア層上にシード層を形成することを含み、前記バリア層は前記導体層と前記シード層の間に位置し、前記載置板を除去した後、前記シード層をさらに除去する、請求項１２に記載のパッケージキャリアの製造方法。
  15. 前記配線構造を形成する方法は、
    前記載置板上に第一配線層を形成すること、
    前記第一配線層上に複数の金属柱を形成すること、
    前記金属柱を形成した後、前記第一配線層と前記金属柱を覆う誘電体層を形成すること、
    前記金属柱に接続する第二配線層を前記誘電体層上に形成すること、
    を含む、請求項１１に記載のパッケージキャリアの製造方法。
  16. 少なくとも１つの接続パッドと実装パッドを備え、前記実装パッドは電子素子を実装するのに用いられ、前記接続パッドは前記電子素子を電気的に接続するのに用いられる配線構造と、
    前記配線構造に接続する絶縁パターンと、
    を含む、パッケージキャリア。
  17. 前記配線構造は、
    少なくとも２層の配線層であり、その中の１層が前記少なくとも１つの接続パッドと前記実装パッドを備える配線層と、
    前記少なくとも２層の配線層の間に位置する少なくとも１つの誘電体層と、
    前記少なくとも２層の配線層に電気的に接続し、かつ前記少なくとも１つの誘電体層中に位置する複数の金属柱と、
    をさらに含む、請求項１６に記載のパッケージキャリア。
  18. 前記配線構造は配線層であり、前記絶縁パターンは、前記配線層に接触し、かつ前記少なくとも１つの接続パッドを露出させる開口を有する、請求項１６に記載のパッケージキャリア。
  19. 支持板をさらに含み、前記支持板は前記絶縁パターンと嵌合する凹状パターンを有し、前記絶縁パターンと前記支持板は合わさると、前記絶縁パターンは前記凹状パターン内に位置する、請求項１６に記載のパッケージキャリア。
  20. 前記支持板は、
    プラスチック板材と、
    前記プラスチック板材に接続し、かつ前記凹状パターンを有し、前記絶縁パターンと前記プラスチック板材の間に配置される金属層と、
    を含む、請求項１９に記載のパッケージキャリア。
  21. 請求項１９に記載のパッケージキャリアの前記実装パッド上に前記電子素子を実装すること、
    前記配線構造上に前記電子素子を覆うモールド層を形成すること、
    前記モールド層を形成した後、前記支持板を除去すること、
    を含む、電子パッケージの製造方法。
  22. 前記電子素子を前記配線構造上に実装する前に、前記支持板、前記絶縁パターンおよび前記配線構造をダイシングして複数の基板ストリップを形成し、前記電子素子をその中の１つの基板ストリップ上に実装すること、
    をさらに含む、請求項２１に記載の電子パッケージの製造方法。
  23. 前記支持板を除去した後、前記基板ストリップをダイシングすること、
    をさらに含む、請求項２２に記載の電子パッケージの製造方法。
  24. 請求項１６に記載のパッケージキャリアと、
    前記実装パッド上に実装され、かつ前記少なくとも１つの接続パッドに電気的に接続する前記電子素子であって、前記電子素子と前記絶縁パターンとの間に前記少なくとも１つの接続パッドと前記実装パッドがいずれも位置する、前記電子素子と、
    前記電子素子を覆うモールド層と、
    を含む、電子パッケージ。
  25. 前記パッケージキャリアは支持板をさらに含み、前記支持板は前記絶縁パターンと嵌合する凹状パターンを有し、前記絶縁パターンと前記支持板が合わさると、前記絶縁パターンは前記凹状パターン内に位置する、請求項２４に記載の電子パッケージ。
JP2015026541A 2014-02-13 2015-02-13 電子パッケージ、パッケージキャリアおよび両者の製造方法 Expired - Fee Related JP6215243B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201461939306P 2014-02-13 2014-02-13
US61/939,306 2014-02-13
US201462095229P 2014-12-22 2014-12-22
US201462095224P 2014-12-22 2014-12-22
US62/095,229 2014-12-22
US62/095,224 2014-12-22

Publications (2)

Publication Number Publication Date
JP2015164189A true JP2015164189A (ja) 2015-09-10
JP6215243B2 JP6215243B2 (ja) 2017-10-18

Family

ID=54069697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015026541A Expired - Fee Related JP6215243B2 (ja) 2014-02-13 2015-02-13 電子パッケージ、パッケージキャリアおよび両者の製造方法

Country Status (4)

Country Link
US (1) US20150262927A1 (ja)
JP (1) JP6215243B2 (ja)
CN (2) CN105185716A (ja)
TW (2) TWI588912B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512924B (zh) * 2014-04-15 2015-12-11 Subtron Technology Co Ltd 基板結構及其製作方法
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
TWI646872B (zh) * 2018-01-11 2019-01-01 Nan Ya Printed Circuit Board Corporation 電路板結構及其製造方法
CN111836451B (zh) * 2019-04-16 2021-12-21 北大方正集团有限公司 电路板加工方法及电路板
KR20220135762A (ko) * 2021-03-31 2022-10-07 삼성전기주식회사 인쇄회로기판

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330416A (ja) * 1995-06-01 1996-12-13 Internatl Business Mach Corp <Ibm> 薄膜配線層の転写方法
JPH09275178A (ja) * 1996-04-03 1997-10-21 Matsushita Electric Ind Co Ltd 半導体パッケージとその製造方法
JP2002093943A (ja) * 2000-09-11 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP2002231769A (ja) * 2001-01-31 2002-08-16 Hitachi Cable Ltd テープキャリア及びその製造方法
JP2003249595A (ja) * 2003-03-27 2003-09-05 Hitachi Chem Co Ltd 転写配線支持部材
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2009289848A (ja) * 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2011014944A (ja) * 2004-12-01 2011-01-20 Shinko Electric Ind Co Ltd 電子部品実装構造体の製造方法
JP2012084896A (ja) * 2011-11-04 2012-04-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体パッケージの製造方法
WO2013046500A1 (ja) * 2011-09-27 2013-04-04 パナソニック株式会社 電子部品モジュールの製造方法
JP2013140940A (ja) * 2011-12-30 2013-07-18 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
JP2013150013A (ja) * 2006-06-30 2013-08-01 Nec Corp 半導体装置
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
JP2014011335A (ja) * 2012-06-29 2014-01-20 Shinko Electric Ind Co Ltd 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085450A (ja) * 1999-09-09 2001-03-30 Toshiba Corp 半導体装置及びその製造方法
TWI442530B (zh) * 2009-10-14 2014-06-21 Advanced Semiconductor Eng 封裝載板、封裝結構以及封裝載板製程
TWI538125B (zh) * 2012-03-27 2016-06-11 南茂科技股份有限公司 半導體封裝結構的製作方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JPH08330416A (ja) * 1995-06-01 1996-12-13 Internatl Business Mach Corp <Ibm> 薄膜配線層の転写方法
JPH09275178A (ja) * 1996-04-03 1997-10-21 Matsushita Electric Ind Co Ltd 半導体パッケージとその製造方法
JP2002093943A (ja) * 2000-09-11 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP2002231769A (ja) * 2001-01-31 2002-08-16 Hitachi Cable Ltd テープキャリア及びその製造方法
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2003249595A (ja) * 2003-03-27 2003-09-05 Hitachi Chem Co Ltd 転写配線支持部材
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2011014944A (ja) * 2004-12-01 2011-01-20 Shinko Electric Ind Co Ltd 電子部品実装構造体の製造方法
JP2013150013A (ja) * 2006-06-30 2013-08-01 Nec Corp 半導体装置
JP2009289848A (ja) * 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
WO2013046500A1 (ja) * 2011-09-27 2013-04-04 パナソニック株式会社 電子部品モジュールの製造方法
JP2012084896A (ja) * 2011-11-04 2012-04-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体パッケージの製造方法
JP2013140940A (ja) * 2011-12-30 2013-07-18 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
JP2014011335A (ja) * 2012-06-29 2014-01-20 Shinko Electric Ind Co Ltd 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN105185716A (zh) 2015-12-23
TWI588912B (zh) 2017-06-21
CN205028884U (zh) 2016-02-10
TW201546912A (zh) 2015-12-16
TWM517410U (zh) 2016-02-11
JP6215243B2 (ja) 2017-10-18
US20150262927A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6215243B2 (ja) 電子パッケージ、パッケージキャリアおよび両者の製造方法
KR101084924B1 (ko) 반도체 장치 및 그 제조방법
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
US8956918B2 (en) Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
JP5903920B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TW200917395A (en) Semiconductor device and manufacturing method thereof
JP2010199129A (ja) 半導体装置及びその製造方法、並びに電子装置
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
US9236364B2 (en) Package carrier and manufacturing method thereof
US9865561B2 (en) Electronic package having a supporting board and package carrier thereof
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
WO2019007082A1 (zh) 一种芯片封装方法
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
TWI524441B (zh) 電路板及其製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP5693763B2 (ja) 半導体装置及びその製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP2008288481A (ja) 半導体装置およびその製造方法
JP7342445B2 (ja) 電子部品内蔵基板及びその製造方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TW201714504A (zh) 晶片封裝基板及其製作方法
KR20170026372A (ko) 배선 기판의 제조 방법 및 배선 기판
TW201712829A (zh) Ic載板、具有該ic載板的封裝結構及其製作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170920

R150 Certificate of patent or registration of utility model

Ref document number: 6215243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees