TWI646872B - 電路板結構及其製造方法 - Google Patents

電路板結構及其製造方法 Download PDF

Info

Publication number
TWI646872B
TWI646872B TW107101056A TW107101056A TWI646872B TW I646872 B TWI646872 B TW I646872B TW 107101056 A TW107101056 A TW 107101056A TW 107101056 A TW107101056 A TW 107101056A TW I646872 B TWI646872 B TW I646872B
Authority
TW
Taiwan
Prior art keywords
metal foil
layer
circuit board
board structure
circuit
Prior art date
Application number
TW107101056A
Other languages
English (en)
Other versions
TW201931958A (zh
Inventor
Shu Wei Guo
郭書瑋
Original Assignee
Nan Ya Printed Circuit Board Corporation
南亞電路板股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nan Ya Printed Circuit Board Corporation, 南亞電路板股份有限公司 filed Critical Nan Ya Printed Circuit Board Corporation
Priority to TW107101056A priority Critical patent/TWI646872B/zh
Priority to CN201810996506.0A priority patent/CN110035599B/zh
Application granted granted Critical
Publication of TWI646872B publication Critical patent/TWI646872B/zh
Publication of TW201931958A publication Critical patent/TW201931958A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

電路板結構包含核心基板,此核心基板包含支撐層以及設置於支撐層之第一表面上的金屬箔結構,此金屬箔結構包含第一金屬箔、第二金屬箔以及夾設於第一金屬箔與第二金屬箔之間的剝離層。電路板結構還包含溝槽,此溝槽自第二金屬箔的頂面朝向第一金屬箔延伸到至少第一金屬箔中。電路板結構還包含設置於核心基板之上的增層線路層以及覆蓋增層線路層的絕緣層。

Description

電路板結構及其製造方法
本發明實施例係有關於電路板製造技術,且特別係有關於電路板結構及其製造方法。
電路板廣泛地使用於各種電子產品當中,例如行動電話、個人數位助理、液晶顯示器等電子產品。電路板除了用來固定各種電子零件外,其主要功能是提供各電子零件的相互電路連接。
隨著電子產品被要求輕、薄、短、小及低價化,電路板被要求具有高佈線密度、高產品良率及低生產成本。因此,在滿足上述要求的技術方面,發展出運用無核心增層技術之電路板的製造技術。雖然目前採用無核心增層技術的電路板大抵符合使用上的需求,但仍有需要對其製程進行改良以提高電路板良率及生產效能,並降低生產成本。
本發明的一些實施例提供電路板結構,電路板結構包含核心基板,此核心基板包含支撐層以及設置於支撐層之第一表面上的金屬箔結構,此金屬箔結構包含第一金屬箔、第二金屬箔以及夾設於第一金屬箔與第二金屬箔之間的剝離層。電路板結構還包含溝槽,此溝槽自第二金屬箔的頂面朝向第一金屬箔延伸到至少第一金屬箔中。電路板結構還包含設置於核心基板之上的增層線路層以及覆蓋增層線路層的絕緣層。
本發明的一些實施例提供電路板結構的製造方法,此方法包含提供核心基板,此核心基板包含支撐層和形成於支撐層之第一表面上的金屬箔結構,此金屬箔結構包含第一金屬箔、第二金屬箔以及夾設於第一金屬箔與第二金屬箔之間的剝離層,在金屬箔結構中形成溝槽以暴露出支撐層之第一表面,其中溝槽將金屬箔結構分隔為內部以及圍繞內部的外部,在核心基板上形成金屬晶種層,在金屬晶種層上形成增層線路層,以及形成絕緣層覆蓋增層線路層,其中絕緣層填入至溝槽中。
本發明的一些實施例提供電路板結構的製造方法,此方法包含提供核心基板,此核心基板包含支撐層和形成於支撐層之第一表面上的金屬箔結構,此金屬箔結構包含第一金屬箔、第二金屬箔以及夾設於第一金屬箔與第二金屬箔之間的剝離層,沿著金屬箔結構的邊緣在金屬箔結構中形成溝槽,其中溝槽自第二金屬箔的頂面延伸至第一金屬箔中,在核心基板上形成增層線路層,以及形成 絕緣層覆蓋增層線路層。
100、100’、100A、100A’、200、200’、200A、200A’‧‧‧電路板結構
100B、200B‧‧‧電路板
101、201‧‧‧核心基板
102、202‧‧‧支撐層
102T、202T‧‧‧第一表面
102B、202B‧‧‧第二表面
104、204‧‧‧金屬箔結構
104A‧‧‧內部
104B‧‧‧外部
106、206‧‧‧第一金屬箔
106A、108A、110A‧‧‧第一部分
106B、108B、110B‧‧‧第二部分
108、208‧‧‧剝離層
110、210‧‧‧第二金屬箔
112、212‧‧‧圖案化蝕刻遮罩層
113‧‧‧開口
114、214‧‧‧溝槽
116‧‧‧金屬晶種層
118、218‧‧‧圖案化電鍍遮罩層
120、220‧‧‧增層線路層
122、222‧‧‧絕緣層
124、224‧‧‧導孔
126、226‧‧‧導電線路層
128、134、228、234‧‧‧防焊層
130、230‧‧‧產品區
132、232‧‧‧周圍區
D1‧‧‧第一距離
D2‧‧‧第二距離
L‧‧‧切割道
藉由以下詳細描述和範例配合所附圖式,可以更加理解本發明實施例。為了使圖式清楚顯示,圖式中各個不同的元件可能未依照比例繪製,其中:第1A至1H圖是根據本發明一些實施例,說明製造電路板之各個中間階段的剖面示意圖。
第2A至2G圖是根據本發明另一些實施例,說明製造電路板之各個中間階段的剖面示意圖。
以下針對本發明實施例之電路板結構作詳細說明。應了解的是,以下敘述提供許多不同的實施例或範例,用以實施本發明實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本發明實施例。當然,這些僅用以舉例而非本發明實施例之限定。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明實施例,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一元件位於一第二元件上或之上時,包括第一元件與第二元件直接接觸之情形。或者,亦可能間隔有一或更多其它元件之情形,在此情形中,第一元件與第二元件之間可能不直接接觸。
此外,實施例中可能使用相對性的用語,例如「較低」或「底部」及「較高」或「頂部」,以描述圖式的一個元件對於另一元件的相對關係。能理解的是,如果將圖式的結構翻轉使其上下顛倒,則所敘述在「較低」側的元件將會成為在「較高」側的元件。
第1A至1H圖是根據本發明一些實施例,說明製造第1H圖的電路板100B之各個中間階段的剖面示意圖。首先,請參考第1A圖,提供核心基板101。核心基板101包含支撐層102以及金屬箔結構104。在一些實施例中,兩個金屬箔結構104分別設置於支撐層102的第一表面102T上以及與第一表面102T相對的第二表面102B上。金屬箔結構104包含第一金屬箔106、第二金屬箔110以及夾設於第一金屬箔106與第二金屬箔110之間的剝離層108。
根據本發明的一些實施例,在電路板的製作過程中,核心基板101作為暫時性承載基板以支撐形成於其上的膜層,例如增層線路層或絕緣層等,並且在完成增層製程之後,將核心基板101移除。
此外,為了簡潔和明確,以下敘述僅討論形成於支撐層102的第一表面102T之上的部件以及相關的製程步驟,本發明所屬技術領域中具有通常知識者應能理解,相同或相似的製程可實施於支撐層102的第二表面102B上,以形成相同或相似的部件。再者,儘管第1A圖顯示兩個金屬箔結構104分別設置於支撐層102的第一表面102T和第二表面102B上,但本發明實施例並不限於此,金屬箔結 構104可僅設置於第一表面102T和第二表面102B的其中一者上,並且在此表面上進行後續討論的製程來形成電路板。
在一些實施例中,支撐層102的材料可包含絕緣性樹脂及/或預浸料(prepreg)。預浸料可以是將強化材料浸漬於基材中製成的複合材料,強化材料可包括例如碳纖維、玻璃纖維、芳族聚醯胺纖維等,基材可包括例如環氧樹脂、聚酯樹脂、熱可塑性樹脂等。在一些實施例中,第一金屬箔106和第二金屬箔110的材料可以是銅、銀、錫、鎳、鋁、鉻、鈦、鉛、金、鎢或其他適當的金屬材料。在一些實施例中,第一金屬箔106的厚度大於第二金屬箔110的厚度,舉例而言,第一金屬箔106可具有在約10微米(μm)至約50微米之間的厚度,例如18微米,而第二金屬箔110可具有可在約1微米至約10微米之間的厚度,例如5微米。在一些實施例中,剝離層108可以是有機剝離層或無機剝離層。有機剝離層的材料可包含三唑(triazole)化合物、三聚硫氰酸(Trithiocyanuric acid)、單羧酸(monocarboxylic acid)或類似有機材料。無機剝離層的材料可包含鎳、鉬、鐵、鈦、鎢、鋅或類似無機材料。
繼續參考第1A圖,在核心基板101上形成具有開口113的圖案化蝕刻遮罩層112。在一些實施例中,可利用影像轉移製程在第二金屬箔110的頂面上形成圖案化蝕刻遮罩層112,影像轉移製程可包含塗佈遮罩材料層,例如乾膜、液態光阻或其他適當的遮罩材料層,利用光罩對遮罩材料層進行曝光,以及對曝光後的遮罩材料層進行顯影 的各步驟。
請參考第1B圖,通過圖案化蝕刻遮罩層112的開口113蝕刻核心基板101,以在金屬箔結構104中形成溝槽114。在一些實施例中,溝槽114自第二金屬箔110的頂面朝向第一金屬箔106延伸,直到暴露出支撐層102之第一表面102T。在一些實施例中,由上視角度觀之,溝槽114可以是環形,藉此溝槽114將金屬箔結構104分隔為內部104A以及圍繞內部104A的外部104B。換言之,內部104A與外部104B被溝槽114分隔。內部104A包含第一金屬箔106的第一部分106A、剝離層108的第一部分108A以及第二金屬箔110的第一部分110A,並且外部104B包含第一金屬箔106的第二部分106B、剝離層108的第二部分108B以及第二金屬箔110的第二部分110B。
請參考第1C圖,在溝槽114形成之後,可選擇性移除第二金屬箔110的第二部分110B和剝離層108的第二部分108B,使得外部104B剩下第一金屬箔106的第二部分106B。
接著,利用濺鍍(sputtering)製程或化學電鍍製程在核心基板101上形成金屬晶種層116,以作為後續實施的化學電鍍製程的導電路徑。在移除第二金屬箔110的第二部分110B和剝離層108的第二部分108B的實施例中,如第1C圖所示,金屬晶種層116形成於第二金屬箔110之第一部分110A的頂面上、第一金屬箔106之第二部分106B的頂面上和溝槽114的側壁和底面上。在一些實施例中,金屬晶種 層116的材料可以是銅、銀、錫、鎳、鋁、鉻、鈦、鉛、金、鎢、其他適當之金屬材料、其合金或前述之組合。
請參考第1D圖,可利用與前述相似的影像轉移製程在金屬晶種層116上形成具有多個開口的圖案化電鍍遮罩層118。接著,利用化學電鍍製程通過圖案化電鍍遮罩層118的開口,在金屬晶種層116上形成增層線路層120。在一些實施例中,增層線路層120包含第一部分120A以及第二部分120B,增層線路層120的第一部分120A形成於內部104A(亦即第二金屬箔110的第一部分110A)上方,而增層線路層120的第二部分120B形成於外部104B(亦即第一金屬層106的第二部分106B)上方。在一些實施例中,增層線路層206的材料可以是銅、銀、錫、鎳、鋁、鉻、鈦、鉛、金、鎢、其他適當之金屬材料、其合金或前述之組合。一般而言,在製造電路板的製程步驟中所使用的製程設備(例如,化學電鍍設備)需要與電路板結構電性接觸,因此位於電路板結構邊緣之增層線路層120的第二部分120B可提供與上述製程設備電性連接的電子接點。
請參考第1E圖,移除圖案化電鍍遮罩層118。在一些實施例中,可使用剝膜液,例如氫氧化鈉溶液、胺系溶液或其他適當的溶液,移除圖案化電鍍遮罩層118。
接著,在核心基板101上形成絕緣層122,絕緣層122覆蓋增層線路層120,並且填入至溝槽114中。在一些實施例中,絕緣層122的材料可以是紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy resin)、聚 亞醯胺樹脂(polyimide resin)、玻璃纖維(glass fiber)、ABF膜(Ajinomoto Build-up Film)、聚苯醚(poly phenylene,PPE)、聚丙烯(polypropylene,PP)、其他適當之絕緣材料或前述之組合。
第1A至1E圖所示的實施例說明在核心基板101的金屬箔結構104中形成溝槽114後,在核心基板101上形成金屬晶種層116,並且在核心基板101上方於金屬晶種層116上形成增層線路層120和覆蓋增層線路層120的絕緣層122,以形成第1E圖的電路板結構100。在本發明實施例中,電路板結構100包含核心基板101,核心基板101包含支撐層102以及設置於支撐層102之第一表面102T及/或第二表面102B上的金屬箔結構104。金屬箔結構104被溝槽114分隔為內部104A以及圍繞內部104A的外部104B。電路板結構100還包含形成於核心基板101上的金屬晶種層116、形成於金屬晶種層116上的增層線路層120,以及覆蓋增層線路層120的絕緣層122。
值得注意的是,溝槽114將金屬箔結構104分隔為內部104A以及外部104B,並且延伸至溝槽114中的絕緣層122包覆內部104A的側壁。因此,在後續實施製造電路板之各種製程步驟的過程中,延伸至溝槽114中的絕緣層122能保護內部104A的側壁,免於因外力碰撞而引起第一金屬箔106的第一部分106A和第二金屬箔110的第一部分110A與剝離層108的第一部分108A提早剝離,藉此提升採用本發明實施例之電路板結構100所製造之電路板的製造良率。
接著說明利用第1E圖的電路板結構100來製得第1H圖的電路板100B。請參考第1F圖,在絕緣層122中形成導孔124,並且在絕緣層122的頂面上形成導電線路層126,導電線路層126透過導孔124與增層線路層120電性連接。在一些實施例中,可利用鑽孔技術,例如機械鑽孔、雷射鑽孔、其他適當之方法或前述之組合,自絕緣層122的頂面向下形成暴露出增層線路層120的通孔,利用影像轉移製程在絕緣層122的頂面上形成圖案化電鍍遮罩層(未顯示),此圖案化電鍍遮罩層具有對應於上述通孔的開口,隨後利用化學電鍍製程形成導孔124以及導電線路層126。在一些實施例中,導孔124和導電線路層126的材料可以是銅、銀、錫、鎳、鋁、鉻、鈦、鉛、金、鎢、其他適當之金屬材料、其合金或前述之組合。
儘管在第1F圖所示的實施例描述在核心基板101上形成一層的絕緣層122以及絕緣層122中的增層線路層120和導孔124作為範例。然而,本發明實施例並不限於此。在其他一些實施例中,可利用多次的增層製程,形成複數個絕緣層122以及每一層絕緣層122中各自的增層線路層120和導孔124。一般而言,隨著電路板所設計的線寬縮小及/或佈線密度增加,在核心基板101上實施增層製程的次數(即絕緣層122的數目)也會隨之增加。
繼續參考第1F圖,在絕緣層122上形成防焊層128覆蓋導電線路層126。在一些實施例中,可藉由在絕緣層122上塗佈感光的防焊材料層,例如環氧樹脂、胺基甲酸 、乙脂樹脂或類似材料,接著將防焊材料層實施固化,以形成防焊層128。之後,可在防焊層128中形成與導電線路層126電性連接的導電結構(未顯示),例如;焊球、金屬柱、金屬凸塊,此部分為本發明所屬技術領域中具有通常知識者所習知,故在此不再贅述。
繼續參考第1F圖,在形成防焊層128之後的電路板結構100’上定義出切割道L,切割道L大致上與金屬箔結構104之內部104A的側壁對齊。沿著切割道L可將電路板結構100’劃分為產品區130以及周圍區132。周圍區132的第一寬度D1大致上等於外部104B(亦即第一金屬箔106的第二部分106B)之寬度與溝槽114之寬度的總和。
請參考第1G圖,透過沿著切割道L切割防焊層128、絕緣層122和核心基板101,對電路板結構100’實施切割製程,以將電路板結構100’的周圍區132移除。在一些實施例中,經由切割製程可將金屬箔結構104之內部104A的側壁上的金屬晶種層116與絕緣層122一起移除,以暴露出金屬箔結構104的內部104A的側壁。在一些其他實施例中,切割製程並未將金屬箔結構104之內部104A的側壁上的金屬晶種層116移除,而透過隨後的蝕刻製程將內部104A的側壁上的金屬晶種層116移除,以暴露出金屬箔結構104的內部104A的側壁。
接著,對電路板結構100’實施拆板製程,將剝離層108的第一部分108A、第一金屬箔106的第一部分106A和支撐層102與第二金屬箔110的第二部分110A分離,以形 成兩個電路板結構100A和100A’。
請參考第1H圖,對電路板結構100A及/或電路板結構100A’實施蝕刻製程,自絕緣層122的底面移除金屬晶種層116和第二金屬箔110的第一部分110A,使得絕緣層122的底面暴露出來。接著,在絕緣層122的底面上形成另一防焊層134,以製得電路板100B。在一些實施例中,在實施拆板製程之前,可不形成防焊層128於絕緣層122上,而在實施拆板製程之後,可在同一製程中同時形成防焊層128和防焊層134分別於絕緣層122的頂面上和底面上,以製得電路板100B。
第2A至2G圖是根據本發明另一些實施例,說明製造第2G圖的電路板200B之各個中間階段的剖面示意圖。應注意的是,在第2A至2G圖中,與第1A至1H圖之相同或相似的元件或膜層將以第1A至1H圖之元件的參照標號加上100表示,例如第2A至2G圖的元件200對應於1A至1H圖的元件100,並且這些相似元件的材料、製造方法與功能皆與前文所述相同或相似,在後文中將不再贅述。
請參考第2A圖,提供核心基板201。核心基板201包含支撐層202以及金屬箔結構204,兩個金屬箔結構204分別設置於支撐層202的第一表面202T上以及與第一表面202T相對的第二表面202B上(以下敘述僅討論實施於第一表面202T上的製程步驟,相同或相似的部件和製程亦可實施第二表面202B上)。金屬箔結構204包含第一金屬箔206、第二金屬箔210以及夾設於第一金屬箔206與第二金屬箔 210之間的剝離層208。
繼續參考第2A圖,利用影像轉移製程在核心基板201上形成的圖案化蝕刻遮罩層212。
請參考第2B圖,使用圖案化蝕刻遮罩層212提供遮蔽蝕刻金屬箔結構204,以沿著金屬箔結構204的邊緣在金屬箔結構204中形成溝槽214。溝槽214自第二金屬箔210的頂面延伸至第一金屬箔206中,並且溝槽214圍繞剝離層208和第二金屬箔210。在一些實施例中,由上視角度觀之,溝槽214可以是環形。
請參考第2C圖,在核心基板201上形成具有多個開口的圖案化電鍍遮罩層218。接著,通過圖案化電鍍遮罩層218的開口,在核心基板201上形成增層線路層220。相較於第1D圖,在第2C圖的實施例中,因為溝槽214並未暴露出支撐層202的頂面202T,因此可以省略在核心基板201上形成如第1D圖所示的金屬晶種層116,進而提升製造電路板的生產效率。在一些實施例中,增層線路層220包含形成於第二金屬箔210上的第一部分220A和填入溝槽214內的第二部分220B。增層線路層220的第二部分220B包覆剝離層208的側壁。
請參考第2D圖,移除圖案化電鍍遮罩層218。接著,在核心基板201上形成絕緣層222,絕緣層222覆蓋增層線路層220。
第2A至2D圖所示的實施例說明在核心基板201的金屬箔結構204中形成溝槽214後,在核心基板201上形成 增層線路層220和覆蓋增層線路層220的絕緣層222,以形成第2D圖的電路板結構200。在本發明實施例中,電路板結構200包含核心基板201,核心基板201包含支撐層202以及設置於支撐層202之第一表面202T及/或第二表面202B上的金屬箔結構204。電路板結構200還包含延伸於金屬箔結構204邊緣的溝槽214,溝槽214自第二金屬箔210的頂面延伸至第一金屬箔206中。電路板結構200還包含設置於核心基板201上的增層線路層220,以及覆蓋增層線路層220的絕緣層222。
值得注意的是,填入溝槽214內之增層線路層220的第二部分220B包覆金屬箔結構204被溝槽214暴露出的側壁。因此,在後續實施製造電路板的各種製程步驟的過程中,填入溝槽214內之增層線路層220的第二部分220B能保護金屬箔結構204被溝槽214暴露出的側壁,免於因外力碰撞引起第一金屬箔206和第二金屬箔210與剝離層208提早分離,藉此提升採用本發明實施例之電路板結構200所製造的電路板的製造良率。
接著說明利用第2D圖的電路板結構200來製得第2G圖的電路板200B。請參考第2E圖,在絕緣層222中形成導孔224,並且在絕緣層222的頂面上形成導電線路層226,導電線路層226透過導孔224與增層線路層220電性連接。接著,在絕緣層222上形成覆蓋導電線路層226的防焊層228。
繼續參考第2E圖,在形成防焊層228之後的電 路板結構200’上定義出切割道L,切割道L大致上與鄰接溝槽214的第二金屬箔210和剝離層208的側壁對齊。沿著切割道L可將電路板結構200’劃分為產品區230以及周圍區232。周圍區232的第二寬度D2大致上與溝槽214的寬度相同。值得注意的是,因為溝槽214形成於金屬箔結構204邊緣,所以第2E圖之周圍區232的第二寬度D2小於第1F圖之周圍區132的第一寬度D1。因此,相較於第1F圖的產品區130,第2E圖的產品區230具有更大的面積可用以形成更多的導電線路,進而降低製造電路板的生產成本。
請參考第2F圖,透過沿著切割道L切割防焊層228、絕緣層222和核心基板201,對電路板結構200’實施切割製程以移除電路板結構200’的周圍區232。在電路板結構200’的切割製程之後,暴露出第二金屬箔210和剝離層208的側壁。
接著,對電路板結構200’實施拆板製程,將剝離層208、第一金屬箔206和支撐層202與第二金屬箔210分離,以形成兩個電路板結構200A和200A’。
請參考第2G圖,對電路板結構200A及/或電路板結構200A’實施蝕刻製程,自絕緣層222的底面移除第二金屬箔210,使得絕緣層222的底面暴露出來。接著,在絕緣層222的底面上形成另一防焊層234,以製得電路板200B。在一些實施例中,在實施拆板製程之前,可不形成防焊層228於絕緣層222上,而在實施拆板製程之後,可在同一製程中同時形成防焊層228和防焊層234分別於絕緣層222 的頂面上和底面上,以製得電路板200B。
綜上所述,本發明的一些實施例係利用在金屬箔結構中形成延伸到至少第一金屬箔中的溝槽,使得後續填入溝槽中的膜層,例如第1A至1E圖的絕緣層122和第2D圖的增層線路層120的第二部分220B,可以包覆並且保護金屬箔結構之金屬箔結構被溝槽暴露出的側壁,以避免在後續製造電路板的各種製程步驟的過程中,因外力碰撞引起第一金屬箔和第二金屬箔與剝離層提早剝離。因此,藉由本發明實施例的電路板結構及其製造方法,其具有在金屬箔結構中形成延伸到至少第一金屬箔中的溝槽,可提升利用此電路板結構所形成之電路板的製造良率。
前述概述了一些實施例的部件,使得本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應可理解,他們可以輕易使用本發明實施例作為基礎,設計或修改其他的製程或是結構,以達到與在此介紹的實施例相同的目的及/或優點。本發明所屬技術領域中具有通常知識者也應理解,此類等效的結構並不悖離本發明的精神與範疇,並且不悖離本發明的精神與範疇的情況下,在此可以做各種的改變、取代和替換。因此,本發明之保護範圍當視後附之申請專利範圍所界定為準。

Claims (18)

  1. 一種電路板結構,包括:一核心基板,該核心基板包括一支撐層以及設置於該支撐層之一第一表面上的一金屬箔結構,該金屬箔結構包含一第一金屬箔、一第二金屬箔以及一剝離層夾設於該第一金屬箔與該第二金屬箔之間;一溝槽,自該第二金屬箔的頂面朝向該第一金屬箔延伸到至少該第一金屬箔中,所述溝槽並無貫穿該支撐層;一增層線路層,設置於該核心基板之上;以及一絕緣層,覆蓋該增層線路層。
  2. 如申請專利範圍第1項所述之電路板結構,其中該絕緣層填入該溝槽中。
  3. 如申請專利範圍第1項所述之電路板結構,其中該溝槽延伸到暴露出該支撐層之該第一表面,且該溝槽將該金屬箔結構分隔為一內部和圍繞該內部的一外部。
  4. 如申請專利範圍第3項所述之電路板結構,其中該外部不包含該剝離層和該第二金屬箔。
  5. 如申請專利範圍第3項所述之電路板結構,更包括一金屬晶種層,該金屬晶種層設置於該內部的該第二金屬箔的頂面上、該外部的該第一金屬箔的頂面上和該溝槽的側壁和底面上。
  6. 如申請專利範圍第5項所述之電路板結構,其中該增層線路層設置於該金屬晶種層上,且該增層線路層包含位於該內部上方的一第一部分和位於該外部上方的一第二部分。
  7. 如申請專利範圍第1項所述之電路板結構,其中該第一金屬箔的厚度大於該第二金屬箔的厚度。
  8. 如申請專利範圍第1項所述之電路板結構,其中該溝槽沿著該金屬箔結構的邊緣設置,且該溝槽圍繞該剝離層和該第二金屬箔。
  9. 如申請專利範圍第1項所述之電路板結構,其中該增層線路層包含位於該第二金屬箔上的一第一部分和填入該溝槽內的一第二部分。
  10. 一種電路板結構的製造方法,包括:提供一核心基板,該核心基板包括一支撐層和形成於該支撐層之一第一表面上的一金屬箔結構,該金屬箔結構包含一第一金屬箔、一第二金屬箔以及一剝離層夾設於該第一金屬箔與該第二金屬箔之間;在該金屬箔結構中形成一溝槽以暴露出該支撐層之該第一表面,其中該溝槽將該金屬箔結構分隔為一內部以及圍繞該內部的一外部;在該核心基板上形成一金屬晶種層;在該金屬晶種層上形成一增層線路層;以及形成一絕緣層覆蓋該增層線路層,其中該絕緣層填入該溝槽中。
  11. 如申請專利範圍第10項所述之電路板結構的製造方法,更包括在形成該溝槽之後,且在形成該金屬晶種層之前,移除該外部的該第二金屬箔和該剝離層。
  12. 如申請專利範圍第10項所述之電路板結構的製造方法,其中該金屬晶種層形成於該內部的該第二金屬箔的頂面上、該外部的該第一金屬箔的頂面上和該溝槽的側壁和底面上。
  13. 如申請專利範圍第10項所述之電路板結構的製造方法,其中該增層線路層包含形成於該內部上方的一第一部分和形成於該外部上方的一第二部分,且該第一部分和該第二部分係藉由一化學電鍍製程同時形成。
  14. 如申請專利範圍第10項所述之電路板結構的製造方法,更包括:在該絕緣層之頂面上形成一導電線路層和覆蓋該導電線路層的一防焊層;切割該防焊層、該絕緣層和該核心基板以暴露出該內部的側壁;在該切割之後,自該絕緣層的底面移除該核心基板和該金屬晶種層;以及在該絕緣層的底面上形成另一防焊層。
  15. 一種電路板結構的製造方法,包括:提供一核心基板,該核心基板包括一支撐層和形成於該支撐層之一第一表面上的一金屬箔結構,該金屬箔結構包含一第一金屬箔、一第二金屬箔以及一剝離層夾設於該第一金屬箔與該第二金屬箔之間;沿著該金屬箔結構的邊緣在該金屬箔結構中形成一溝槽,其中該溝槽自該第二金屬箔的頂面延伸至該第一金屬箔中;在該核心基板上形成一增層線路層;以及形成一絕緣層覆蓋該增層線路層。
  16. 如申請專利範圍第15項所述之電路板結構的製造方法,其中該溝槽圍繞該剝離層和該第二金屬箔。
  17. 如申請專利範圍第15項所述之電路板結構的製造方法,其中該增層線路層包含形成於該第二金屬箔上的一第一部分和填入該溝槽內的一第二部分,且該第一部分和該第二部分係藉由一化學電鍍製程同時形成。
  18. 如申請專利範圍第15項所述之電路板結構的製造方法,更包括:在該絕緣層之頂面上形成一導電線路層和覆蓋該導電線路層的一防焊層;沿著該溝槽的側壁之延伸方向切割該防焊層、該絕緣層和該核心基板,以暴露出該第二金屬箔和該剝離層的側壁;在該切割之後,自該絕緣層的底面移除該核心基板;以及在該絕緣層的底面上形成另一防焊層。
TW107101056A 2018-01-11 2018-01-11 電路板結構及其製造方法 TWI646872B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107101056A TWI646872B (zh) 2018-01-11 2018-01-11 電路板結構及其製造方法
CN201810996506.0A CN110035599B (zh) 2018-01-11 2018-08-29 电路板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107101056A TWI646872B (zh) 2018-01-11 2018-01-11 電路板結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI646872B true TWI646872B (zh) 2019-01-01
TW201931958A TW201931958A (zh) 2019-08-01

Family

ID=65803699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101056A TWI646872B (zh) 2018-01-11 2018-01-11 電路板結構及其製造方法

Country Status (2)

Country Link
CN (1) CN110035599B (zh)
TW (1) TWI646872B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140182126A1 (en) * 2012-12-28 2014-07-03 Kyocera Slc Technologies Corporation Method for manufacturing wiring board
US20140367155A1 (en) * 2013-06-17 2014-12-18 Microcosm Technology Co., Ltd. Component-embedded printed circuit board and method of forming the same
US20150262927A1 (en) * 2014-02-13 2015-09-17 ADL Engineering Inc. Electronic package, package carrier, and methods of manufacturing electronic package and package carrier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193502B (zh) * 2006-11-22 2012-07-04 欣兴电子股份有限公司 电路板结构的制作方法
CN102378502B (zh) * 2010-08-13 2013-11-27 欣兴电子股份有限公司 线路板及其制造方法
TWI455268B (zh) * 2011-03-22 2014-10-01 Nan Ya Printed Circuit Board 封裝載板及其製造方法
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140182126A1 (en) * 2012-12-28 2014-07-03 Kyocera Slc Technologies Corporation Method for manufacturing wiring board
US20140367155A1 (en) * 2013-06-17 2014-12-18 Microcosm Technology Co., Ltd. Component-embedded printed circuit board and method of forming the same
US20150262927A1 (en) * 2014-02-13 2015-09-17 ADL Engineering Inc. Electronic package, package carrier, and methods of manufacturing electronic package and package carrier

Also Published As

Publication number Publication date
CN110035599B (zh) 2020-06-16
TW201931958A (zh) 2019-08-01
CN110035599A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
US9603263B2 (en) Manufacturing method of circuit substrate
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US7774932B2 (en) Circuit board process
US9844131B2 (en) Rigid-flex circuit board and manufacturing method thereof
CN107393899B (zh) 芯片封装基板
CN109788666B (zh) 线路基板及其制作方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
CN109788664B (zh) 一种线路基板及其制作方法
US8186043B2 (en) Method of manufacturing a circuit board
TWI586237B (zh) 線路板及其製作方法
TWI646872B (zh) 電路板結構及其製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
US20110036620A1 (en) Printed circuit board and method for fabricating the same
US11665834B2 (en) Electronic assembly having circuit carrier and manufacturing method thereof
US9578742B1 (en) Circuit board structure and method for manufacturing the same
TWI605741B (zh) 線路板及其製作方法
TW202234962A (zh) 具導通孔之電路板線路結構製作方法及所製成的具導通孔之電路板線路結構
TW202027568A (zh) 基板結構及其製作方法
US9497865B2 (en) Printed circuit board and fabrication method thereof
JP2018182252A (ja) プリント配線板の製造方法
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
JP4359990B2 (ja) フィルムキャリアの製造方法