背景技术
随着电子产业的蓬勃发展,电子产品亦逐渐迈入多功能、高性能的研发趋势。为满足半导体封装件高集成度(Integration)及微型化(Miniaturization)的封装需求,以供更多主被动组件及线路载接,半导体封装基板亦逐渐由双层电路板演变成多层电路板(Multi-layer board),从而在有限的空间下运用层间连接技术(Interlayer connection)以扩大半导体封装基板上可供利用的线路布局面积,由此配合高线路密度的集成电路(Integrated circuit)需要,降低封装基板的厚度,以在相同基板单位面积下容纳更多数量的线路及电子组件。
为适应微处理器、芯片组、绘图芯片与特殊应用集成电路(ASIC)等高效能芯片的运算需要,布有导线的半导体封装基板亦需提高其传递芯片信号、改善频宽、控制阻抗等功能,来成就高I/O封装件的发展。然而,为符合半导体封装件轻薄短小、多功能、高速度、高线路密度及高频化的开发方向,封装基板已朝向细线路及小孔径发展。现有半导体封装基板制造方法从传统100微米的线路尺寸,已缩减至现在的30微米以下,其中,包括导线宽度(Line width)、线路间距(Space)及深宽比(Aspect ratio)等持续朝向更小的线路精度进行研发。
为提高半导体封装基板的布线精密度,本技术领域发展出一种增层技术(Build-up),亦即在一核心电路板(Core circuit board)表面利用电路增层技术交互堆栈多层介电层及线路层,并于该介电层中开设导电盲孔(Conductive via)以供上、下层线路之间电性连接,而该电路增层制造方法是影响半导体封装基板线路密度的关键,依照现行技术,技术人员多以半加成法(Semi-additive process,SAP)与线路电镀法(Pattern plating method)来制作线路增层。
该线路电镀法是于一树脂压合铜箔(Resin coated copper,RCC)的核心板上形成贯穿的开孔,从而以连通该核心电路板两面的铜箔。而后,于该核心板表面的铜箔及贯穿的开孔内以无电解电镀形成一导电层,并在导电层上形成一图案化的阻层,接着进行电镀以于该导电层上形成图案化线路层。之后,剥离该阻层及进行蚀刻,以移除覆盖在阻层下的导电层,即可在核心板表面形成线路。
而该半加成法是于一表面具有线路层的电路板表面形成一介电层,再于该介电层上形成开孔,以显露部分线路层。接着,于该介电层上以无电解电镀铜方式形成一导电层,使该导电层与部分线路层电性连接,接着于该导电层上形成一图案化阻层,然后进行电镀制造,以于该导电层表面形成图案化线路层。之后,剥离该阻层并进行蚀刻,以移除覆盖于阻层下的导电层;如此,运用此等步骤重复形成介电层及线路层,即制成一具有多层线路层的电路板。
但是,按前述半加成法或线路电镀法制作的多层半导体封装基板,进行细线路制作时,由于细线路的导线间距较窄,致使所形成的线路与介电层之间的附着力不佳,进而影响产品可靠度及质量,若增强线路与介电层之间的附着力,势必增大线路导线的宽度,有碍于细线路制造方法能力的提高。
此外,前述半加成法或线路电镀法制作的多层半导体封装基板过程中,采用于介电层上形成一导电层,且于该导电层上形成一阻层,并于该阻层以曝光显影或激光钻孔以形成开孔,之后可于该阻层开孔中直接电镀形成一图案化线路层。但是上述阻层,由于曝光显影或激光开孔精度,以及导电层的附着力等制造方法能力限制,例如所用紫外光的波长的限制,曝光时因绕射而使边缘部分的光阻图形变模糊,故线宽不易定义,而无法达到较细的线宽,同时使得导线的厚度不易控制。
发明内容
鉴于上述现有技术的缺陷,本发明的主要目的在于提供一种电路板结构及其制作方法,以增强线路与介电层之间的附着力。
本发明的另一目的在于提供一种电路板结构及其制作方法,以形成细线路的电路板。
本发明的再一目的在于提供一种电路板结构及其制作方法,以有效控制线路的形状,同时可提高电路板的电气特性。
为实现上述目的,本发明即公开公开一种电路板结构的制作方法,包括:提供一基板,且该基板表面形成有至少一第一线路层;于该形成有第一线路层的基板表面形成一介电层,且于该介电层中形成多个第一及第二型开孔,其中该介电层的第二型开孔对应该基板的第一线路层的电性连接垫,用以外露该电性连接垫;于该介电层上形成一金属层,且令该金属层填充于该介电层的第一及第二型开孔中;以及移除该介电层表面的金属层,而留下填充于该介电层第一及第二型开孔中的金属层,以形成一嵌入该介电层的第二线路层,且该第二线路层得以通过形成于该介电层中的导电结构电性连接至该基板的第一线路层。
上述该电路板结构的制作方法中还包括:于该介电层及该金属层之间形成一导电层。
此外,本发明的另一制法中,亦可依据实际电性设计需要,重复实施上述步骤以于上述的介电层及第二线路层上形成介电层及第二线路层,以构成多层线路的电路板。
再者上述该介电层的第一及第二型开孔的制法是于该介电层外露的表面形成一阻层,于该阻层形成有多个开孔,且部分开孔对应该第一线路层的电性连接垫;移除该阻层及该阻层的开孔中的部分介电层,以于该介电层表面形成多个第一型开孔;以及于该介电层中对应该电性连接垫位置的第一型开孔中还形成第二型开孔,以外露出该第一线路层电性连接垫;从而以在介电层中形成第一及第二型开孔。
本发明公开一种电路板结构,包括:一核心板,于其表面具有至少一第一线路层;一介电层,其形成于该具有第一线路层的核心板表面,且于该介电层中形成多个第一及第二型开孔,其中该第二型开孔形成于部分第一型开孔中,且该第二型开孔外露出该第一线路层的电性连接垫;一第二线路层,其形成于该介电层中的第一型开孔中;以及导电结构,其形成于该介电层的第二型开孔中,并电性连接至该第 一线路层。
因此,本发明的电路板结构及其制作方法,得以提高介电层与线路层之间的附着力、进而提高产品的可靠度及质量。
此外,本发明的电路板结构及其制作方法中,细线路制造方法不受限于阻层的分辨率及阻层与介电层的附着力,而可达成细线路的目的,以符合现今电子产品微型化,高性能的发展需求。同时可有效控制线路导线的厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其它优点及技术效果。
如图1A至图1H所示,为详细说明本发明的电路板结构的制作方法第一实施例的剖面示意图。须注意的是,所述图均为简化的示意图,仅以示意方式说明本发明的电路板的制造方法。但是所述图仅显示与本发明有关的组件,其所显示的组件非为实际实施时的形式,其实际实施时的组件数目、形状及尺寸比例为一种选择性的设计,且其组件布局形式可能更复杂。
请参阅图1A及图1A’,首先,提供至少一核心板10、10’,该核心板10、10’可为一完成有第一线路层的单层或多层的电路板,例如该电路板是以陶瓷板10a为核心,于该陶瓷板10a表面形成第一线路层103a,并形成有贯穿的电镀导通孔102a(PTH)以电性连接陶瓷板10a上下两面的第一线路层103a,从而以构成多层电路板,如图1A所示;或例如该电路板是以金属板10b为核心,于其上下表面形成有介电层101,并形成有至少一贯穿金属板10b及介电层101的开孔102,于该开孔102中先形成有绝缘层102b,再于该绝缘层102b表面形成电镀导通孔102a(PTH)及在该介电层101表面形成有第一线路层103a,从而以形成多层电路板,如图1A’所示;其中该介电层101可为环氧树脂(Epoxy resin)、聚乙酰胺(Polyimide)、氰酯(Cyanate Ester)、玻璃纤维、双顺丁烯二酸酰亚胺/三氮阱(Bismaleimide Triazine,BT)或混合环氧树脂与玻璃纤维的FR5材质所制成。以下的实施例是以陶瓷板10a为核心并完成有第一线路层103a的电路板为例。
如图1B所示,于该核心板10上表面及下表面分别形成一介电层11。上述该介电层11利用印刷、旋涂或压合(lamination)其中之一的方式而形成于该核心板10上表面及下表面,该介电层11可为 ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenyleneether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、芳香尼龙(Aramide)等感光或非感光有机树脂,或亦可混合环氧树脂与玻璃纤维等材质构成。
如图1C所示,于该介电层11上形成一图案化阻层12,从而使该阻层12覆盖其下部分的介电层11。该阻层12可为一例如干膜或液态光阻等光阻层(Photoresist),其利用印刷、旋涂或贴合等方式形成于该介电层11表面,再通过曝光、显影等方式加以图案化,以使该阻层12中形成多个开孔120及121,其中该开孔120开设位置对应该第一线路层103a中作为电性连接垫1030的位置。
请参阅图1D,利用如电浆蚀刻、反应式离子蚀刻(RIE)等的干蚀刻(dry etching)制造方法以移除该阻层12,及移除相对应该阻层12的开孔120及121中的介电层11,以于该介电层11表面形成多个第一型开孔110,且该第一型开孔110并不显露第一线路层103a中作为电性连接垫1030的位置,而为一半凹孔的结构,其中该第一型开孔110主要于介电层11中制作图案化凹槽以供后续形成第二线路层。
上述移除该阻层12及部分的介电层11的方法为现有,故在此不再赘述。
请参阅图1E,利用例如激光(laser)钻孔于该介电层11中对应该电性连接垫1030的第一型开孔110的位置处又形成开孔,以于该第一型开孔110中形成开孔而为一全凹孔的第二型开孔112结构,以露出该第一线路层103a的电性连接垫1030,其中该第二型开孔112主要于该介电层11中制作例如线路层中的导电盲孔。
请参阅图1F,于该介电层11、第一、第二型开孔110,112表面形成一导电层13(seed layer),并于该导电层13上电镀形成一金属层14,且使该金属层14填充于该介电层11的第一、第二型开孔110,112中。上述该导电层13主要作为后续电镀金属材料所需的电流传导路径,其可由金属、合金或沉积多层金属层构成,如选自铜、锡、镍、铬、钛、铜-铬合金或锡-铅合金等组成的群组中的其中之一,或可使用例如聚苯胺或有机硫聚合物等导电高分子材料以作为该导电层13。上述 该导电层13利用物理气相沉积(PVD)、化学气相沉积(CVD)、无电电镀或化学沉积等方式形成,例如溅镀(Sputtering)、蒸镀(Evaporation)、电弧蒸气沉积(Arc vapor deposition)、离子束溅镀(Ion beamsputtering)、激光熔散沉积(Laser ablation deposition)、电浆促进的化学气相沉积或无电电镀等。上述该电镀形成的金属层14的材料可为诸如铅、锡、银、铜、金、铋、锑、锌、镍、锆、镁、铟、碲、铝以及镓等金属及其合金的其中一者。
请参阅图1G,利用抛光(polishing)、刷磨(buffing)或蚀刻(etching)等方式移除该介电层11表面的金属层14及被该金属层14覆盖的导电层13,而留下填充于该介电层11的第一、第二型开孔110,112中的金属层14,以于该介电层11的第一型开孔110中形成第二线路层14a,并于该第二型开孔112中形成电性连接至该第一线路层103a的导电结构14b。
请参阅图1H,之后还可于该形成有第二线路层14a的介电层11表面进行线路增层制造以形成一多层线路的电路板。又于该线路增层制造的介电层11及该第二线路层14a上形成一绝缘保护层15,且该绝缘保护层15形成有开孔150以露出该第二线路层14a中作为电性连接垫141的位置,至此完成一电路板。之后还可于该电路板外露的电性连接垫141上形成导电组件供接置半导体芯片或印刷电路板(图中未表示)等,以完成该电路板向外的电性连接。上述该绝缘保护层15可为一防焊层。
又依上述的制法,本发明还提供一电路板结构,主要包括:一表面具有至少一第一线路层103a的核心板10、10’;一形成于该具有第一线路层103a的核心板10、10’表面的介电层11,且于该介电层11中形成多数第一型开孔110及第二型开孔112,其中该第二型开孔112形成于部分第一型开孔110中,且该第二型开孔112外露出该第一线路层103a的电性连接垫1030;一形成于该介电层11的第一型开孔110中的第二线路层14a;以及形成于该介电层11的第二型开孔112中的导电结构14b,并电性连接至该第一线路层103a,其中该第二线路层14a及导电结构14b是由铅、锡、银、铜、金、铋、锑、锌、镍、锆、镁、铟、碲、铝以及镓等金属或其合金制成。
上述的核心板10、10’可为一完成有第一线路层的单层或多层的电路板,如图1A所示以陶瓷板10a为核心的电路板,于该陶瓷板10a表面形成第一线路层103a,并形成有贯穿的电镀导通孔102a(PTH)以电性连接陶瓷板10a上下两面的第一线路层103a,从而以构成多层电路板;或如图1A’所示以金属板10b为核心的电路板,于其上下表面形成有介电层101,并形成有至少一贯穿金属板10b及介电层101的开孔102,于该开孔102中先形成有绝缘层102b,再于该绝缘层102b表面形成电镀导通孔102a(PTH)及在该介电层101表面形成有第一线路层103a,从而以形成多层电路板。
上述的电路板结构,还于该介电层11与该第二线路层14a之间,以及该介电层11与该导电结构14b之间具有一导电层13;并于该介电层11及该第二线路层14a上重复形成介电层及第二线路层,从而以形成一多层线路的电路板;另于该介电层11及该第二线路层14a上还形成有一如防焊层的绝缘保护层15,且该绝缘保护层15中形成有开孔150以露出该第二线路层14b中的电性连接垫141。
如图2A至图2G所示,为详细说明本发明的电路板结构的制作方法第二实施例的剖面示意图。
请参阅图2A,首先提供一上、下表面形成有第一线路层103a的核心板10,且该核心板10中形成有多数电镀导通孔102a,从而用以电性连接该核心板10中的上、下第一线路层103a。接着于该核心板10的上、下表面分别形成一介电层11。
请参阅图2B,于该介电层11上形成一图案化的阻层12,该阻层12中形成有多个开孔120及121,其中该开孔120对应该第一线路层103a的电性连接垫1030的位置。
请参阅图2C,利用例如激光钻孔以露出该阻层12的开孔120中的介电层11表面形成第一型开孔110,且该第一型开孔110并未显露出该第一线路层103a的电性连接垫1030,而为一半凹孔的结构。
请参阅图2D,接着利用例如干蚀刻方式的电浆蚀刻或反应式离子蚀刻移除该阻层12,以在该介电层11的第一型开孔110中形成第二型开孔112而形成一全凹孔结构,从而以显露该第一线路层103a中的电性连接垫1030,并于该介电层11中选择性蚀刻形成第一型开孔110, 该第一型开孔110主要于介电层11中制作图案化凹槽以供后续形成第二线路层,而该第二型开孔112作为如线路层中的导电盲孔。
请参阅图2E,于该介电层11及第一、第二型开孔110,112表面形成一导电层13,并于该导电层13上电镀形成一金属层14,且使该金属层14填充于该介电层11的第一、第二型开孔110,112中。上述该导电层13是由金属、合金或导电高分子材料制成。
请参阅图2F,还可利用刷磨或蚀刻等方式移除该介电层11表面的金属层14及被该金属层14覆盖的导电层13,而留下填充于该介电层11的第一、第二型开孔110,112中的金属层14,以形成一嵌入该介电层11的第二线路层14a,且该第二线路层14a得以通过形成于该介电层11中的导电结构14b而电性连接至该第一线路层103a。
请参阅图2G,之后还可于该形成有第二线路层14a的介电层11表面进行线路增层制造以形成一多层线路的电路板。而该线路增层制造方法为于介电层11及该第二线路层14a上形成一绝缘保护层15,且该绝缘保护层15形成有多个开孔150以露出该第二线路层14a中作为电性连接垫141的位置,至此完成一电路板。之后还可于该电路板外露的电性连接垫141上形成导电组件供接置半导体芯片或印刷电路板(图未示)等,以完成该电路板对外的电性连接。
如图3A至图3H所示,显示本发明的电路板结构的制作方法第三实施例的剖面示意图。
请参阅图3A,首先提供一上表面及下表面形成有第一线路层103a的核心板10,且该核心板10中形成有多个电镀导通孔102a,从而用以电性连接核心板10中的第一线路层103a。接着于该核心板10的上、下表面分别形成一介电层11。
请参阅图3B,于该介电层11上形成一图案化阻层12,该阻层12中形成有多个开孔120及121,且其中开孔120对应该第一线路层103a的电性连接垫1030的位置。
请参阅图3C,利用例如激光钻孔的方式,于该阻层12的开孔120中的介电层11的表面形成全凹孔的第二型开孔112,使该第二型开孔112外露出该第一线路层103a的电性连接垫1030,该第二型开孔112主要是于介电层11中制作如线路层中的导电盲孔。
请参阅图3D,利用例如干式蚀刻方式(如电浆蚀刻、反应式离子蚀刻)移除该阻层12及相对应该阻层12的开孔120及121中部分介电层11,以于该介电层11部分表面形成第一型开孔110,该第一型开孔110主要于介电层11中制作图案化凹槽以供后续形成第二线路层。
请参阅图3E,于该介电层11及其第一、第二型开孔110,112处表面形成一作为后续电镀的电流传导路径的导电层13,并于该导电层13上电镀形成一金属层14,且使该金属层14填充于该介电层11的第一、第二型开孔110,112中。
请参阅图3F,还可利用刷磨或蚀刻等方式移除该介电层11表面的金属层14及被该金属层14覆盖的导电层13,而留下填充于该介电层11的第一、第二型开孔110,112中的金属层,以于该介电层11中形成一嵌入的第二线路层14a,且该第二线路层14a得以通过形成于该介电层11中的导电结构14b电性连接至该第一线路层103a。
请参阅图3G,之后还可于该形成有第二线路层14a的介电层11表面进行线路增层制造方法以形成一多层线路的电路板。而该线路增层制造方法为于介电层11及该第一线路层103a上形成一绝缘保护层15,且该绝缘保护层15形成有多个开孔150以露出该第二线路层14a中作为电性连接垫141的位置,至此完成一电路板。之后还可于该电路板外露的电性连接垫141上形成导电组件供接置半导体芯片或印刷电路板(图未示)等,以完成该电路板对外的电性连接。
请参阅图4A至图4C,此外,本发明的其它实施例中,上述该介电层11的第一、第二型开孔110,112的形成方法为:首先利用例如激光钻孔方式于该介电层11中对应该第一线路层103a的电性连接垫1030位置形成全凹孔的第二型开孔112,以外露出该第一线路层103a的电性连接垫1030(如图4A所示);接着于该介电层上形成一图案化阻层12,且该阻层12中形成多数开孔120及121,其中部分开孔120对应该第二型开孔112(如图4B所示);之后利用例如干蚀刻的方式移除该阻层12,并于相对应该阻层12的开孔121中的介电层11表面形成第一型开孔110,且相对于第二型开孔112的其余开孔120中的介电层11表面亦形成第一型开孔110,该第一型开孔110主要于介电层11中制作图案化凹槽以供后续形成第二线路层,而该第二型开孔112主要 于介电层11中制作如线路层中的导电盲孔。
此外,本发明中,亦可依据实际电性设计需要,重复实施以上步骤而于上述的介电层11及第二线路层14a上重复形成介电层及图案化线路层,从而制得一具多层线路的电路板。
本发明的第二至第四实施例所形成的电路板结构如第一实施例所述的电路板结构,故此电路板结构不再加以赘述。
因此,本发明的电路板结构制作方法,主要包括:提供一基板,且该基板表面形成有至少一第一线路层,且于该形成有第一线路层的基板上形成一介电层,其中该介电层中形成有第一及第二型开孔,且该介电层的第二型开孔用以露出该第一线路层的电性连接垫;接着于该介电层上形成一金属层,且使该金属层填充于该介电层的第一及第二型开孔中,之后还可移除该介电层表面的金属层,而留下填充于该介电层的第一及第二型开孔中的金属层,以形成一嵌入该介电层的第二线路层,且该第二线路层得以通过形成于该介电层中的导电结构而电性连接至该基板的第一线路层,从而可提高介电层与线路层之间的附着力、进而提高产品的可靠度及质量。
此外,本发明的电路板结构及其制作方法,采用于介电层上形成阻层,并通过钻孔制造方法及蚀刻制造方法,以于该介电层上形成第一及第二型开孔,同时移除该阻层,接着于该介电层上形成一金属层,且使该金属层填充于该介电层的第一及第二型开孔中,之后还可移除该介电层表面的金属层,而留下填充于该介电层的第一及第二型开孔中的金属层,以形成嵌入该介电层的线路层及导电结构。
本发明的电路板结构,主要包括:一核心板,于其表面具有至少一第一线路层;一介电层,其形成于该具有第一线路层的核心板表面,且于该介电层中形成多数第一及第二型开孔,其中该第二型开孔形成于部分第一型开孔中,且该第二型开孔外露出该第一线路层的电性连接垫;一第二线路层,其形成于该介电层中的第一型开孔中;以及导电结构,其形成于该介电层的第二型开孔中,并电性连接至该第一线路层。
因此,本发明的电路板结构及其制作方法中,细线路制造方法不受限于阻层的分辨率及阻层与介电层的附着力,而可达成细线路的目 的,以符合现今电子产品微型化,高性能的发展需求。同时可有效控制线路导线的厚度。
上述实施例仅为例示性说明本发明的原理及其技术效果,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如前述的权利要求书所列。