CN1980540A - 电路板结构及其制法 - Google Patents
电路板结构及其制法 Download PDFInfo
- Publication number
- CN1980540A CN1980540A CN 200510125653 CN200510125653A CN1980540A CN 1980540 A CN1980540 A CN 1980540A CN 200510125653 CN200510125653 CN 200510125653 CN 200510125653 A CN200510125653 A CN 200510125653A CN 1980540 A CN1980540 A CN 1980540A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- dielectric layer
- line
- board structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电路板结构及其制法,该制法包括:在一第一及第二承载板上形成第一及第二介电层,将该第一及第二承载板上形成第一及第二线路层的一侧间隔一第三介电层而进行压合,将该第一线路层埋设在该第一介电层及第三介电层之间,将第二线路层埋设在该第二介电层及第三介电层间,以及在该第一介电层的外表面形成一第三线路层,在该第二介电层的外表面形成一第四线路层;本发明的电路板结构包括:芯层板、第三线路层、第四线路层;本发明的电路板结构及其制法提升电路板线路布线密度,缩短信号传递路径,提升电路板电性质量,简化工序,缩短工序时间及工序成本,缩小电路板厚度,符合微型化的发展趋势。
Description
技术领域
本发明是关于一种电路板结构及其制法,特别是关于一种具有多层线路的电路板结构及其制法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐朝轻、薄、短、小、高集成度、多功能、高性能等方向发展,电子元件的集成度也愈来愈来高。为满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装要求,提供多个主被动元件及线路连接的电路板(Circuit board)也逐渐由双层板结构演变为多层板(Multi-layer board)结构,在有限的空间下,借由层间连接技术(Interlayer connection)扩大电路板上可利用的电路面积而配合高电子密度的集体电路(Integratedcircuit)需求,在相同单位面积下容纳更多量的线路及元件。
因应微处理器、芯片组、绘图芯片等高效能芯片的运算需要,布有导线的电路板也需要提升其传递芯片信号、改善频宽、控制阻抗等功能,成就高I/O封装件的发展。然而,为符合半导体封装件轻薄短小、多功能、高速度及高频化的开发方向,电路板已向细线路及小孔径发展。现有电路板工序从传统100微米的线路尺寸,缩减到30微米,并持续向更小的线路精度进行研发。
为提高电路板的布线精密度,业界发展出一种增层技术(Build-up),也就是在一核心电路板(Core circuit board)表面利用线路增层技术交互堆栈多层介电层及线路层,并在该介电层中开设导电盲孔(Conductivevia)供上下层线路之间电性连接,其中,线路增层工序是影响电路板线路密度的关键。
请参阅图1A至图1G,它是现有增层电路板的制法。首先,如图1A所示,提供一在介电层的两侧形成有铜箔的两层核心板100,并在其中钻设多个贯穿孔102。如图1B所示,经过镀铜及图案化工序在该核心板100的表面上形成内层线路层103及在该贯穿孔102的孔壁上沉积金属层。接着,如图1C所示,还填充一导电或不导电填充材11(如绝缘性油墨或含铜导电膏等)填满该贯穿孔102残留空隙,形成一电镀导通孔(PTH)102a电性导通该核心板100上下表面的内层线路层103。如图1D所示,再以刷磨工序去除多余填充材11,维持核心电路板线路表面的平整度,到此完成一核心电路板10。之后,如图1E所示,还可在该核心电路板10上下表面的内层线路层103上形成一介电层12,利用激光钻孔(Laser drilling)技术在该介电层12上形成多个开孔120,连通该核心电路板10的内层线路层103。接着,如图1F所示,在该介电层12及开孔120表面以无电解镀铜方式形成一导电层13,在该导电层13上施加一图案化阻层14后进行电镀,在该导电层13表面形成线路层15。之后,如图1G所示,剥离该阻层14并进行蚀刻,移除先前覆盖在阻层14下的导电层13。这样,运用该流程重复形成介电层及增层线路层,即制成一具有多层线路层的电路板。
核心电路板在工序中多了塞孔及刷磨工序,会提高电路板制造成本。尤其是核心电路板表面形成多个电镀导通孔(PTH),往往导致该核心电路板上、下表面形成的增层线路层制作其图案化线路层时,必须从电镀导通孔延伸出连接垫(Pad)空间,形成导电盲孔(Conductive via),不仅浪费电路板布线面积,不利于微型化封装趋势,更会因为线路布局时要躲避电镀导通孔位置降低电路板表面布线密度。另外,一般电镀导通孔(PTH)的孔径约在100μm以上,相对地,导电盲孔的孔径约在50μm左右,可以电镀线路方式形成,因此,比较而言该电镀导通孔的制作不利于细线路结构的形成。
其次,按上述工序制作的具有多层线路层的电路板,若芯片信号要由电路板最上层传送到最下层时,该信号必须从最上层增层电路,经上部增层线路层及各上部线路层间的导电盲孔到核心电路板,再穿过该核心电路板内部的电镀导通孔(PTH)、下部增层线路层间的导电盲孔及下部增层线路层,才抵达电路板最下层。信号传递路径过长,容易造成电感增强导致交叉干扰(Cross-talk)或噪声(Noise)产生降低产品的电气特性。
再者,上述工序中该具有多层线路层的电路板需先制备一核心电路板,接着再在该核心电路板上堆栈介电层及线路层才能完成,使得工序步骤复杂,工序时间增加,同时工序成本也会相应的增加。
因此,如何提出一种电路板结构及其制法,避免现有技术中布线密度低、信号传递路径过长、电路板厚度增加、工序复杂、制成时间及工序成本增加等缺失,实已成为目前业界亟待克服的难题。
发明内容
为克服上述现有技术的缺点,本发明的主要目的在于提供一种电路板结构及其制法,提升电路板线路布线密度。
本发明的又一目的在于提供一种电路板结构及其制法,缩短信号传递路径,提升电路板电性质量。
本发明的再一目的在于提供一电路板结构及其制法,简化工序,缩短工序时间及工序成本。
本发明的另一目的在于提供一种电路板结构及其制法,缩小电路板厚度,符合微型化的发展趋势。
为达上述及其它目的,本发明提供的电路板结构的制法包括:在一第一及第二承载板上形成第一及第二介电层,并在该第一及第二介电层上形成第一及第二线路层;将该第一及第二承载板上形成第一及第二线路层的一侧间隔一第三介电层而进行压合,将该第一线路层埋设在该第一介电层及第三介电层之间,将第二线路层埋设在该第二介电层及第三介电层间,并移除该第一及第二承载板,形成一埋设该第一、第二线路层的芯层板;以及在该第一介电层的外表面形成一第三线路层,在该第二介电层的外表面形成一第四线路层,并在上述介电层间形成多个导电盲孔,使该第一、第二、第三与第四线路层间借由该多个导电盲孔相互电性连接。
经由上述工序,本发明的电路板结构包括:芯层板,它具有第一、第二及第三介电层与第一、第二线路层,该第一线路层埋设在该第一介电层及第三介电层之间,该第二线路层设在该第二介电层及第三介电层间;第三线路层,形成在该芯层板的第一介电层外表面上,该第三线路层借由穿过该第一介电层与穿过第一及第三介电层的多个导电盲孔电性连接到该第一及第二线路层;以及第四线路层,形成在该芯层板的第二介电层外表面上,该第四线路层借由穿过该第二介电层与穿过第二及第三介电层的多个导电盲孔电性连接到该第二及第一线路层。
本发明的电路板结构及其制法预先制备一埋设有第一及第二线路层的芯层板,之后在该芯层板的上下表面形成第三及第四线路层,令该第一、第二、第三及第四线路层通过形成在该芯层板中的多个导电盲孔相互电性连接,快速形成具有多层线路的电路板结构,缩短工序时间及降低工序成本,避免现有技术中需要进行钻孔、电镀、塞孔以及多次叠层工序引起的工序步骤复杂、工序时间及成本增加等缺失。
本发明的电路板结构不需采用电镀导通孔(PTH)提供层间线路作电性连接,仅借由形成在芯层板中的导电盲孔实现电路板层间线路的电性连接,增加了电路板表面布线密度,避免现有技术中为躲避电镀导通孔位置降低电路板表面布线密度。
本发明的电路板结构及其制法将形成第一介电层及第一线路层的第一承载板与形成有第二介电层及第二线路层的第二承载板压合,将该第一线路层埋设在该第一介电层及第三介电层之间,将该第二线路层埋设在该第二介电层及第三介电层间,之后移除该第一及第二承载板,形成一埋设该第一、第二线路层的芯层板,之后在该芯层板的第一及第二介电层外表面形成第三及第四线路层,并在上述介电层间形成有多个导电盲孔,使该第一、第二、第三与第四线路层间借由该多个导电盲孔相互电性连接,可缩短信号传递的路径,降低电感应用在高频电子装置。
本发明将第一及第二线路层埋设在芯层板中,之后在该芯层板的第一及第二介电层外表面直接形成第三及第四线路层,没有核心电路板的设置,可降低电路板厚度,符合微型化的发展趋势。
附图说明
图1A至1G是现有电路板结构的制法流程图;
图2A至2H是本发明的电路板结构制法的剖面示意图;以及
图3是本发明的电路板结构的剖面示意图。
具体实施方式
实施例
请参阅图2A至2H,它是本发明的电路板结构制法的剖面示意图。
请参阅图2A,首先提供第一承载板201及第二承载板202,在该第一承载板201上形成一第一介电层203,并在该第一介电层203上形成一第一线路层205;在该第二承载板202上形成一第二介电层204,并在该第二介电层204上形成一第二线路层206。上述该第一、第二介电层203、204可例如是环氧树脂(Epoxy resin)、聚酰亚胺(Polyimide)、氰脂(Cyanate ester)、玻璃纤维(Glass fiber)、双顺丁烯二酸酰亚胺/三氮阱(BT,Bismaleimide triazine)或混合玻璃纤维与环氧树脂等材质构成。该第一介电层203与该第二介电层204由相同材质制成,可视实施设计需要,该第一介电层203与该第二介电层204也可由不同材质制成。该承载板可以是一般具有足够硬度的金属板或非金属板等。该第一及第二线路层的制作方式繁多,是现有技术而非本案的主要技术内容所在,故在此不再赘述。
请参阅图2B,提供一第三介电层207,并将该第一承载板201上形成该第一线路层205的一侧间隔该第三介电层207与该第二承载板202上形成该第二线路层206一侧进行压合,将该第一线路层205埋设在该第一介电层203及第三介电层207之间,将第二线路层206埋设在该第二介电层204及第三介电层207之间。
请参阅图2C,移除该第一承载板201及第二承载板202,形成一埋设该第一线路层205及第二线路层206的芯层板21。
请参阅图2D,利用例如激光钻孔(Laser Drilling)或机械钻孔等方式,在该第一介电层203中形成多个第一盲孔208外露出部分第一线路层205,并在该第一介电层203及第三介电层207中形成多个第二盲孔209外露出部分的第二线路层206;在该第二介电层204中形成多个第三盲孔210露出部分的第二线路层206,并在该第二介电层204及第三介电层207中形成多个第四盲孔211露出部分的第一线路层205,上述各盲孔208、209、210、211外露出部分线路层是提供作为与间隔线路层电性导通的连接垫。
请参阅图2E,在该第一介电层203的外表面、第一盲孔208表面以及第二盲孔209表面形成一第一导电层212,且在该第二介电层204的外表面、第三盲孔210表面以及第四盲孔211表面形成一第二导电层214。上述该第一及第二导电层212、214主要作为后续电镀金属材料所需的电流传导路径,它可由金属、合金或沉积数层金属层构成,也可使用填充有导电物质的高分子材料等。此外该第一及第二导电层212、214可以化学沉积(chemical deposition)如无电电镀(electrolessplating)、物理气相沉积(physical vapor deposition)如溅镀(sputtering)、或化学气相沉积(chemical vapor deposition)等方式分别形成。
请继续参阅图2E,在该第一导电层212上形成一第一阻层213,并令该第一阻层213露出部分第一导电层212,在该第二导电层214上形成一第二阻层215,并令该第二阻层215露出部分的第二导电层214。上述该第一阻层213及第二阻层215可以是一例如干膜或液态光阻等光阻层(Photoresist),它是利用印刷、旋涂或贴合的方式分别形成在该第一导电层212及第二导电层214的表面,借由曝光、显影而图案化,使该第一及第二阻层213、215仅覆盖住该部分的第一及第二导电层212、214,形成多个电镀开孔213a、215a,该开孔213a、215a至少形成在相对应该第一及第二盲孔208、209、第三及第四盲孔210、211的位置。
请参阅图2F,进行电镀(Electroplating)工序,在该第一阻层开孔213a中电镀形成第三线路层216,并对应该第一、第二盲孔中形成第一及第二导电盲孔208a、209a,使该第三线路层216得以通过该第一导电盲孔208a及第二导电盲孔209a电性连接到该第一线路层205及该第二线路层206;以及在该第二阻层开孔215a中电镀形成第四线路层217,并对应该第三及第四盲孔中形成第三及第四导电盲孔210a、211a,使该第四线路层217得以通过该第三导电盲孔210a及第四导电盲孔211a电性连接到该第二线路层206及该第一线路层205。本发明采用导电盲孔实现这些线路层之间的电性连接,可提升布线密度。因此,在本发明中电路板表面的第三及第四线路层,可通过形成在该芯层板中的导电盲孔与该第一或第二线路层而相互电性连接,缩短信号传递的路径,降低传递路径电感,降低交叉干扰或噪声,可应用在高频电子装置,提升电路板信号传输质量,没有核心电路板的设置,可降低电路板厚度,符合微型化的发展趋势。
请参阅图2G,移除该第一阻层213及为该第一阻层213覆盖的第一导电层212、该第二阻层215及被该第二阻层215覆盖的第二导电层214。其中,移除该第一阻层213、第二阻层215及该第一及第二阻层213、215覆盖的第一及第二导电层212、214的技术是现有技术,故在此不再赘述。
请参阅图2H,还可在该第三线路层216及第四线路层217上形成一防焊层218,且该防焊层218具有多个开口218a露出该第三线路层216及第四线路层217中作为电性连接垫部分。
另请参阅图3,为配合电路板的电性功能设计需求,本发明的电路板结构的制法中,还可进行线路增层工序,在该第三线路层216、第四线路层217上至少形成一线路增层结构300,其中该线路增层工序在第三及第四线路层上形成介电层、开设盲孔、形成线路层及导电盲孔,因此,该线路增层结构300包括介电层301与叠置在该介电层301上的线路层302,该线路层302通过形成在该介电层301中的导电盲孔303电性连接到该第三线路层216及第四线路层217。之后可在该线路增层结构外表面上形成一防焊层304,该防焊层304具有多个开口304a露出该线路增层结构中作为电性连接垫部分。
通过本发明上述工序得到的电路板结构包括:芯层板21,该芯层板具有第一介电层203、第二介电层204、第三介电层207、第一线路层205及第二线路层206,该第一线路层205埋设在该第一介电层203及第三介电层207之间,该第二线路层206埋设在该第二介电层204及第三介电层207之间;第三线路层216,形成在该芯层板21的第一介电层203外表面,该第三线路层216借由穿过该第一介电层203的第一导电盲孔208a、穿过该第一及第三介电层203、207的第二导电盲孔209a分别电性连接到该第一线路层205及第二线路层206;以及第四线路层217,形成在该芯层板21的第二介电层204外表面,该第四线路层217借由穿过该第二介电层204的第三导电盲孔210a、穿过该第二及第三介电层204、207的第四导电盲孔211a分别电性连接到该第二线路层206及第一线路层205。其中,该电路板结构还包括形成在该第三线路层216及第四线路层217上的防焊层218。
本发明的电路板结构还包括至少一形成在该第三及第四线路层上的线路增层结构300。
本发明的电路板结构及其制法是预先制备一埋设有第一及第二线路层的芯层板,之后在该芯层板的上下表面形成第三及第四线路层,该第一、第二、第三及第四线路层可以通过形成在该芯层板中的导电盲孔相互电性连接。
本发明的电路板结构及其制法将形成第一介电层及第一线路层的第一承载板与形成第二介电层及第二线路层的第二承载板压合,将该第一线路层埋设在该第一、第三介电层中,将该第二线路层埋设在该第三及第二介电层之间,再移除该第一及第二承载板,形成一埋设该第一、第二线路层的芯层板,之后在该芯层板的第一及第二介电层外表面直接形成第三及第四线路层,并在上述介电层间形成多个导电盲孔,使该第一、第二、第三与第四线路层间借由该多个导电盲孔相互电性连接,快速形成多层电路板结构,缩短工序时间及降低工序成本,避免现有技术中需要进行钻孔、电镀、塞孔以及多次叠层工序引起的工序步骤复杂、工序时间及成本增加等缺失。缩短信号传递的路径,降低信号传递路径电感,可应用在高频电子装置。
本发明的电路板结构不需采用电镀导通孔(PTH)提供层间线路作电性连接,借由形成在芯层板中的导电盲孔实现电路板层间线路的电性连接,增加了电路板表面布线密度,避免现有技术中为躲避电镀导通孔位置降低电路板表面布线密度。
本发明将第一及第二线路层埋设在芯层板中,之后在该芯层板的第一及第二介电层外表面直接形成第三及第四线路层,没有核心电路板的设置,可降低电路板厚度,符合微型化的发展趋势。
本发明的电路板结构外表面的线路层上还可进行线路增层工序,形成需要电性设计的具有多层线路的电路板。
Claims (18)
1.一种电路板结构的制法,其特征在于,该电路板结构的制法包括:在一第一及第二承载板上形成第一及第二介电层,并在该第一及第二介电层上形成第一及第二线路层;
将该第一及第二承载板上形成第一及第二线路层的一侧间隔一第三介电层而进行压合,将该第一线路层埋设在该第一介电层及第三介电层之间,将第二线路层埋设在该第二介电层及第三介电层间,并移除该第一及第二承载板,形成一埋设该第一、第二线路层的芯层板;以及
在该第一介电层的外表面形成一第三线路层,在该第二介电层的外表面形成一第四线路层,并在上述介电层间形成多个导电盲孔,使该第一、第二、第三与第四线路层间借由该多个导电盲孔相互电性连接。
2.如权利要求1所述的电路板结构的制法,其特征在于,该第三线路层的工序包括:
在该第一介电层中形成第一盲孔外露出部分第一线路层,并在该第一、第三介电层中形成第二盲孔外露出部分第二线路层;
在该第一介电层外表面及该第一、第二盲孔表面形成一导电层;
在该导电层上形成一阻层,并令该阻层形成有开口,外露出覆盖在它下面的部分导电层;以及
进行电镀工序,在该阻层开口中电镀形成第三线路层,并在该第一、第二盲孔中形成第一、第二导电盲孔,该第三线路层得以通过该第一导电盲孔及第二导电盲孔电性连接到该第一线路层及第二线路层。
3.如权利要求2所述的电路板结构的制法,其特征在于,该电路板结构的制法还包括移除该阻层及其覆盖的导电层。
4.如权利要求2所述的电路板结构的制法,其特征在于,该导电层是金属或导电高分子材料。
5.如权利要求2所述的电路板结构的制法,其特征在于,该阻层是利用印刷、旋涂或贴合方式形成在该导电层表面,借由曝光、显影图案化。
6.如权利要求1所述的电路板结构的制法,其特征在于,该电路板结构的制法还包括在该第三、第四线路层上形成一防焊层,该防焊层具有多个开口露出该第三、第四线路层中作为电性连接垫部分。
7.如权利要求1所述的电路板结构的制法,其特征在于,该电路板结构的制法还包括进行线路增层工序,在该第三及第四线路层上形成线路增层结构工序。
8.如权利要求7所述的电路板结构的制法,其特征在于,该电路板结构的制法还包括在该线路增层结构外表面形成防焊层,该防焊层具有多个开口露出该线路增层结构中作为电性连接垫部分。
9.如权利要求7所述的电路板结构的制法,其特征在于,该线路增层结构包括介电层及叠置在该介电层上的线路层,该线路层得以通过形成在该介电层中的导电盲孔电性连接到该第三、第四线路层。
10.如权利要求1所述的电路板结构的制法,其特征在于,该第四线路层的工序包括:
在该第二介电层中形成第三盲孔外露出部分第二线路层,并在该第二、第三介电层中形成第四盲孔外露出部分的第一线路层;
在该第二介电层外表面及该第三、第四盲孔表面形成一导电层;
在该导电层上形成一阻层,并令该阻层形成开口外露出部分导电层;以及
进行电镀工序,在该阻层开口中电镀形成第四线路层,并在该第三、第四盲孔中形成第三、第四导电盲孔,令该第四线路层得以通过该第三及第四导电盲孔电性连接到该第二及第一线路层。
11.如权利要求10所述的电路板结构的制法,其特征在于,该电路板结构的制法还包括移除该阻层及其覆盖的导电层。
12.如权利要求10所述的电路板结构的制法,其特征在于,该导电层是金属或导电高分子材料。
13.如权利要求10所述的电路板结构的制法,其特征在于,该阻层是利用印刷、旋涂或贴合的方式形成在该导电层表面,借由曝光、显影图案化。
14.一种电路板结构,其特征在于,该电路板结构包括:
芯层板,它具有第一、第二及第三介电层与第一、第二线路层,该第一线路层埋设在该第一介电层及第三介电层之间,该第二线路层设在该第二介电层及第三介电层间;
第三线路层,形成在该芯层板的第一介电层外表面上,该第三线路层借由穿过该第一介电层与穿过第一及第三介电层的多个导电盲孔电性连接到该第一及第二线路层;以及
第四线路层,形成在该芯层板的第二介电层外表面上,该第四线路层借由穿过该第二介电层与穿过第二及第三介电层的多个导电盲孔电性连接到该第二及第一线路层。
15.如权利要求14所述的电路板结构,其特征在于,该第三及第四线路层上覆盖一防焊层,该防焊层形成开口露出该第三及第四线路层中作为电性连接垫部分。
16.如权利要求14所述的电路板结构,其特征在于,该电路板结构还包括至少一形成在该第三及第四线路层上的线路增层结构。
17.如权利要求16所述的电路板结构,其特征在于,该电路板结构还包括形成在该线路增层结构外表面的防焊层,该防焊层具有多个开口露出该线路增层结构中作为电性连接垫部分。
18.如权利要求16所述的电路板结构,其特征在于,该线路增层结构包括介电层及迭置在该介电层上的线路层,该线路层得以通过形成在该介电层中的多个导电盲孔电性连接到该第三、第四线路层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510125653 CN1980540A (zh) | 2005-11-30 | 2005-11-30 | 电路板结构及其制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510125653 CN1980540A (zh) | 2005-11-30 | 2005-11-30 | 电路板结构及其制法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1980540A true CN1980540A (zh) | 2007-06-13 |
Family
ID=38131476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510125653 Pending CN1980540A (zh) | 2005-11-30 | 2005-11-30 | 电路板结构及其制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1980540A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006721A (zh) * | 2010-11-19 | 2011-04-06 | 中兴通讯股份有限公司 | 印刷电路板基板及其制作方法 |
CN101515574B (zh) * | 2008-02-18 | 2011-06-22 | 旭德科技股份有限公司 | 芯片封装载板、芯片封装体及其制造方法 |
CN101415299B (zh) * | 2007-10-16 | 2012-05-30 | 三星Techwin株式会社 | 制造多层电路板的方法 |
CN102026499B (zh) * | 2009-09-14 | 2012-10-17 | 日月光半导体制造股份有限公司 | 基板结构的制造方法 |
CN104768325A (zh) * | 2014-01-08 | 2015-07-08 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
CN104768319A (zh) * | 2014-01-08 | 2015-07-08 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
CN109219263A (zh) * | 2018-09-29 | 2019-01-15 | 江苏芯力特电子科技有限公司 | 一种抗氧化pcb印刷电路板的制作工艺 |
-
2005
- 2005-11-30 CN CN 200510125653 patent/CN1980540A/zh active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101415299B (zh) * | 2007-10-16 | 2012-05-30 | 三星Techwin株式会社 | 制造多层电路板的方法 |
CN101515574B (zh) * | 2008-02-18 | 2011-06-22 | 旭德科技股份有限公司 | 芯片封装载板、芯片封装体及其制造方法 |
CN102026499B (zh) * | 2009-09-14 | 2012-10-17 | 日月光半导体制造股份有限公司 | 基板结构的制造方法 |
CN102006721A (zh) * | 2010-11-19 | 2011-04-06 | 中兴通讯股份有限公司 | 印刷电路板基板及其制作方法 |
WO2012065376A1 (zh) * | 2010-11-19 | 2012-05-24 | 中兴通讯股份有限公司 | 印刷电路板基板及其制作方法 |
CN102006721B (zh) * | 2010-11-19 | 2015-10-21 | 中兴通讯股份有限公司 | 印刷电路板基板及其制作方法 |
CN104768325A (zh) * | 2014-01-08 | 2015-07-08 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
CN104768319A (zh) * | 2014-01-08 | 2015-07-08 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
CN104768319B (zh) * | 2014-01-08 | 2018-03-23 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
CN104768325B (zh) * | 2014-01-08 | 2018-03-23 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
CN109219263A (zh) * | 2018-09-29 | 2019-01-15 | 江苏芯力特电子科技有限公司 | 一种抗氧化pcb印刷电路板的制作工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
CN101193502B (zh) | 电路板结构的制作方法 | |
JP4792749B2 (ja) | 電子部品内蔵プリント配線板の製造方法 | |
US20060284640A1 (en) | Structure of circuit board and method for fabricating the same | |
US8624127B2 (en) | Wiring board and method for manufacturing the same | |
US20050251997A1 (en) | Method for forming printed circuit board | |
CN1980540A (zh) | 电路板结构及其制法 | |
KR20030057284A (ko) | 비아 홀을 갖는 다층 프린트 배선판, 다층 프린트배선판에 탑재된 회로 부품을 구비하는 회로 모듈 및 다층프린트 배선판의 제조 방법 | |
CN101192542A (zh) | 电路板结构及其制造方法 | |
US20070125570A1 (en) | Via Structure of a Printed Circuit Board | |
US20140060896A1 (en) | Printed circuit board | |
US8522429B2 (en) | Method of manufacturing wiring board | |
KR20190046511A (ko) | 다층 인쇄회로기판 | |
US20150195905A1 (en) | Package board, method of manufacturing the same, and semiconductor package using the same | |
KR102254874B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
US20090071704A1 (en) | Circuit board and method for fabricating the same | |
US7869222B2 (en) | Embedded electronic component structure and fabrication method thereof | |
US10667391B2 (en) | Printed wiring board | |
TWI578873B (zh) | 高密度增層多層板之製造方法 | |
US20170196084A1 (en) | Printed wiring board | |
US20160353572A1 (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
EP2173147A1 (en) | Wiring board and its manufacturing method | |
CN107454761B (zh) | 高密度增层多层板的制造方法 | |
KR20150003505A (ko) | 인쇄회로기판 및 이의 제조방법 | |
CN103681359A (zh) | 层叠封装结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |