TWI455268B - 封裝載板及其製造方法 - Google Patents

封裝載板及其製造方法 Download PDF

Info

Publication number
TWI455268B
TWI455268B TW100109666A TW100109666A TWI455268B TW I455268 B TWI455268 B TW I455268B TW 100109666 A TW100109666 A TW 100109666A TW 100109666 A TW100109666 A TW 100109666A TW I455268 B TWI455268 B TW I455268B
Authority
TW
Taiwan
Prior art keywords
line build
layer
build
line
package carrier
Prior art date
Application number
TW100109666A
Other languages
English (en)
Other versions
TW201240045A (en
Inventor
Wei Ta Fu
Hsien Chieh Lin
Original Assignee
Nan Ya Printed Circuit Board
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nan Ya Printed Circuit Board filed Critical Nan Ya Printed Circuit Board
Priority to TW100109666A priority Critical patent/TWI455268B/zh
Priority to CN201110107077.5A priority patent/CN102693955B/zh
Publication of TW201240045A publication Critical patent/TW201240045A/zh
Application granted granted Critical
Publication of TWI455268B publication Critical patent/TWI455268B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝載板及其製造方法
本發明係有關於一種封裝載板及其製造方法，特別係有關於一種具有非對稱增層結構之封裝載板及其製造方法。
在積體電路(IC)封裝技術中，覆晶(flip chip,FC)載板具有提供電子產品晶片與印刷電路板(PCB)間之電性連接、實體支撐和散熱等功能。習知覆晶載板製程係將基板經機械鑽孔、灌孔、影像轉移及絕緣增層製程，重複雙面增層步驟數次後以抗銲綠漆塗佈，再經由錫膏印刷、迴焊及切割製程，最終形成具有對稱增層結構之習知覆晶(flip chip,FC)載板。
由於電子產品的球栅陣列間距(BGA pitch)要求日漸精密，所以覆晶載板的佈線設計也朝向細線寬和細間距(fine pitch)發展。然而，現今的印刷電路板(PCB)的表面黏著技術(SMT)製程能力卻無法匹配覆晶載板之佈線設計要求。故現發展轉接載板(interposer)，藉由重新佈線設計將覆晶載板之較精密間距透過轉接載板(interposer)轉換成標準印刷電路板(PCB)球距，以利後續表面黏著製程。但是，轉接載板(interposer)的使用會產生製程成本上升、封裝良率下降、封裝成品厚度增加等問題。
在此技術領域中，有需要一種封裝載板，以改善上述缺點。
有鑑於此，本發明一實施例係提供一種封裝載板，包括一核心板，其具有一第一表面和相對上述第一表面的一第二表面。一第一線路增層結構，設置於上述第一表面上，其中上述第一線路增層結構包括一絕緣層和一第一圖案化線路層。一第二線路增層結構，設於上述第二表面上，上述第二線路增層結構包括一絕緣層和一第二圖案化線路層。複數個第三線路增層結構，設置於上述第一線路增層結構上，其中每一個第三線路增層結構包括一絕緣層和一第三圖案化線路層，其中每一個上述些第三線路增層結構的上述第三圖案化線路層的最小間距小於上述第二圖案化線路層的最小間距，且其中上述第一線路增層結構、上述第二線路增層結構和每一個上述些第三線路增層結構的上述絕緣層為相同材質。
本發明另一實施例係提供一種封裝載板的製造方法，包括提供一核心板，其具有一第一表面和相對上述第一表面的一第二表面。分別於上述第一表面和上述第二表面上形成一第一線路增層結構和一第二線路增層結構，其中上述第二線路增層結構係包括一絕緣層和全面性覆蓋上述絕緣層的一第二線路層。僅於上述第一線路增層結構上形成複數個第三線路增層結構。圖案化上述第二線路增層結構的上述第二線路層。
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或厚度可擴大，並以簡化或方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
第1~5圖為本發明一實施例之封裝載板500之製程剖面圖。本發明實施例之封裝載板為具有非對稱增層結構之封裝載板，其中封裝載板係整合積體電路載板和轉接板，以使同一封裝載板不同側分別符合積體電路晶片細間距(fine pitch)和印刷電路板的球距(ball pitch)需求，使其可與積體電路晶片和印刷電路板直接接合，可節省製程成本，並減少封裝植球的良率損失，且可降低封裝後成品厚度。此外，上述封裝載板符合印刷電路板球距之一側的線路層在進行符合積體電路晶片細間距之一側的單面增層製程時為全面性覆蓋核心板而並未被圖案化，以避免進行單面增層製程時因應力不均造成板面彎曲的問題。
請參考第1圖，提供一核心板200，其具有一第一表面212和相對的一第二表面214。接著，可利用機械鑽孔或雷射鑽孔等物理製程，分別從核心板200的第一表面212或第二表面214移除部分核心板200材料，以於核心板200中形成貫穿核心板200的導通孔230。
接著，可利用塗佈(coating)、化學氣相沈積(CVD)、例如濺鍍(sputtering)之物理氣相沈積(PVD)等方式，順應性於核心板200上形成一晶種層(seed layer)(圖未顯示)，並覆蓋第一表面212、第二表面214以及導通孔230的內側壁。在本發明一實施例中，晶種層為一薄層，其材質可包括鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、矽或其組合或上述之合金。上述晶種層便於藉以利用電鍍方式形成的金屬層在其上成核與成長。然後，可利用電鍍方式，順應性於晶種層上形成一電鍍金屬層，並覆蓋第一表面212、第二表面214以及導通孔230的內側壁。在本發明一實施例中，第一電鍍金屬層的材質可相同於上述晶種層。之後，形成填滿導通孔230之灌孔樹脂203。
接著，可利用影像轉移製程，即經由覆蓋光阻、顯影(developing)、蝕刻(etching)和去膜(striping)的步驟，移除部分第一電鍍金屬層及部分晶種層，以於核心板200的第一表面212和第二表面214上形成圖案化電鍍金屬層220a和220b，又可視為內層線路層220a和220b。
接著，進行增層製程，分別於核心板200的第一表面212和第二表面214上形成一第一線路增層結構240a和一第二線路增層結構240b。在本發明一實施例中，核心板200的第一表面212和第二表面214上係對稱地設置相同數量的線路增層結構。第一線路增層結構240a可包括覆蓋內層線路層220a的一絕緣層242a，形成於絕緣層242a上的圖案化線路層244a和穿過於絕緣層242a且用以電性連接不同層之圖案化線路層244a和內層線路層220a的導電盲孔246a。而第二線路增層結構240b也可包括覆蓋內層線路層220b的一絕緣層242b和穿過於絕緣層242b且用以電性連接不同層之圖案化線路層244b和內層線路層220b的導電盲孔246b。值得注意的是，於此步驟中，形成於絕緣層242b上的線路層244b係全面性覆蓋絕緣層242b而並未被圖案化。
在本發明一實施例中，第一線路增層結構240a和一第二線路增層結構240b的形成方式可包括利用壓合製程，分別於核心板200的第一表面212和第二表面214上貼附具有相同材質的絕緣層242a和絕緣層242b。之後，可利用雷射鑽孔(laser drilling)製程，分別於絕緣層242a和絕緣層242b中形成複數個盲孔，以預留後續形成導電盲孔246a和246b的位置。接著，利用影像轉移製程，即經由覆蓋光阻、曝光和顯影(developing)的步驟，於絕緣層242a的表面上形成圖案化光阻層(圖未顯示)，但在此步驟中在絕緣層242b的表面上並沒有形成圖案化光阻層，再利用電鍍(晶種層之形成為電鍍之習知技術，故圖未顯示)、化學沉積或無電解電鍍等方式，分別於未被圖案化光阻層覆蓋的絕緣層242a和絕緣層242b上同時形成導電盲孔246a和246b、圖案化線路層244a和全面性覆蓋絕緣層242b表面的線路層244b。在本發明一實施例中，導電盲孔246a和246b、圖案化線路層244a和線路層244b的材質可包括鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、矽或其組合或上述之合金。
在本發明一實施例中，絕緣層242a和絕緣層242b為相同的材質，例如為環氧樹脂(epoxy resin)、雙馬來亞醯胺-三氮雜苯樹脂(bismaleimide triacine,BT)、聚亞醯胺(polyimide)、ABF膜(ajinomoto build-up film)、聚苯醚(poly phenylene oxide,PPE)或聚四氟乙烯(polytetrafluorethylene,PTFE)。
然後，請參考第2圖，進行單面增層製程，僅於第一線路增層結構240a結構上形成複數個第三線路增層結構，例如第三線路增層結構250、260和270，並使位於最外層(距核心板200的距離最遠)的第三線路增層結構270的圖案化線路層的最小間距P1等於一積體電路晶片的銲墊最小間距。在本發明一實施例中，第三線路增層結構的設置數量並無限制，且依據客戶設計而定。在本發明一實施例中，第三線路增層結構250、260和270的形成方式係類似於第一線路增層結構240a和第二線路增層結構240b的形成方式，而在進行形成第三線路增層結構250、260和270的單面增層製程時，可使用例如聚合乾膜光阻的遮罩層282全面性覆蓋第二線路增層結構240b的線路層244b。舉例來說，第三線路增層結構250的形成方式可包括利用壓合製程，於核心板200的第一線路增層結構240a上貼附絕緣層252。之後，可利用雷射鑽孔(laser drilling)製程，分別於絕緣層252中形成複數個盲孔，以預留後續形成導電盲孔256的位置。接著，利用影像轉移製程，即經由覆蓋光阻、曝光和顯影(developing)的步驟，於絕緣層252的表面上形成圖案化光阻層(圖未顯示)，再利用電鍍(晶種層之形成為電鍍之習知技術，故圖未顯示)、化學沉積或無電解電鍍等方式，於未被圖案化光阻層覆蓋的絕緣層252上形成導電盲孔256和圖案化線路層254。之後，再重覆上述製程，於第三線路增層結構250上依序形成第三線路增層結構260和270，其中第三線路增層結構260包括覆蓋第三線路增層結構250的一絕緣層262和穿過於絕緣層262且用以電性連接不同層之圖案化線路層264和圖案化線路層254的導電盲孔266，而其中第三線路增層結構270包括覆蓋第三線路增層結構260的一絕緣層272和穿過於絕緣層272且用以電性連接不同層之圖案化線路層274和圖案化線路層264的導電盲孔276。在本發明一實施例中，線路層244b的厚度T2可等於圖案化線路層254、264和274的厚度T1。或者，在本發明另一實施例中，線路層244b的厚度T2可大於圖案化線路層254、264和274的厚度T1，以使第二線路增層結構240b具有更高的機械強度。值得注意的是，由於線路層244b係全面性覆蓋絕緣層242b而並未被圖案化，所以不論線路層244b的厚度T2等於或大於圖案化線路層254、264和274的厚度T1，皆可避免後續在進行單面增層製程形成第三線路增層結構250、260和270時，因應力不均造成板面彎曲的問題。在本發明一實施例中，第三線路增層結構250、260和270的導電盲孔256、266和276、圖案化線路層254、264和274的材質可包括鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、矽或其組合或上述之合金，而第三線路增層結構250、260和270的絕緣層252、262和272可與絕緣層242a和絕緣層242b具有相同的材質。
值得注意的是，可設計使由內至外的第三線路增層結構250、260和270中的圖案化線路層的最小間距和最小線寬逐漸縮小，以使位於最外層(距核心板200的第一表面212的距離最遠)的第三線路增層結構270的圖案化線路層274的最小間距P1等於一積體電路晶片的銲墊最小間距。另外，值得注意的是，在本發明一實施例中，由於第一線路增層結構240a和第三線路增層結構250~270的導電盲孔和線路層並非藉由導通孔230做為電鍍導通路徑而形成，所以第一線路增層結構240a和第三線路增層結構250~270中至少有一個導電盲孔，例如位於中間位置的導電盲孔246a、256、266和276，不會與導通孔230電性連接。
之後，請參考第3圖，在形成符合積體電路晶片細間距之一側的單面增層製程(包括第一線路增層結構240a和第三線路增層結構250、260和270)之後，再形成符合印刷電路板球距之第二圖案化線路層244c。如第3圖所示，於第三線路增層結構250、260和270上，全面性形成例如聚合乾膜光阻或光阻劑的遮罩層280。接著，進行曝光和顯影(developing)步驟，圖案化如第2圖所示的遮罩層282，以形成覆蓋部分如第2圖所示之線路層244b的遮罩圖案282a。然後，進行一蝕刻製程，移除未被遮罩圖案282a覆蓋的線路層244b。最後，可進行去膜(striping)步驟，去除遮罩層280和遮罩圖案282a，以形成第4圖所示之圖案化線路層244c。值得注意的是，核心板200的第二表面214上方的圖案化線路層244c的最小間距P2係符合印刷電路板球距，且小於第三線路增層結構270的圖案化線路層274的最小間距P1。另外，值得注意的是，在本發明一實施例中，由於第二線路增層結構240b的導電盲孔和線路層並非藉由導通孔230做為電鍍導通路徑而形成，所以第二線路增層結構240b中至少有一個導電盲孔，例如位於中間位置的導電盲孔246b，不會與導通孔230電性連接。
然後，請參考第5圖，可利用塗佈、印刷、貼覆、壓合等方式，分別於第三線路增層結構270和第二線路增層結構240b上形成抗焊絕緣層284a和284b，且可利用雷射鑽孔(laser drilling)、電漿蝕刻或影像轉移等開環製程，分別於抗焊絕緣層284a和284b中選擇性形成複數個開口286a和286b，並暴露出部分圖案化線路層274和244c。在本發明一實施例中，抗焊絕緣層284a和284b可包括例如綠漆之防焊材料，或可為包括聚亞醯胺(polyimide)、ABF膜(ajinomoto build-up film)或聚丙烯(polypropylene,PP)之絕緣材料，其可保護其下的導電盲孔246b、276和圖案化線路層244c、274不被氧化或彼此短路。另外，穿過抗焊絕緣層284a和284b的開口286a和286b可提供後續預銲金屬凸塊的形成位置。接著，可利用化學沉積及電化學方式，分別於從開口286a和286b底面暴露出來的圖案化線路層274和244c上形成金屬保護層288a和288b。在本發明一實施例中，金屬保護層288a和288b的材質可包括鎳、金、錫、鉛、鋁、銀、鉻、鎢、鈀或其組合或上述之合金，其可增加後續形成之預銲金屬凸塊與圖案化線路層274和244c的結合力。然後，可選擇性利用化學沉積、鋼板印刷、微植球製程或電鍍金屬等方式，於符合積體電路晶片細間距之一側的金屬保護層288a上形成預銲金屬凸塊290，以提供積體電路晶片接合之用。在本發明一實施例中，預銲金屬凸塊290的材質可包括鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、矽或其組合或上述之合金。經過上述製程之後，係形成本發明一實施例之封裝載板500。
第6圖為本發明一實施例之封裝載板500與積體電路晶片300結合構成之封裝結構的示意圖。如第6圖所示，可利用打線、導線架貼合或覆晶焊接等方式，將一積體電路晶片300接合至封裝載板500之符合積體電路晶片細間距之一側的預銲金屬凸塊290。在本發明一實施例中，積體電路晶片300和抗焊絕緣層284a之間可設置有一底膠292。接著，可選擇性於封裝載板500之符合印刷電路板球距之一側的抗焊絕緣層284b上架設具有開環之印刷模版，其中上述開環的位置大致對準開口286b的位置。之後，將錫膏刮入或擠入印刷模版之開環中，使位於印刷模版開環內的金屬保護層288b表面和開口286b均被錫膏覆蓋。再利用迴銲方式，使金屬保護層288b表面上和開口286b中的錫膏熔融為一球體，以於開口286b中形成例如錫球(solder ball)或銲墊(solder paste)的預銲金屬凸塊302。在本發明一實施例中，預銲金屬凸塊302和預銲金屬凸塊290可具有相同的材質。經過上述製程之後，係形成本發明一實施例之封裝載板500與積體電路晶片300結合構成之封裝結構。最後可再將上述封裝結構經由電性測試確保良品，以提供作為直接與印刷電路板結合之封裝結構。
本發明實施例係提供一種封裝載板及其製造方法。本發明實施例的封裝載板為具有不對稱增層結構的封裝載板，其利用單面增層技術，將習知技術的積體電路晶片載板線路佈線於轉接載板(interposer)上，以達到封裝載板的一側適合結合積體電路晶片細間距(fine pitch)需求，而封裝載板的另一側提供適合結合印刷電路板(PCB)的球距(ball pitch)需求。由於本發明實施例的封裝載板係將積體電路晶片(IC)載板及轉接載板(interposer)設計成一整合型載板，所以可節省封裝植球及良率損失成本。另外，本發明實施例的封裝載板，其表面可設計具有預銲金屬凸塊或打線金手指。因此，其與積體電路晶片封裝後，可利用表面黏著技術(SMT)直接接合於印刷電路板上，可節省疊成封裝(POP)製程及相關材料，並可減少封裝後成品厚度。再者，本發明實施例的封裝載板在進行單面增層製程之前，由於用於結合印刷電路板(PCB)的載板側的線路層係全面性形成而並未被圖案化，所以可避免在進行單面增層製程時，因應力不均造成板面彎曲的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
200．．．核心板
203．．．灌孔樹脂
212．．．第一表面
214．．．第二表面
220a、220b．．．內層線路層
230．．．導通孔
240a．．．第一線路增層結構
240b．．．第二線路增層結構
242a、242b、252、262、272．．．絕緣層
244a、244c、254、264、274．．．圖案化線路層
244b．．．線路層
246a、246b、256、266、276．．．導電盲孔
250、260、270．．．第三線路增層結構
284a、284b．．．抗焊絕緣層
286a、286b．．．開口
288a、288b．．．金屬保護層
290、302．．．預銲金屬凸塊
292．．．底膠
300．．．積體電路晶片
500．．．封裝載板
P1、P2．．．最小間距
T1、T2．．．厚度
第1~5圖為本發明一實施例之封裝載板之製程剖面圖。
第6圖為本發明一實施例之封裝載板與積體電路晶片結合構成之封裝結構示意圖。
200．．．核心板
203．．．灌孔樹脂
212．．．第一表面
214．．．第二表面
220a、220b．．．內層線路層
230．．．導通孔
240a．．．第一線路增層結構
240b．．．第二線路增層結構
242a、242b、252、262、272．．．絕緣層
244a、244c、254、264、274．．．圖案化線路層
246a、246b、256、266、276．．．導電盲孔
250、260、270．．．第三線路增層結構
284a、284b．．．抗焊絕緣層
286a、286b．．．開口
288a、288b．．．金屬保護層
290．．．預銲金屬凸塊
500．．．封裝載板

Claims (18)

  1. 一種封裝載板，包括：一核心板，其具有一第一表面和相對該第一表面的一第二表面；一第一線路增層結構，設置於該第一表面上，其中該第一線路增層結構包括一絕緣層和一第一圖案化線路層；一第二線路增層結構，設於該第二表面上，該第二線路增層結構包括一絕緣層和一第二圖案化線路層；以及複數個第三線路增層結構，僅設置於該第一線路增層結構上，其中每一個該些第三線路增層結構包括一絕緣層和一第三圖案化線路層，其中每一個該些第三線路增層結構的該第三圖案化線路層的最小間距小於該第二圖案化線路層的最小間距，且其中該第一線路增層結構、該第二線路增層結構和每一個該些第三線路增層結構的該絕緣層為相同材質。
  2. 如申請專利範圍第1項所述之封裝載板，其中該第一線路增層結構、該第二線路增層結構和每一個該些第三線路增層結構更包括一導電盲孔，穿過該第一線路增層結構、該第二線路增層結構和每一個該些第三線路增層結構的該絕緣層。
  3. 如申請專利範圍第1項所述之封裝載板，其中該第二圖案化線路層的厚度大於每一個該些第三線路增層結構的該第三圖案化線路層的厚度。
  4. 如申請專利範圍第2項所述之封裝載板，更包括一導通孔，穿過該核心板，且至少一個該第一線路增層結構、 該第二線路增層結構或該些第三線路增層結構的該些導電盲孔不與該導通孔電性連接。
  5. 如申請專利範圍第2項所述之封裝載板，更包括複數個預銲金屬凸塊，分別設置於最外層的該第三線路增層結構的該第三圖案化線路層和該第二線路增層結構的該第二圖案化線路層上。
  6. 如申請專利範圍第1項所述之封裝載板，其中位於最外層的該第三線路增層結構的該第三圖案化線路層的最小間距等於一積體電路晶片的銲墊最小間距。
  7. 如申請專利範圍第1項所述之封裝載板，其中位於該第二線路增層結構的該第二圖案化線路層的最小間距等於一印刷電路板的銲墊最小間距。
  8. 一種封裝載板的製造方法，包括下列步驟：提供一核心板，其具有一第一表面和相對該第一表面的一第二表面；分別於該第一表面和該第二表面上形成一第一線路增層結構和一第二線路增層結構，其中該第二線路增層結構係包括一絕緣層和全面性覆蓋該絕緣層的一第二線路層；僅於該第一線路增層結構上形成複數個第三線路增層結構；以及圖案化該第二線路增層結構的該第二線路層。
  9. 如申請專利範圍第8項所述之封裝載板的製造方法，其中形成該些第三線路增層結構之前更包括於該第二線路增層結構上全面性形成一第一遮罩層。
  10. 如申請專利範圍第9項所述之封裝載板的製造方 法，其中圖案化該第二線路增層結構的該第二線路層包括：於該些第三線路增層結構上全面性形成一第二遮罩層；圖案化該第一遮罩層，以形成覆蓋部分該第二線路層的一第一遮罩圖案；進行一蝕刻製程，移除未被該第一遮罩圖案覆蓋的該第二線路層，以形成一第二圖案化線路層；以及去除該第一遮罩圖案和該第二遮罩層。
  11. 如申請專利範圍第8項所述之封裝載板的製造方法，其中該第一線路增層結構包括覆蓋一絕緣層的一第一圖案化線路層和穿過一絕緣層的一導電盲孔，且其中每一個該些第三線路增層結構包括覆蓋一絕緣層的一第三圖案化線路層和穿過該絕緣層的一導電盲孔。
  12. 如申請專利範圍第11項所述之封裝載板的製造方法，更包括：分別於最外層的該第三線路增層結構上和該第二線路增層結構上形成具有複數個開口的一第一抗焊絕緣層和一第二抗焊絕緣層，以分別暴露出最外層的該第三線路增層結構的該第三圖案化線路層以及該第二線路增層結構的該第二圖案化線路層；於從該些開口暴露出最外層的該第三線路增層結構的該第三圖案化線路層以及該第二線路增層結構的該第二圖案化線路層上形成複數個金屬保護層；以及分別於該些金屬保護層上形成預銲金屬凸塊。
  13. 如申請專利範圍第11項所述之封裝載板的製造方 法，其中每一個該些第三線路增層結構的該第三圖案化線路層的最小間距小於該第二圖案化線路層的最小間距。
  14. 如申請專利範圍第11項所述之封裝載板的製造方法，其中該第二線路層的厚度大於每一個該些第三線路增層結構的該第三圖案化線路層的厚度。
  15. 如申請專利範圍第11項所述之封裝載板的製造方法，其中該第一線路增層結構的該絕緣層、該第二線路增層結構的該絕緣層和每一個該些第三線路增層結構的該絕緣層為相同材質。
  16. 如申請專利範圍第11項所述之封裝載板的製造方法，更包括一導通孔，穿過該核心板，且至少一個該第一線路增層結構、該第二線路增層結構或該些第三線路增層結構的該些導電盲孔不與該導通孔電性連接。
  17. 如申請專利範圍第8項所述之封裝載板的製造方法，其中位於最外層的該第三線路增層結構的該第三圖案化線路層的最小間距等於一積體電路晶片的銲墊最小間距。
  18. 如申請專利範圍第9項所述之封裝載板的製造方法，其中位於該第二線路增層結構的該第二圖案化線路層的最小間距等於一印刷電路板的銲墊最小間距。
TW100109666A 2011-03-22 2011-03-22 封裝載板及其製造方法 TWI455268B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100109666A TWI455268B (zh) 2011-03-22 2011-03-22 封裝載板及其製造方法
CN201110107077.5A CN102693955B (zh) 2011-03-22 2011-04-22 封装载板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109666A TWI455268B (zh) 2011-03-22 2011-03-22 封裝載板及其製造方法

Publications (2)

Publication Number Publication Date
TW201240045A TW201240045A (en) 2012-10-01
TWI455268B true TWI455268B (zh) 2014-10-01

Family

ID=46859312

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109666A TWI455268B (zh) 2011-03-22 2011-03-22 封裝載板及其製造方法

Country Status (2)

Country Link
CN (1) CN102693955B (zh)
TW (1) TWI455268B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
DE102014115815B4 (de) * 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
US9711442B1 (en) 2016-08-24 2017-07-18 Nanya Technology Corporation Semiconductor structure
TWI687140B (zh) * 2017-03-10 2020-03-01 興訊科技股份有限公司 形成貼附式雙面載放零件之電子晶片模組的方法
TWI669993B (zh) * 2017-03-10 2019-08-21 興訊科技股份有限公司 Electronic chip module for double-sided mounting parts
KR20180120507A (ko) * 2017-04-27 2018-11-06 삼성전기주식회사 인쇄회로기판
TWI646872B (zh) * 2018-01-11 2019-01-01 Nan Ya Printed Circuit Board Corporation 電路板結構及其製造方法
CN114096059B (zh) * 2020-08-25 2023-10-10 宏恒胜电子科技（淮安）有限公司 线路板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108877A (en) * 2009-08-17 2011-03-01 Nan Ya Printed Circuit Board Printed circuit board and fabrication method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108877A (en) * 2009-08-17 2011-03-01 Nan Ya Printed Circuit Board Printed circuit board and fabrication method thereof

Also Published As

Publication number Publication date
TW201240045A (en) 2012-10-01
CN102693955A (zh) 2012-09-26
CN102693955B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
TWI455268B (zh) 封裝載板及其製造方法
US10383228B2 (en) Electronic component device and method for manufacturing the same
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5693977B2 (ja) 配線基板及びその製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9179552B2 (en) Wiring board
US8141241B2 (en) Method of manufacturing a printed circuit board having metal bumps
JP2012231167A (ja) 配線基板及び半導体装置
JP2007214534A (ja) 導電構造を具備する回路基板の製造方法
US9565775B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP5625250B2 (ja) 半導体装置
TWI713427B (zh) 封裝體的接著結構及其製造方法
TWI741250B (zh) 封裝體的接著結構及其製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP2017152477A (ja) プリント配線板
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
US11923282B2 (en) Wiring substrate
TWI404466B (zh) 印刷電路板
JP5653144B2 (ja) 半導体パッケージの製造方法
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
JP6464774B2 (ja) 配線基板およびその製造方法
TWI594675B (zh) 電路板及其製作方法
TWI473181B (zh) 具電性連接結構之封裝基板及其製法
JP2005093930A (ja) 多層基板とその製造方法
JP2013084812A (ja) 半導体パッケージの製造方法及び半導体パッケージ