JP6464774B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP6464774B2 JP6464774B2 JP2015014408A JP2015014408A JP6464774B2 JP 6464774 B2 JP6464774 B2 JP 6464774B2 JP 2015014408 A JP2015014408 A JP 2015014408A JP 2015014408 A JP2015014408 A JP 2015014408A JP 6464774 B2 JP6464774 B2 JP 6464774B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- layer
- wiring
- resin layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
まず、図1に示す基板100を準備する。基板100は、大略すると絶縁層140と配線層108とにより構成されている。基板100の最外層には、絶縁性樹脂により外層絶縁層121(絶縁樹脂層)が形成される。各層には、各層間の導通を得る為、ビアおよび層間配線が設けられている。基板100は、例えば多層プリント配線基板である。また、単層のプリント基板、ビルドアップ配線基板でもかまわない。
次に、図2に示すように外層絶縁層121を粗化する。図では粗化した部分を122で示している。粗化の方法としては過マンガン酸ナトリウム溶液などを用いたウエットプロセスによる粗化、プラズマ処理装置やスパッタ装置を用いたドライプロセスによる粗化などが用いられ、どの方法を採用してもよい。ウエットプロセスによる粗化では処理条件を制御し、次に形成するシード層の密着強度を所望のものとする。
次に、図3の(a)に示すように、粗化した外層絶縁層122及び配線層108上にシード層130を形成する。シード層130には銅スパッタ膜、Ti(チタン)/Cu(銅)スパッタ膜もしくは無電解銅めっきを用いる。Ti/Cuスパッタ膜を形成する場合は、図3の(b)に示すようにTiスパッタ膜131を、部分的に蒸着してもよい。そうすることで面内にTi/Cuスパッタ膜が形成される箇所とCuスパッタ膜132が形成される箇所ができる。Ti/Cuスパッタ膜はCuスパッタ膜132よりも高強度の密着膜を得る事ができるので、後述する開口部112B内の配線層1081直下の外層絶縁層121直上にCuスパッタ膜132を形成することにより、後に記載するエッチングプロセスにおいて、実装パッド109に対応する箇所のシード層130だけを剥離することができる。無電解銅めっきをシード層130として用いる場合は、粗化プロセスで外層絶縁層121をRa200nm以下となるよう制御することで、後に記載するエッチングプロセスにおいて、樹脂−無電解銅めっき界面にエッチング液が浸透し、実装パッド109部だけシード層130を剥離することができる。
次に、図4の(a)に示すように、シード層130上に新たに配線層1081を形成する。配線層1081は、導電材料を用い電解銅めっき等で形成する。配線層1081の形成パターンの一例を図4の(b)の平面図に示す。この場合、配線層1081は、線状の配線パターンである。
ここで、図4の(c)には、配線パターンの変形例を示す。図4の(c)に示すように、配線層1081のうち、後述するソルダーレジスト110の開口部112B内に位置してソルダーレジスト110形成後に被覆されない露出部(D1)と、被覆される被覆部(D2)との配線パターン幅の比(D2の幅/D1の幅)を1.1以上1.5以下としてもよい。そうすることで、より信頼性が高い半導体装置に適した配線基板が得られる。
次に、図5に示すように、配線層1081に覆われていないシード層130を除去して基板本体106を得る。シード層除去には、エッチング等、膜ごとに適した方法を用いることができる。
次に、図6に示すように、粗化した外層絶縁層121及び配線層1081上にソルダーレジスト110(外部絶縁樹脂層)を形成する。ソルダーレジスト110は感光性の絶縁性樹脂を用いて形成される。その後、フォトリソプロセスで実装パッド109部を開口する。図では開口部を112Bで示した。
次に、図7に示すようにエッチングプロセスで、開口部112B内の配線層1081を配線層1081直下の外層絶縁層121から一部もしくは全て剥離する。具体的には銅スパッタ膜をシード層130に用いた場合は硫酸と過酸化水素水とを混合したソフトエッチング液を用いると選択的にシード層130がエッチングされ、配線形状を保ったまま密着強度を低下することができる。また、Ti/Cuスパッタ膜をシード層130として用いた場合はTiを選択的にエッチングするエッチング液、例えばメルテックス社製メルストリップTI−3991を用いるとよい。また、無電解銅めっきをシード層130として用いる場合においては外層絶縁層121の粗化プロセスにおいて外層絶縁層121と無電解銅めっきとの密着強度を制御する、もしくは外層絶縁層121の選択により無電解銅めっきの密着強度を制御することができる。
上記製造方法にて所望の密着強度の実装パッド109を有した、配線基板100Bを提供できる。
このようにして製造された配線基板100Bを用いてフリップチップ実装をする。実装方法としてはマスリフローによる実装後にキャピラリーフローアンダーフィルで接合部を封止する方法、TCボンダーとNCP(ノンコンダクティブペースト)、NCF(ノンコンダクティブフィルム)を用いた方法どちらでもかまわない。実装パッド109と外層絶縁層121との密着強度が低い為、実装時に用いるアンダーフィルレジン118が、流動し図8に示すように配線層1081と外層絶縁層121との間に浸透する。これにより接合部が繰返し熱負荷を受けた時に、配線層1081がある程度変形することができるようになる。このことにより接合部に集中する応力を配線層1081側に分散することができ、高い信頼性を得ることができる。
このように、信頼性が高い半導体装置に適した配線基板を提供できる。
100A、100B 配線基板
102 半導体チップ
104 バンプ
106 基板本体
108、1081 配線層
109 実装パッド
110 ソルダーレジスト
112A、112B 開口部
114 外部接続用バンプ
116 はんだ
118 アンダーフィルレジン
121 外層絶縁層
122 最外層121の粗化した部分
130 シード層
131 Tiスパッタ膜
132 Cuスパッタ膜
140 絶縁層
Claims (5)
- 基板と、
前記基板上に絶縁性樹脂により形成された絶縁樹脂層と、
前記絶縁樹脂層上に導電材料により形成された配線層と、
前記配線層の一部を露出させる開口部を有し前記配線層上に絶縁性樹脂により形成された外部絶縁樹脂層とを含み、
前記配線層は、線状の配線パターンであり、前記開口部内において前記外部絶縁樹脂層により被覆されない露出部と、前記配線パターンの長さ方向における両端部を含む領域であって前記外部絶縁樹脂層により被覆される被覆部とを備え、
前記開口部内の前記配線層は、前記配線層直下の絶縁樹脂層から一部もしくは全て剥離している、配線基板。 - 前記露出部(D1)と、前記被覆部(D2)との配線パターン幅の比(D2の幅/D1の幅)が1.1倍以上1.5倍以下である、請求項1に記載の配線基板。
- 基板上に絶縁性樹脂により絶縁樹脂層を形成する工程と、
前記絶縁樹脂層上に銅スパッタ膜を形成する工程と、
前記銅スパッタ膜上に電解銅めっきで配線層を形成する工程と、
エッチングで前記配線層に覆われていない前記銅スパッタ膜を除去する工程と、
前記絶縁樹脂層及び前記配線層上に絶縁性樹脂により外部絶縁樹脂層を形成する工程と、
前記外部絶縁樹脂層に開口部を形成する工程と、
前記銅スパッタ膜を選択的にエッチングすることで前記開口部内の前記配線層を前記配線層直下の前記絶縁樹脂層から一部もしくは全て剥離する工程を含む、配線基板の製造方法。 - 基板上に絶縁性樹脂により絶縁樹脂層を形成する工程と、
前記絶縁樹脂層上の少なくとも一部にチタンスパッタ膜を形成する工程と、
前記絶縁樹脂層及び前記チタンスパッタ膜上に銅スパッタ膜を形成する工程と、
前記銅スパッタ膜上に電解銅めっきで配線層を形成する工程と、
エッチングで前記配線層に覆われていない前記銅スパッタ膜及び前記チタンスパッタ膜を除去する工程と、
前記絶縁樹脂層及び前記配線層上に絶縁性樹脂により外部絶縁樹脂層を形成する工程と、
前記外部絶縁樹脂層に開口部を形成する工程と、
前記絶縁樹脂層直上に形成されたチタンスパッタ膜を選択的にエッチングすることで前記開口部内の前記配線層を前記配線層直下の絶縁樹脂層から一部もしくは全て剥離する工程とを含む、配線基板の製造方法。 - 基板上に絶縁性樹脂により絶縁樹脂層を形成する工程と、
前記絶縁樹脂層の粗度をRa200nm以下に制御し、前記絶縁樹脂層上に無電解銅めっき膜を形成する工程と、
前記無電解銅めっき膜上に電解銅めっきで配線層を形成する工程と、
エッチングで前記配線層に覆われていない前記無電解銅めっき膜を除去する工程と、
前記絶縁樹脂層及び前記配線層上に絶縁性樹脂により外部絶縁樹脂層を形成する工程と、
前記外部絶縁樹脂層に開口部を形成する工程と、
前記無電解銅めっき膜を選択的にエッチングことで前記開口部内の前記配線層と前記配線層直下の前記絶縁樹脂層とから一部もしくは全て剥離する工程を含む、配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015014408A JP6464774B2 (ja) | 2015-01-28 | 2015-01-28 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015014408A JP6464774B2 (ja) | 2015-01-28 | 2015-01-28 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016139733A JP2016139733A (ja) | 2016-08-04 |
JP6464774B2 true JP6464774B2 (ja) | 2019-02-06 |
Family
ID=56559361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015014408A Active JP6464774B2 (ja) | 2015-01-28 | 2015-01-28 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6464774B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7528455B2 (ja) * | 2020-02-03 | 2024-08-06 | Toppanホールディングス株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3676015B2 (ja) * | 1997-01-21 | 2005-07-27 | 浜松ホトニクス株式会社 | 半導体装置 |
JP4207033B2 (ja) * | 1998-03-23 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2003198068A (ja) * | 2001-12-27 | 2003-07-11 | Nec Corp | プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造 |
JP5130867B2 (ja) * | 2006-12-14 | 2013-01-30 | 日立電線株式会社 | 半導体装置用テープキャリアおよびその製造方法 |
JP5106197B2 (ja) * | 2008-03-25 | 2012-12-26 | 京セラSlcテクノロジー株式会社 | 半導体装置およびその製造方法 |
JP5377403B2 (ja) * | 2010-04-28 | 2013-12-25 | 株式会社テラミクロス | 半導体装置及び回路基板の製造方法 |
-
2015
- 2015-01-28 JP JP2015014408A patent/JP6464774B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016139733A (ja) | 2016-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5456103B2 (ja) | 配線基板及び半導体装置の製造方法 | |
US7422978B2 (en) | Methods of manufacturing interposers with flexible solder pad elements | |
TWI395274B (zh) | 製造電路基材的方法及製造電子部件封裝結構的方法 | |
JP6001524B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
US8141241B2 (en) | Method of manufacturing a printed circuit board having metal bumps | |
JP2009076851A (ja) | 実装基板構造物及びその製造方法 | |
TWI455268B (zh) | 封裝載板及其製造方法 | |
JP2016076534A (ja) | 金属ポスト付きプリント配線板およびその製造方法 | |
JP6464774B2 (ja) | 配線基板およびその製造方法 | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2002064163A (ja) | 半導体チップ | |
JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
JP2000058705A (ja) | 半導体装置およびその製造方法 | |
KR100980100B1 (ko) | 플립칩 실장용 전극 형성 방법 | |
JP2001274203A (ja) | 2メタル基板とbga構造 | |
JP2001267708A (ja) | プリント配線板とその製造方法 | |
JP2013084812A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2002076592A (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6464774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |