KR20180120507A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20180120507A
KR20180120507A KR1020170054580A KR20170054580A KR20180120507A KR 20180120507 A KR20180120507 A KR 20180120507A KR 1020170054580 A KR1020170054580 A KR 1020170054580A KR 20170054580 A KR20170054580 A KR 20170054580A KR 20180120507 A KR20180120507 A KR 20180120507A
Authority
KR
South Korea
Prior art keywords
solder resist
layer
resist layer
printed circuit
circuit board
Prior art date
Application number
KR1020170054580A
Other languages
English (en)
Inventor
고영국
김상훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170054580A priority Critical patent/KR20180120507A/ko
Priority to JP2017225006A priority patent/JP2018186262A/ja
Priority to CN201711225044.4A priority patent/CN108811302A/zh
Publication of KR20180120507A publication Critical patent/KR20180120507A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 인쇄회로기판은, 접속패드를 포함하는 외층도체패턴층, 외층도체패턴층을 커버하는 솔더레지스트층, 솔더레지스트층을 관통하여 접속패드에 접촉되고 솔더레지스트층으로부터 돌출된 도체포스트 및 솔더레지스트층으로부터 돌출되어 도체포스트의 측면의 적어도 일부를 둘러싸고 솔더레지스트층과 동일한 재질로 형성되는 절연막을 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
전자기기의 박형화 추세에 따라 전자기기에 적용되는 인쇄회로기판도 박형화되고 있다.
하지만, 인쇄회로기판이 박형화될수록 강성 부족으로 부품의 실장성 및 패키징 조립성이 현저히 저하되고 있는 실정이다.
이러한 문제점을 개선하기 위해 다양한 연구가 진행되고 있다.
대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)
본 발명의 실시예에 따르면, 박형화에도 불구하고 강성이 확보된 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
인쇄회로기판
(제1 실시예 )
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)은 외층도체패턴층(100), 솔더레지스트층(210), 도체포스트(300) 및 절연막(220)을 포함하고, 접속부재(400) 및 시드층을 더 포함할 수 있다.
외층도체패턴층(100)은 본 실시예에 따른 인쇄회로기판(1000)의 최외곽에 형성되는 도체패턴층이다. 외층도체패턴층(100)은 후술할 도체포스트(300)가 형성되는 접속패드(110)를 포함하고, 신호패턴, 그라운드패턴 또는 파워패턴 등의 다른 도체패턴을 더 포함할 수 있다.
접속패드(110)는 본 실시예에 따른 인쇄회로기판(1000)과 외부 전자장치(미도시) 간의 신호전달 경로에 해당한다. 즉, 외부 전자장치의 신호는 접속패드(110)를 통해 본 실시예에 따른 인쇄회로기판(1000)으로 전달될 수 있고, 본 실시예에 따른 인쇄회로기판(1000)의 신호는 접속패드(110)를 통해 외부 전자장치로 전달될 수 있다.
여기서, 외부 전자장치는 본 실시예에 따른 인쇄회로기판(1000)과 함께 패키지를 구성하는 것일 수 있다. 즉, 외부 전자장치는 본 실시예에 따른 인쇄회로기판(1000)에 실장되어 함께 패키징되는 능동소자 또는 수동소자와 같은 전자부품일 수 있다. 또한, 외부 전자장치는 본 실시예에 따른 인쇄회로기판(1000) 상에 배치되어 함께 PoP(Package on Package)를 구성하는 다른 인쇄회로기판일 수 있다.
외층도체패턴층(100)은 전기전도성 물질로 형성된다. 예로써, 외층도체패턴층(100)은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt)으로 형성될 수 있다.
솔더레지스트층(210)은 외층도체패턴층(100)을 커버한다. 즉, 솔더레지스트층(210)은 외층도체패턴층(100)을 커버하여 외층도체패턴층(100)의 산화를 방지하고, 외부 충격으로부터 외층도체패턴층(100)을 보호한다. 또한, 솔더레지스트층(210)은 외층도체패턴층(100)의 인접한 도체패턴(접속패드, 회로패턴, 그라운드패턴 등을 포함하는 의미로 사용함)을 서로 전기적으로 절연시켜, 솔더링 등의 공정에서 인접한 도체패턴끼리 서로 전기적으로 연결되는 것을 방지한다.
솔더레지스트층(210)은 광경화성 절연수지를 포함할 수 있으나, 본 실시예의 경우 솔더레지스트층(210)은 강성 확보를 위해 에폭시 수지와 같은 열경화성 절연수지를 포함하는 것이 바람직하다. 솔더레지스트층(210)은 실리카, 알루미나 및 탈크 등의 무기필러가 상술한 절연수지에 분산된 것일 수 있다.
도체포스트(300)는 솔더레지스트층(210)을 관통하여 접속패드(110)에 접촉되고, 솔더레지스트층(210)으로부터 돌출된다. 즉, 도체포스트(300)는, 솔더레지스트층(210)을 관통하여 일단이 접속패드(110)에 접촉되고, 타단이 솔더레지스트층(210)의 상면으로부터 돌출된다.
도체포스트(300)는 솔더레지스트층(210)의 상면으로부터 돌출 형성되므로, 상술한 접속패드(110)와 외부 전자장치 간의 유효 접속거리를 단축시킨다. 이로 인해, 보다 작은 직경의 접속부재(400)를 이용하여 본 실시예에 따른 인쇄회로기판(1000)과 외부 전자장치를 서로 연결할 수 있다. 따라서, 솔더링 등과 같은 접속부재(400) 형성 공정에서 인접한 도체포스트(300)가 서로 전기적으로 연결되는 브릿지 현상 등을 방지할 수 있다. 또한, 보다 작은 직경의 접속부재(400)를 이용할 수 있는 바 도체포스트(300)의 협피치를 구현하여, 보다 많은 I/O를 형성할 수 있다.
도체포스트(300)는 전기전도성 물질로 형성된다. 예로써, 도체포스트(300)는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt)으로 형성될 수 있다.
한편, 도 1에는 도체포스트(300)의 단면적이 상부에서 하부로 갈수록 감소하는 것을 도시하고 있으나, 이는 예시적인 것에 불과하다.
절연막(220)은 도체포스트(300)의 측면의 적어도 일부를 커버한다. 즉, 절연막(220)은 솔더레지스트층(210)의 상면으로부터 돌출되어 외부로 노출된 도체포스트(300)의 측면을 커버한다.
절연막(220)은 광경화성 절연수지를 포함할 수 있으나, 본 실시예의 경우 절연막(220)은 강성 확보를 위해 에폭시 수지와 같은 열결화성 절연수지를 포함하는 것이 바람직하다. 절연막(220)은 실리카, 알루미나 및 탈크 등의 무기필러가 상술한 절연수지에 분산된 것일 수 있다.
여기서, 절연막(220)은 하부로 갈수록 단면적이 증가할 수 있다. 즉, 절연막(220)은 도체포스트(300)의 상면 측으로부터 도체포스트(300)의 하면 측으로 갈수록 단면적이 증가한다.
솔더레지스트층(210) 및 절연막(220)은 일체로 형성될 수 있다. 즉, 솔더레지스트층(210)과 절연막(220) 간에서는 경계가 없다. 솔더레지스트층(210)과 절연막(220)간에 경계가 형성되지 않는 경우, 절연막(220)과 솔더레지스트층(210)은 솔더레지스트(200)로 통칭될 수 있고, 절연막(220)을 표현하기 위해 솔더레지스트(200)에 트렌치 형상의 비관통형 캐비티(230)가 형성된 것으로 설명할 수도 있다.
본 실시예에 따른 인쇄회로기판(1000)은, 도체포스트(300)의 상면에 형성된 접속부재(400)를 더 포함할 수 있다. 접속부재(400)는 솔더일 수 있으나, 이에 제한되는 것은 아니다.
본 실시예에 따른 인쇄회로기판(1000)은, 도체포스트(300)와 절연막(220) 사이에 형성된 시드층을 더 포함할 수 있다. 시드층은 구리(Cu)를 포함할 수 있으나, 이에 제한되는 것은 아니고, 니켈 또는 티타늄을 포함할 수도 있다.
한편, 도 1의 도면부호 B는, 외층도체패턴층(100)의 하부에 형성된 내부구조물(B)을 나타낸다. 내부구조물(B)은 적어도 하나 이상의 절연층 및 절연층에 의해 외층도체패턴층(100)과 서로 절연된 하나 이상의 내부도체패턴층을 포함한다. 또한, 내부구조물(B)은 통상의 층간신호전달 경로인 비아 등을 포함할 수 있다.
절연층은 열가소성 절연수지, 열경화성 절연수지 및 광경화성 절연수지 중 어느 하나로 형성될 수 있다. 또는, 절연층은 상술한 절연수지 중 어느 하나에 유리 섬유와 같은 보강재가 함침된 것일 수 있다. 또는, 절연층은 상술한 절연수지 중 어느 하나에 유기필러 및/또는 무기필러가 분산된 것일 수 있다.
내부도체패턴층 및 비아는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt)으로 형성될 수 있다.
본 실시예에 따른 인쇄회로기판(1000)은, 열경화성 절연수지를 솔더레지스트층(210)으로 이용함으로써 광경화성 절연수지를 이용하는 경우와 비교해 강성이 향상될 수 있다. 이로 인해, 본 실시예에 따른 인쇄회로기판(1000)은 솔더레지시트층(210)을 상대적으로 박형화할 수 있고, 따라서 본 실시예에 따른 인쇄회로기판(1000)이 적용된 패키지도 박형화될 수 있다.
또한, 본 실시에에 따른 인쇄회로기판(1000)은, 접속패드(110) 상에 솔더레지스트층(210)의 상면으로부터 돌출된 도체포스트(300)를 형성하므로, 외부 전자장치와의 전기적 접속을 위한 유효 접속거리를 감소시킨다. 따라서, 보다 작은 직경의 접속부재(400)를 이용할 수 있어 도체포스트(300) 간의 브릿지 현상을 방지할 수 있다. 또한, 동일 면적 내에 보다 많은 I/O를 형성할 수 있다.
(제2 실시예 )
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
본 실시예에 따른 인쇄회로기판(2000)과 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 비교하면, 절연막(220)의 형상이 상이하다.
본 실시예에 적용되는 절연막(220)은, 도체포스트(300)에 접촉하는 내측면 및 내측면에 대향하고 외부에 노출된 외측면을 포함하고, 외측면은 실질적으로 수직에 가깝게 형성될 수 있다.
상술한 바와 같이, 도체포스트(300)는 하부로 갈수록 단면적이 감소할 수 있는 바 본 실시예에 적용되는 절연막(220)은 하부로 갈수록 단면적이 증가하되, 절연막(220)의 단면 형상은 내측면이 솔더레지스트층(210)의 상면과 직각이 아닌 각도를 이루고 하부로 갈수록 도체포스트 측으로 침투하는 형상으로 형성될 수 있다.
인쇄회로기판의 제조방법
도 3 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 순차적으로 나타내는 도면이다.
우선, 도 3을 참고하면, 내부구조물(B) 상에 외부도체패턴층(100)을 형성한다.
내부구조물(B)은, 예컨데 코어리스 공정 또는 코어드 공정을 통해 형성될 수 있다. 코어리스 공정을 이용한 내부구조물(B) 형성과정을 간략히 설명하면, 내부구조물(B)은 부자재인 캐리어 상에 내부회로패턴층과 절연층을 적어도 하나 이상 순차적으로 형성하는 것일 수 있다. 이 때 절연층에는, 레이저 드릴 또는 메카니컬 드릴 또는 포토리쏘그래피를 통해 형성된 비아홀 및 전도성 물질로 비아홀을 충전한 비아가 형성될 수 있다.
외부도체패턴층(100)은 내부구조물(B)의 상면에 애더티브법(Additive Process), 세미애더티브법(Semi Additive Process) 또는 서브트랙티브법(Subtractive Process) 중 어느 하나를 통해 형성될 수 있다. 세미애더티브법을 이용한 외부도체패턴층(100) 형성과정을 간략히 설명하면, 내부구조물(B)의 상면에 무전해동도금을 통해 급전층을 형성하고, 급전층 상에 급전층 중 일부를 노출하는 도금레지스트 패턴을 형성한 후 도금레지스트 패턴을 이용해 급전층 중 노출된 일부 영역에만 도금층을 형성하고 도금레지스트 패턴 및 급전층 중 다른 일부를 제거함으로써 외부도체패턴층(100)이 형성될 수 있다.
상술한 내부구조물(B) 형성방법 및 외부도체패턴층(100) 형성방법은 예시적에 것에 불과하므로, 본 발명의 범위가 상술한 예에 제한되는 것은 아니다.
다음으로, 도 4를 참고하면, 외층도체패턴층(100)을 커버하도록 외층도체패턴층(100) 및 내부구조물(B) 상에 솔더레지스트(200) 및 동박(CF)을 형성한다.
솔더레지스트(200) 및 동박(CF)은, 동박(CF)의 일면에 열경화성 절연수지를 포함하는 반경화(B-stage) 절연필름이 부착된 RCC(Resin Coated Copper)를 이용해 내부구조물(B)에 형성될 수 있다. 이 후, 솔더레지스트(200)를 완전 경화(C-stage)하도록 솔더레지스트(200)를 가열 및 가압한다.
다음으로, 도 5를 참고하면, 동박(CF) 중 일부를 선택적으로 제거하여 제1 개구(OP1)를 형성한다. 제1 개구(OP1)는, 접속패드(110) 상에 형성된 솔더레지스트(200) 중 일부를 외부로 노출시킨다. 제1 개구(OP1)는, 동박(CF) 중 제1 개구(OP1)를 형성할 영역에 대응되는 영역이 개방된 에칭레지스트 패턴을 동박에 형성한 후 동박 중 외부로 노출된 영역을 에칭 제거함으로써 형성될 수 있다. 제1 개구(OP1)가 형성된 동박(CF)은 후술할 솔더레지스트(200) 제거 공정에서 마스크로 작용한다.
다음으로, 도 6을 참고하면, 접속패드(110)를 노출하도록 솔더레지스트(200)에 제2 개구(OP2)를 형성한다. 이 때, 제1 개구(OP1)가 형성된 동박(CF)은 제2 개구(OP2) 형성 공정에서 마스크로 작용한다. 샌드 블라스트를 이용해 솔더레지스트(200)에 제2 개구(OP2)를 형성함에 있어, 연마재는 제1 개구(OP1)가 형성된 영역을 통해서만 솔더레지스트(200)에 도달할 수 있다. 따라서, 제2 개구(OP2)는 동박(CF)의 제1 개구(OP1)의 하부에만 형성된다. 이 때, 가공 깊이가 증가함에 따라 연마재가 전달하는 에너지가 약해지므로, 제2 개구(OP2)의 단면적은 하부로 갈수록 감소할 수 있다.
다음으로, 도 7을 참고하면, 제2 개구(OP2)에 전도성 물질을 형성하여 도체포스트(300)를 형성한다. 도체포스트(300)는 전해도금을 통해 형성될 수 있다. 도체포스트(300)는 별도의 시드층을 형성하지 않고, 노출된 접속패드(110)를 급전층으로 하는 바텀업(bottom-up) 방식으로 형성될 수 있다. 또는, 도체포스트(300)는 제2 개구(OP2)의 내측벽 및 접속패드(110)의 상면에 시드층을 연속적으로 형성한 후 시드층을 급전층으로 하는 전해도금을 통해 형성될 수 있다. 시드층은 무전해동도금으로 형성될 수 있다.
다음으로, 도 8을 참고하면, 솔더레지스트(200)의 상면에 형성된 동박(CF)을 제거한다. 동박(CF)은 구리에칭액을 이용해 형성될 수 있으나, 이에 제한되는 것은 아니다. 이 때, 상술한 시드층 중 동박(CF) 상에 형성된 부분도 함께 제거된다.
다음으로, 도 9를 참고하면, 솔더레지스트(200)를 두께 방향으로 일부 제거하여 솔더레지스트층(210) 및 절연막(220)을 형성한다. 솔더레지스트(200) 중 두께 방향의 일부가 제거된 부분이 솔더레지스트층(210)이 되고, 그렇지 않은 부분이 절연막(220)이 된다. 본 공정의 경우, 샌드 블라스트를 이용할 수 있는데, 이 때 상술한 도체포스트(300)는 마스크로 기능할 수 있다. 따라서, 솔더레지스트(200)에는 하부로 갈수록 단면적이 감속하는 트렌치 형상의 비관통 캐비티(230)가 형성된다.
다음으로, 도 10을 참고하면, 접속부재(400)를 형성하기 위한 솔더마스크(SM)가 형성된다. 솔더마스크(SM)에는, 도체포스트(300)를 노출하는 제3 개구(OP3)가 형성된다.
다음으로, 도 11 및 12를 참고하면, 솔더마스크(SM)의 제3 개구(OP3)에 솔더와 같은 접속부재(400)를 형성한 후 솔더마스크(SM)를 제거한다.
한편, 상술한 코어리스 공법으로 인쇄회로기판을 제조할 경우, 상술한 공정들은 부자재인 캐리어가 부착된 상태로 진행될 수 있고, 본 실시예에 따른 인쇄회로기판의 제조방법은 상술한 공정들 이후에 캐리어로부터 인쇄회로기판을 분리하는 공정을 더 포함할 수 있다.
또는, 상술한 코어리스 공법으로 인쇄회로기판을 제조할 경우, 캐리어를 분리하는 공정은, 상술한 공정들 중 임의의 공정 이후에 추가될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 외층도체패턴층
110: 접속패드
200: 솔더레지스트
210: 솔더레지스트층
220: 절연막
230: 캐비티
300: 도체포스트
400: 접속부재
B: 내부구조물
CF: 동박
OP1: 제1 개구
OP2: 제2 개구
OP3: 제3 개구
SM: 솔더마스크
1000, 2000: 인쇄회로기판

Claims (9)

  1. 접속패드를 포함하는 외층도체패턴층;
    상기 외층도체패턴층을 커버하는 솔더레지스트층;
    상기 솔더레지스트층을 관통하여 상기 접속패드에 접촉되고, 상기 솔더레지스트층으로부터 돌출된 도체포스트; 및
    상기 솔더레지스트층으로부터 돌출되어 상기 도체포스트의 측면의 적어도 일부를 둘러싸고, 상기 솔더레지스트층과 동일한 재질로 형성되는 절연막;
    을 포함하는, 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연막은 하부로 갈수록 단면적이 증가하는, 인쇄회로기판.
  3. 제1항에 있어서,
    상기 솔더레지스트층 및 상기 절연막은 일체로 형성되는, 인쇄회로기판.
  4. 제3항에 있어서,
    상기 솔더레지스트층 및 상기 절연막은 열경화성 수지를 포함하는, 인쇄회로기판.
  5. 제1항에 있어서,
    상기 도체포스트의 상면에 형성된 접속부재를 더 포함하는, 인쇄회로기판.
  6. 제1항에 있어서,
    상기 도체포스트와 상기 절연막 사이에 형성된 시드층을 더 포함하는 인쇄회로기판.
  7. 접속패드를 포함하는 외층도체패턴층;
    상기 접속패드 상에 형성되는 도체포스트;
    상기 외층도체패턴층 및 상기 도체포스트를 커버하는 솔더레지스트층; 및
    상기 솔더레지스트층에 형성되고, 인접하는 상기 도체포스트 사이에 배치된 캐비티;
    를 포함하는, 인쇄회로기판.
  8. 제7항에 있어서,
    상기 캐비티는 하부로 갈수록 단면적이 감소하는, 인쇄회로기판.
  9. 제7항에 있어서,
    상기 솔더레지스트층은 열경화성 수지를 포함하는, 인쇄회로기판.
KR1020170054580A 2017-04-27 2017-04-27 인쇄회로기판 KR20180120507A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170054580A KR20180120507A (ko) 2017-04-27 2017-04-27 인쇄회로기판
JP2017225006A JP2018186262A (ja) 2017-04-27 2017-11-22 プリント回路基板
CN201711225044.4A CN108811302A (zh) 2017-04-27 2017-11-23 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170054580A KR20180120507A (ko) 2017-04-27 2017-04-27 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20180120507A true KR20180120507A (ko) 2018-11-06

Family

ID=64095134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170054580A KR20180120507A (ko) 2017-04-27 2017-04-27 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP2018186262A (ko)
KR (1) KR20180120507A (ko)
CN (1) CN108811302A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239188A1 (ko) * 2022-06-08 2023-12-14 엘지이노텍 주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142811A (ja) * 2001-11-06 2003-05-16 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
CN1956635A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 增层电路板细线路的结构及其制作方法
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
TWI455268B (zh) * 2011-03-22 2014-10-01 Nan Ya Printed Circuit Board 封裝載板及其製造方法
TWI519221B (zh) * 2012-12-26 2016-01-21 南亞電路板股份有限公司 電路板及其製造方法
JP2016157840A (ja) * 2015-02-25 2016-09-01 イビデン株式会社 プリント配線板の製造方法
JP2017045923A (ja) * 2015-08-28 2017-03-02 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP6530298B2 (ja) * 2015-10-09 2019-06-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239188A1 (ko) * 2022-06-08 2023-12-14 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
JP2018186262A (ja) 2018-11-22
CN108811302A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
JP5561460B2 (ja) 配線基板および配線基板の製造方法
JP5231340B2 (ja) 配線基板の製造方法
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2007173775A (ja) 回路基板構造及びその製法
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR100890217B1 (ko) 기판 제조방법
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
KR102425754B1 (ko) 전자부품 내장 인쇄회로기판
US9491871B2 (en) Carrier substrate
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR20180120507A (ko) 인쇄회로기판
US20160007463A1 (en) Electronic device module and method of manufacturing the same
JP5574132B2 (ja) 配線基板および半導体パッケージ
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR20100071568A (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR100688697B1 (ko) 패키지 기판의 제조방법
JP2005079129A (ja) プラスチックパッケージ及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application