KR20100071568A - 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법 - Google Patents

절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100071568A
KR20100071568A KR1020080130337A KR20080130337A KR20100071568A KR 20100071568 A KR20100071568 A KR 20100071568A KR 1020080130337 A KR1020080130337 A KR 1020080130337A KR 20080130337 A KR20080130337 A KR 20080130337A KR 20100071568 A KR20100071568 A KR 20100071568A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
outermost
circuit board
printed circuit
Prior art date
Application number
KR1020080130337A
Other languages
English (en)
Other versions
KR101044154B1 (ko
Inventor
김한
류창섭
오창건
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080130337A priority Critical patent/KR101044154B1/ko
Publication of KR20100071568A publication Critical patent/KR20100071568A/ko
Application granted granted Critical
Publication of KR101044154B1 publication Critical patent/KR101044154B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판에 관한 것이고, 보다 상세하게는 최외각 회로층의 노출면이 절연층의 표면 아래에 위치하여 솔더 레지스트층의 추가 형성공정이 제거되는 인쇄회로기판의 구조 및 그 제조방법에 관한 것이다.
매립패턴, 솔더 레지스트, SR, 음각패턴

Description

절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING A OUTER CIRCUIT LAYER BURRIED UNDER A INSULATING LAYER AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판에 관한 것이고, 보다 상세하게는 최외각 회로층의 노출면이 절연층의 표면 아래에 위치하여 솔더 레지스트층의 추가 형성공정이 제거되는 인쇄회로기판의 구조 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현한 것이다.
최근, 전자 기기가 소형화되면서도 오히려 기능은 복잡해짐에 따라, IC 칩이 적층된 형태인 MCP(Multi-chip package) 및 스택(Stacked) CSP가 폭넓게 활용되고 있으며, MCP 및 스택 CSP에 사용되는 IC 패키지용 기판에 박형화가 요구되고 있다.
도 1은 종래 기술에 따라 제조된 반도체 칩 실장용 MCP의 단면도이다. 이에 나타내 보인 바와 같이, MCP는 패키지 기판과 패키지 기판의 일면에 적층된 반도체 칩(6)으로 구성된다. 반도체 칩(6)은 인쇄회로기판 상부에 다이본딩되고 와이어(7)에 의해 인쇄회로기판에 전기적으로 접속한다.
칩 실장용 패키지 기판은 메인보드에 접속하기 위해 최외층에 솔더볼(5)을 구비한다. 도시된 바와 같이 솔더볼(5)이 실장되는 기판의 최외층에는 솔더볼(5)과 전기적으로 접속하는 외부접속단자(2)를 제외한 배선패턴(3)이 솔더 레지스트(4)에 의해 감싸진다. 미설명 부호(1)는 패키지 기판에 사용된 절연층(1)이다.
솔더 레지스트는 인쇄회로기판(Print Circuit Board; PCB)에 도포하는 기능성 코팅재로서, 전자부품 탑재부 및 메인보드 접속부 이외의 부분을 마스킹(Masking)하여 배선패턴을 보호하는 역할을 한다. 이의 종류는 인쇄법과 포토(Photo)법으로 대별되지만 최근 배선의 고밀도화 경향에 따라 포토법(액상 레지스트)이 시장의 약 90 %를 점유하는 것으로 추정된다.
액상 포토 솔더 레지스트의 일반적인 작업공정은, 전처리한 인쇄회로기판에 레지스트를 도포하고, 프리 큐어(Pre-Cure) 공정 후, 마스크를 사용하여 마스킹(Masking)부를 자외선 노광하여 기본수지의 분자량을 증가시킴으로서 다음의 현상공정에서 이 부분이 용해하지 않도록 내 현상액성을 부여한다. 다음으로 현상공정에서는 미노광 솔더 코팅 부분을 제거하고 수세한 후에, 솔더 내열성, 내약품성, 전기적 특성등의 회로보호의 기능을 만족시키기 위하여 포스 큐어(Post-Cure) 공정을 행하여 기본수지의 가교밀도를 향상시키는 공정으로 이루어진다.
이러한 솔더 레지스트층의 형성은 공정이 복잡하고 이에 따른 불량문제를 야기하며, 제조공정 시간을 늘리고 기판원가를 상승시키는 요인으로 작용하고 있다.
또한, 솔더 레지스트층을 구비하는 것으로 인해 패키지 기판의 두께가 늘어나고, 솔더 레지스트의 오염으로 인한 불량 발생 문제가 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창출된 것으로서, 솔더 레지스트층을 형성할 필요가 없으며, 솔더범프의 형성이 용이한 최외각 회로층을 갖는 인쇄회로기판의 구조를 제안한다.
본 발명에 따른 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판은, 전기 절연소재로 이루어진 절연층; 상기 절연층에 매립된 전기신호를 전달하는 회로패턴 및 외부접속패드를 포함하는 최외각 회로층; 및 상기 외부접속패드 상부에 전기적으로 접속하며 상기 절연층 상부로 돌출형성된 외부접속범프;를 포함하고, 상기 최외각 회로층은 상기 절연층에 형성된 개구부를 통해 외부로 노출되며, 상기 최외각 회로층의 노출면은 상기 절연층의 표면 아래에 위치하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 최외각 회로층 상부에 형성된 표면보호층을 더 포함하고, 상기 표면보호층은 상기 절연층에 형성된 개구부를 통해 외부로 노출되며, 상기 표면보호층의 노출면은 상기 절연층의 표면 아래에 위치하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 절연층의 표면과 상기 최외각 회로층의 노출면간의 간격은 5 ㎛ 내지 15 ㎛ 인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 표면보호층은 OSP(Organic Solderabilty Preservatives) 처리층, 또는 니켈 또는 금으로 이루어진 금속층인 것에 있다.
본 발명에 따른 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법은, (A) 절연층 내부로 매립된 회로패턴 및 외부접속패드를 포함하는 최외각 회로층을 갖는 베이스기판을 제공하는 단계; (B) 상기 최외각 회로층의 노출면이 상기 절연층의 표면 아래에 위치하도록 상기 최외각 회로층의 일부를 두께방향으로 제거하는 단계; 및 (C) 상기 외부접속패드 상부에 전기적으로 접속하며 상기 절연층 상부로 돌출하는 외부접속범프를 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 (B) 단계 이후에, 상기 회로층의 표면에 표면보호층을 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 (B) 단계는, 금속 에칭공정을 통한 에칭량 조절에 의해 수행되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (B) 단계는, 상기 절연층의 표면과 상기 최외각 회로층의 노출면간의 간격이 5 ㎛ 내지 15 ㎛가 되도록 수행되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (A) 단계는, (ⅰ) 상부에 배리어층을 갖는 매탈캐리어를 제공하는 단계; (ⅱ) 상기 배리어층 상부에 회로패턴 및 외부접속패드를 갖는 최외각 회로층을 형성하는 단계; 및 (ⅲ) 상기 회로층을 절연층에 전사하고 상기 배리어층 및 상기 메탈캐리어를 제거하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (A) 단계는, (ⅰ) 절연층 상부에 회로패턴 및 외부접속패드를 갖는 최외각 회로층 형성용 음각패턴을 형성하는 단계; 및 (ⅱ) 상기 음각패턴을 도전성 금속으로 충전하여 최외각 회로층을 형성하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (B) 단계 이후에, 상기 회로층의 표면에 OSP(Organic Solderabilty Preservatives) 처리를 수행하거나 또는 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층을 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판은, 솔더 레지스트층을 구비하지 않기 때문에 기판의 두께가 얇으며, 외부접속패드 가 절연층 아래로 단차지게 후퇴한 형상이므로 솔더볼과의 접속이 양호하다는 장점이 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법에 의하면, 솔더 레지스트층을 추가 형성할 필요가 없어 레지스트층의 형성에 드는 공정비용 및 공정시간이 절약되는 장점이 있다.
이하, 본 발명에 따른 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 2 내지 도 7은 본 발명의 바람직한 실시예에 따른 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
먼저, 도 2에 도시된 바와 같이, 절연층(100) 내부로 매립된 회로패턴(71) 및 외부접속패드(73)를 포함하는 최외각 회로층(70)을 갖는 베이스기판을 제공하는 단계이다. 본 실시예에서는 본 발명의 기술적인 특징을 명료하게 기술하고자 인쇄회로기판의 내층 회로층 및 최하층 구조가 생략된 베이스기판을 예로들어 서술한 다. 그러나 본 발명이 이러한 베이스기판의 구조에 의해 제한되는 것은 아니며, 베이스기판은 최외각 회로층(70)이 절연층(100) 내부로 매립된 양면 인쇄회로기판 및 다층 인쇄회로기판(MLB)이 될 수 있음을 밝혀둔다.
도 3은 절연층(100) 내부로 매립된 회로층을 갖는 베이스기판을 제조하는 공정을 예시적으로 도시하는 도면이다. 이를 참조하여, 베이스기판의 제조공정을 간략하게 서술한다.
도 3a 도시된 바와 같이, 상부에 배리어층(30)을 갖는 메탈캐리어(10)를 제공한다. 예를 들면, 메탈캐리어(10)는 동박층이 될 수 있고, 배리어층(30)은 메탈캐리어(10)를 이루는 금속과 선택적으로 에칭 가능한 이종 금속으로 이루어진 금속 포일이 될 수 있다. 본 실시예에서는 니켈로 구성된 배리어층(30)을 사용한다.
다음, 도 3b에 도시된 바와 같이, 배리어층(30) 상부에 회로층 형성용 개구부를 갖는 도금 레지스트층(50)을 형성한다. 본 실시예에서는 감광성 소재로 이루어지는 도금 레지스트를 도포한 후 노광 및 현상공정을 통해 도금 레지스트층(50)에 개구부를 패터닝한다.
다음, 도 3c에 도시된 바와 같이, 전해도금 공정을 수행하여 도금 레지스트층(50)에 형성된 개구에 도전성 금속을 충전하여 회로패턴(71) 및 외부접속패드(73)를 갖는 최외각 회로층(70)을 형성한다. 회로층은 예를 들면, 금, 은, 구리, 니켈 등의 도전성 금속으로 이루어지며, 본 실시예에서는 구리로 이루어진 회로층을 형성한다.
다음, 도 3d에 도시된 바와 같이, 회로층을 절연층(100)에 전사하고 배리어 층(30) 및 메탈캐리어(10)를 제거하여 베이스기판을 제조할 수 있다. 절연층(100)은 예를 들면, 에폭시계 수지를 포함하는 프리프레그가 될 수 있다.
도 4는 상술한 공정과 다른 방식으로 절연층(100) 내부로 매립된 회로층을 갖는 베이스기판을 제조하는 공정을 예시적으로 도시하는 도면이다. 이를 참조하여, 베이스기판의 제조공정을 간략하게 서술한다.
도 4a에 도시된 바와 같이, 절연층(100)의 상부에 회로패턴(71) 및 외부접속패드(73)를 갖는 최외각 회로층(70) 형성용 음각패턴(110)을 형성한다. 레이저 드릴을 이용하여 설계된 배선패턴에 따라 음각패턴(110)을 형성할 수 있다. 또는 임프린트 금형을 사용하여 음각패턴(110)을 형성하는 방식이 사용될 수 있다.
다음, 도 4b에 도시된 바와 같이, 절연층(100) 상부 및 음각패턴(110)의 내부에 무전해 시드층(130)을 형성하고, 도 4c에 도시된 바와 같이, 도전성 금속(150)으로 전해 도금을 수행하여 음각패턴(110)을 충전한다.
다음, 도 4d에 도시된 바와 같이, 절연층(100) 상면이 노출되도록 연마용 브러쉬를 이용하여 절연층(100) 상부에 형성된 무전해 시드층(130) 및 전해 도금층(150)을 제거함으로써 절연층(100) 내부로 매립된 회로패턴(71) 및 외부접속패드(73)를 갖는 최외각 회로층(70)을 포함하는 베이스기판을 제조할 수도 있다.
한편, 절연재에 매립된 회로층을 갖는 베이스기판의 제조는 다른 공지의 방식에 의해 제조하여도 무방하며 본 실시예에서는 내층과 연결되는 비아의 형성공정을 서술하지 않았지만, 매립패턴 중 일부는 인쇄회로기판의 내층과 연결되는 비아와 전기적을 접속될 수 있다는 점을 이해하여야 한다.
다음, 도 5에 도시된 바와 같이, 최외각 회로층(70)의 노출면이 절연층(100)의 표면 아래에 위치하도록 최외각 회로층(70)의 일부를 두께방향으로 제거하는 단계이다. 본 실시예의 회로층은 구리로 이루어진 패턴이며 에칭액을 이용한 습식 에칭 공정의 에칭량 조절에 의해 최외각 회로층(70)의 일부를 두께방향으로 제거하는 것이 가능하다. 이때, 바람직하게는 절연층(100)의 표면과 최외각 회로층(70)의 노출면 간의 간격이 5 ㎛ 내지 15 ㎛가 되도록 에칭량을 조절한다.
다음, 도 6에 도시된 바와 같이, 회로층 상부에 표면보호층(300)을 형성하는 단계이다. 회로층의 표면에 OSP(Organic Solderabilty Preservatives) 처리를 수행하거나 또는 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층을 형성하여 표면보호층(300)을 구성할 수 있다. 종래의 인쇄회로기판 제조공정에서 최외각 회로층(70) 상부에 솔더레지스트층을 형성하고, 솔더레지스트층에 외부접속단자부만을 노출하는 개구부를 형성한 다음 노출된 외부접속단자부에만 니켈/금 도금층을 형성하는 것과 구별되게, 본 실시예에서는 최외각 회로층(70)을 이루는 회로패턴(71) 및 외부접속패드(73) 전체에 표면보호층(300)을 형성한다. 이는 본 실시예에서는 이후 공정에서 솔더 레지스트 층을 추가 형성하지 않기 때문이다.
다음, 도 7에 도시된 바와 같이, 외부접속패드(73) 상부에 전기적으로 접속하며 절연층(100) 상부로 돌출하는 외부접속범프를 형성하는 단계이다.
예를 들면, 솔더볼(500) 등으로 구성된 외부접속범프를 형성하는 공정이 공지되어 있으며, 본 단계는 공지의 기술에 의해 실시되므로 여기에서는 상세하게 서 술하지 않는다. 외부접속패드(73) 상부에 솔더페이스트를 도포하고 리플로우 공정을 수행하는 것으로 외부접속패드(73)에 전기적으로 접속하는 솔더볼(500)을 구성할 수 있다. 솔더볼(500)은 인쇄회로기판의 최외층에 배치되어 전자부품 및 타 인쇄회로기판과의 접속 용도로 사용된다.
상술한 공정에 따른 인쇄회로기판의 제조방법에 의하면, 절연층(100) 아래로 매립된 최외각 회로층(70)을 포함하기 때문에 솔더 레지스트층을 추가 형성할 필요가 없어 솔더 레지스트층의 형성에 드는 공정비용 및 공정시간이 절약되는 장점이 있다. 또한, 솔더 레지스트 오염에 따른 불량 발생이 제거되므로 생산성이 향상된다.
이하에서는 도 7을 참조하여, 본 발명의 바람직한 실시예에 따른 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 구성에 대해 서술한다.
도 7에 도시된 바와, 본 실시예에 따른 인쇄회로기판은, 전기 절연소재로 이루어진 절연층(100), 절연층(100)에 매립된 전기신호를 전달하는 회로패턴(71) 및 외부접속패드(73)를 포함하는 최외각 회로층(70), 및 외부접속패드(73) 상부에 전기적으로 접속하며 절연층(100) 상부로 돌출형성된 외부접속범프를 포함하는 구성이다.
이때, 도시되지는 않았지만, 절연층(100)은 단면, 양면 또는 다층 인쇄회로기판에 추가 적층된 절연층(100)이 될 수 있고, 회로패턴(71) 및 외부접속패드(73) 와 전기적으로 접속하며 절연층(100)을 관통하여 형성된 비아를 더 포함할 수 있다.
여기서, 최외각 회로층(70)은 절연층(100)에 형성된 개구부를 통해 외부로 노출되며, 최외각 회로층(70)의 노출면은 절연층(100)의 표면 아래에 위치한다. 이때, 절연층(100)의 표면과 최외각 회로층(70)의 노출면간의 간격은 5 ㎛ 내지 15 ㎛인 것이 바람직하다.
한편, 본 실시예에 따른 인쇄회로기판은 최외각 회로층(70) 상부에 형성된 표면보호층(300)을 더 포함할 수 있다. 표면보호층(300)은 절연층(100)에 형성된 개구부를 통해 외부로 노출되며, 표면보호층(300)의 노출면 역시 절연층(100)의 표면 아래에 위치한다. 이러한 표면보호층(300)은 예를 들면, OSP(Organic Solderabilty Preservatives) 처리층, 또는 니켈 또는 금으로 이루어질 수 있다.
상술한 구성의 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판은, 솔더 레지스트층을 구비하지 않기 때문에 기판의 두께가 얇으며, 외부접속패드(73)가 절연층(100) 아래로 단차지게 후퇴한 형상이므로 솔더볼(500)과의 접속이 양호하다는 장점이 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래 기술에 따라 제조된 반도체 칩 실장용 MCP의 단면도이다.
도 2 내지 도 7은 본 발명의 바람직한 실시예에 따른 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
10 메탈캐리어 30 배리어층
50 도금 레지스트층 70 회로층
71 회로패턴 73 외부접속패드
100 절연층 110 음각패턴
130 시드층 150 도전성 금속
300 표면보호층 500 솔더볼

Claims (11)

  1. 전기 절연소재로 이루어진 절연층;
    상기 절연층에 매립된 전기신호를 전달하는 회로패턴 및 외부접속패드를 포함하는 최외각 회로층; 및
    상기 외부접속패드 상부에 전기적으로 접속하며 상기 절연층 상부로 돌출형성된 외부접속범프;
    를 포함하고,
    상기 최외각 회로층은 상기 절연층에 형성된 개구부를 통해 외부로 노출되며, 상기 최외각 회로층의 노출면은 상기 절연층의 표면 아래에 위치하는 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 최외각 회로층 상부에 형성된 표면보호층을 더 포함하고, 상기 표면보호층은 상기 절연층에 형성된 개구부를 통해 외부로 노출되며, 상기 표면보호층의 노출면은 상기 절연층의 표면 아래에 위치하는 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 절연층의 표면과 상기 최외각 회로층의 노출면간의 간격은 5 ㎛ 내지 15 ㎛ 인 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판.
  4. 제2항에 있어서,
    상기 표면보호층은 OSP(Organic Solderabilty Preservatives) 처리층, 또는 니켈 또는 금으로 이루어진 금속층인 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판.
  5. (A) 절연층 내부로 매립된 회로패턴 및 외부접속패드를 포함하는 최외각 회로층을 갖는 베이스기판을 제공하는 단계;
    (B) 상기 최외각 회로층의 노출면이 상기 절연층의 표면 아래에 위치하도록 상기 최외각 회로층의 일부를 두께방향으로 제거하는 단계; 및
    (C) 상기 외부접속패드 상부에 전기적으로 접속하며 상기 절연층 상부로 돌출하는 외부접속범프를 형성하는 단계;
    를 포함하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 (B) 단계 이후에,
    상기 회로층의 표면에 표면보호층을 형성하는 단계를 더 포함하는 절연층 아 래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법.
  7. 제5항에 있어서,
    상기 (B) 단계는,
    금속 에칭공정을 통한 에칭량 조절에 의해 수행되는 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법.
  8. 제5항에 있어서,
    상기 (B) 단계는, 상기 절연층의 표면과 상기 최외각 회로층의 노출면간의 간격이 5 ㎛ 내지 15 ㎛가 되도록 수행되는 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법.
  9. 제5항에 있어서,
    상기 (A) 단계는,
    (ⅰ) 상부에 배리어층을 갖는 매탈캐리어를 제공하는 단계;
    (ⅱ) 상기 배리어층 상부에 회로패턴 및 외부접속패드를 갖는 최외각 회로층을 형성하는 단계; 및
    (ⅲ) 상기 회로층을 절연층에 전사하고 상기 배리어층 및 상기 메탈캐리어를 제거하는 단계;
    를 포함하는 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖 는 인쇄회로기판의 제조방법.
  10. 제5항에 있어서,
    상기 (A) 단계는,
    (ⅰ) 절연층 상부에 회로패턴 및 외부접속패드를 갖는 최외각 회로층 형성용 음각패턴을 형성하는 단계; 및
    (ⅱ) 상기 음각패턴을 도전성 금속으로 충전하여 최외각 회로층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법.
  11. 제5항에 있어서,
    상기 (B) 단계 이후에,
    상기 회로층의 표면에 OSP(Organic Solderabilty Preservatives) 처리를 수행하거나 또는 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층을 형성하는 단계를 더 포함하는 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판의 제조방법.
KR1020080130337A 2008-12-19 2008-12-19 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법 KR101044154B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130337A KR101044154B1 (ko) 2008-12-19 2008-12-19 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130337A KR101044154B1 (ko) 2008-12-19 2008-12-19 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100071568A true KR20100071568A (ko) 2010-06-29
KR101044154B1 KR101044154B1 (ko) 2011-06-24

Family

ID=42369043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130337A KR101044154B1 (ko) 2008-12-19 2008-12-19 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101044154B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867798A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 无核心层的封装基板及其制造方法
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
WO2017120609A1 (en) * 2016-01-08 2017-07-13 Lilotree, L.L.C. Printed circuit surface finish, method of use, and assemblies made therefrom

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312075A (ja) * 1999-04-27 2000-11-07 Nec Corp プリント配線板への接続方法および構造
KR100743233B1 (ko) * 2005-07-18 2007-07-27 엘지전자 주식회사 인쇄회로기판의 패드 및 그 제조방법
KR100797698B1 (ko) * 2005-09-27 2008-01-23 삼성전기주식회사 고밀도 인쇄회로기판 제조방법
KR100843705B1 (ko) * 2006-11-17 2008-07-04 삼성전자주식회사 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867798A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 无核心层的封装基板及其制造方法
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
US9137886B2 (en) 2012-01-13 2015-09-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
WO2017120609A1 (en) * 2016-01-08 2017-07-13 Lilotree, L.L.C. Printed circuit surface finish, method of use, and assemblies made therefrom

Also Published As

Publication number Publication date
KR101044154B1 (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US8132320B2 (en) Circuit board process
US8604359B2 (en) Package substrate and fabrication method thereof
JP4020874B2 (ja) 半導体装置およびその製造方法
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101177664B1 (ko) 인쇄회로기판의 제조방법
JP2019179831A (ja) 配線基板、配線基板の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20110003093A (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
KR100994099B1 (ko) 플립칩 기판 제조 방법
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
KR100732385B1 (ko) 패키지 기판 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR101969647B1 (ko) 포스트를 구비한 회로기판 제조방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JPH06291246A (ja) マルチチップ半導体装置
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8