TWI442530B - 封裝載板、封裝結構以及封裝載板製程 - Google Patents

封裝載板、封裝結構以及封裝載板製程 Download PDF

Info

Publication number
TWI442530B
TWI442530B TW99107472A TW99107472A TWI442530B TW I442530 B TWI442530 B TW I442530B TW 99107472 A TW99107472 A TW 99107472A TW 99107472 A TW99107472 A TW 99107472A TW I442530 B TWI442530 B TW I442530B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
patterned
dielectric layer
carrier
Prior art date
Application number
TW99107472A
Other languages
English (en)
Other versions
TW201113999A (en
Inventor
Yuan Chang Su
Shih Fu Huang
Chia Cheng Chen
Chia Hsiung Hsieh
Tzu Hui Chen
Kuang Hsiung Chen
Pao Ming Hsieh
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to US12/904,799 priority Critical patent/US8786062B2/en
Publication of TW201113999A publication Critical patent/TW201113999A/zh
Priority to US14/174,364 priority patent/US9165900B2/en
Application granted granted Critical
Publication of TWI442530B publication Critical patent/TWI442530B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

封裝載板、封裝結構以及封裝載板製程
本發明是有關於一種晶片封裝，且特別是有關於一種封裝載板、封裝結構以及封裝載板製程。
晶片封裝的目的在於保護裸露的晶片、降低晶片接點的密度及提供晶片良好的散熱。一種常見的封裝方式是將晶片安裝至一封裝載板，並將晶片的接點電性連接至封裝載板。因此，晶片的接點分佈可藉由封裝載板重新配置，以符合下一層級的外部元件的接點分佈。
本發明提供一種封裝載板，用以承載晶片。
本發明提供一種封裝結構，用以封裝晶片。
本發明提供一種封裝載板製程，用以製作封裝載板。
本發明提出一種封裝載板，其包括一介電層、一圖案化導電層、多個導電柱以及一圖案化防銲層。介電層具有一第一表面與一相背對於第一表面的第二表面以及多個開口。圖案化導電層嵌入於介電層的第一表面。這些導電柱分別配置於這些開口中，其中這些開口從介電層的第二表面延伸至圖案化導電層，且這些導電柱與圖案化導電層相連接。圖案化防銲層配置於介電層的第一表面上，且暴露出部分圖案化導電層。
本發明提出一種封裝結構，其包括一封裝載板、多個銲球、一晶片、多條銲線以及一封裝膠體。封裝載板其包括一介電層、一圖案化導電層、多個導電柱以及一圖案化防銲層。介電層具有一第一表面與一相背對於第一表面的第二表面以及多個開口。圖案化導電層嵌入於介電層的第一表面。這些導電柱分別配置於這些開口中，其中這些開口從介電層的第二表面延伸至圖案化導電層，且這些導電柱與圖案化導電層相連接。圖案化防銲層配置於介電層的第一表面上，且暴露出部分圖案化導電層。這些銲球配置於介電層的第二表面，且分別位於這些導電柱上。晶片配置於封裝載板上，且位於介電層的第一表面，晶片電性連接於圖案化導電層暴露於圖案化防銲層之部份。。封裝膠體包覆晶片以及部分封裝載板。
本發明提出一種封裝載板，其包括一介電層、一圖案化導電層、多個導電柱、一圖案化蝕刻終止層以及一圖案化防銲層。介電層具有一第一表面與一相背對於第一表面的第二表面以及多個從第一表面延伸至第二表面的貫孔。圖案化導電層配置於介電層的第一表面上，且覆蓋這些貫孔的一端。這些導電柱分別配置於這些貫孔中。圖案化蝕刻終止層配置於這些貫孔中，且位於這些導電柱與圖案化導電層之間。圖案化防銲層配置於介電層的第一表面上，且覆蓋圖案化導電層，其中圖案化防銲層暴露出部分圖案化導電層。
本發明提出一種封裝結構，其包括一封裝載板、多個銲球、一晶片、多條銲線以及一封裝膠體。封裝載板包括一介電層、一圖案化導電層、多個導電柱、一圖案化蝕刻終止層以及一圖案化防銲層。介電層具有一第一表面與一相背對於第一表面的第二表面以及多個從第一表面延伸至第二表面的貫孔。圖案化導電層配置於介電層的第一表面上，且覆蓋這些貫孔的一端。這些導電柱分別配置於這些貫孔中。圖案化蝕刻終止層配置於這些貫孔中，且位於這些導電柱與圖案化導電層之間。圖案化防銲層配置於介電層的第一表面上，且覆蓋圖案化導電層，其中圖案化防銲層暴露出部分圖案化導電層。這些銲球配置於介電層的第二表面，且分別位於這些導電柱上。晶片配置於封裝載板上，且位於介電層的第一表面，晶片電性連接於圖案化導電層暴露於圖案化防銲層之部份。封裝膠體包覆晶片以及部分封裝載板。
本發明提出一種封裝載板製程，其包括下列步驟。提供一導電初始層，其中導電初始層具有一第一表面與一相背對於第一表面的第二表面。形成一蝕刻終止層於導電初始層的第二表面上。形成一導電層於蝕刻終止層上。圖案化導電初始層，以形成多個導電柱。移除蝕刻終止層暴露於這些導電柱之外的部分，以暴露出部分導電層。壓合一介電層於導電層上，其中介電層暴露出這些導電柱。圖案化導電層，以形成一圖案化導電層。形成一圖案化防銲層於介電層上，其中圖案化防銲層暴露出部分圖案化導電層。
本發明還提出一種封裝載板製程，其包括下列步驟。提供一導電初始層，其中導電初始層具有一第一表面與一相背對於第一表面的第二表面。形成一圖案化導電層於導電初始層的第一表面上。形成多個導電柱於圖案化導電層上。壓合一介電層於導電初始層的第一表面上，其中介電層覆蓋圖案化導電層，且暴露出這些導電柱。移除導電初始層至暴露出介電層與圖案化導電層。形成一圖案化防銲層於介電層上，其中圖案化防銲層暴露出部分圖案化導電層。
基於上述，本發明是先形成多個與導電層(或圖案化導電層)電性連接之導電柱後，再壓合一介電層於導電層(或圖案化導電層)上，並使介電層暴露出這些導電柱的部份。相較於習知先提供介電層，再以貫穿介電層之導通孔或導電孔來電性連接介電層上的圖案化導電層而言，本發明之封裝結構在與習知之晶片封裝結構具有相同訊號線路的佈局下，可具有較小的封裝面積。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為本發明之一實施例之一種封裝結構的剖面示意圖。請先參考圖1A，在本實施例中，封裝結構10a包括一封裝載板100a、多個銲球102、一晶片104、多條銲線106以及一封裝膠體108。
詳細來說，封裝載板100a包括一介電層110、一圖案化導電層120、多個導電柱130a以及一圖案化防銲層140a。介電層110具有一第一表面112與一相背對於第一表面112的第二表面114以及多個開口116。介電層110可包含樹脂材料，例如二氟化銨樹脂(Ammonium BifluorideAjinomoto build-up film，ABF)、雙馬來酰亞胺樹脂(Bismaleimide Triazine，BT)、聚亞醯胺樹脂(Polyimide，PI)、液晶聚合樹脂物(LCP)、環氧樹脂(Epoxy)。這些樹脂材料可混以玻璃纖維例如纖維棉墊或填充特殊纖維，以加強介電層110的結構強度。
圖案化導電層120嵌入於介電層110的第一表面112。也就是說，圖案化導電層120可視為一種內埋式線路。這些導電柱130a分別配置於這些開口116中，其中這些開口116是從介電層110的第二表面114延伸至圖案化導電層120，且這些導電柱130a與圖案化導電層120相連接。在本實施例中，這些導電柱130a的高度分別小於這些開口116的深度。圖案化防銲層140a配置於介電層110的第一表面112上，且暴露出部分圖案化導電層120。
這些銲球102配置於介電層110的第二表面114，且分別位於這些導電柱130a上。在本實施例中，由於這些導電柱130a的高度分別小於這些開口116的深度，因此這些銲球102的部分是分別位於對應之這些開口116內。
晶片104配置於封裝載板100a上，且位於介電層110的第一表面112。在本實施例中，封裝結構10a更包括一黏著層109a，其中黏著層109a配置於晶片104與圖案化防銲層140a之間，用以將晶片104黏著至封裝載板100a。
晶片104係利用這些銲線106與圖案化防銲層140a所暴露出的圖案化導電層120電性連接。封裝膠體108包覆晶片104、這些銲線106以及部分封裝載板100a。
由於本實施例之封裝結構10a是藉由這些導電柱130a來連接圖案化導電層120(意即內埋式線路)的方式來取代習知以貫穿介電層之導通孔或導電孔來電性連接圖案化導電層，因此本實施例之封裝結構10a在與習知之晶片封裝結構具有相同訊號線路的佈局下(意即圖案化導電層的佈局)，可具有較小的封裝面積。
圖1B為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖1A與圖1B，圖1B之封裝結構10b與圖1A之封裝結構10a相似，惟二者主要差異之處在於：圖1B之封裝結構10b的黏著層109b是配置於封裝載板100b之圖案化防銲層140b所暴露出的部份圖案化導電層120與晶片104之間。
圖1C為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖1A與圖1C，圖1C之封裝結構10c與圖1A之封裝結構10a相似，惟二者主要差異之處在於：圖1C之封裝載板100c的這些導電柱130b的高度與這些開口116的深度實質上相等。也就是說，這些導電柱130b的一端與介電層110的第二表面114實質上切齊，且這些銲球102僅配置於對應之這些導電柱130b上，而不位於對應之這些開口116內。
圖1D為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖1A與圖1D，圖1D之封裝結構10d與圖1A之封裝結構10a相似，惟二者主要差異之處在於：圖1D之封裝結構10d的黏著層109b是配置於封裝載板100d之圖案化防銲層140b所暴露出的部份圖案化導電層120與晶片104之間。此外，封裝載板100d的這些導電柱130b的高度與這些開口116的深度實質上相等。也就是說，這些導電柱130b的一端與介電層110的第二表面114實質上切齊，且這些銲球102僅配置於對應之這些導電柱130b上，而不位於對應之這些開口116內。
圖1E為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖1A與圖1E，圖1E之封裝結構10e與圖1A之封裝結構10a相似，惟二者主要差異之處在於：圖1E之封裝結構10e的這些銲球102包括多個第一銲球102a以及一第二銲球102b，其中第二銲球102b在介電層110之第一表面112上的正投影與晶片104在介電層110之第一表面112上的正投影相重疊，且每一第一銲球102a的體積小於第二銲球102b的體積。
圖1F為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖1A與圖1F，圖1F之封裝結構10f與圖1A之封裝結構10a相似，惟二者主要差異之處在於：圖1F之封裝結構10f的黏著層109b是配置於圖案化防銲層140b所暴露出的部份圖案化導電層120與晶片104之間。此外，封裝結構10f的這些銲球102包括多個第一銲球102a以及一第二銲球102b，其中第二銲球102b在介電層110之第一表面112上的正投影與晶片104在介電層110之第一表面112上的正投影相重疊，且每一第一銲球102a的體積小於第二銲球102b的體積。
圖1G為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖1A與圖1G，圖1G之封裝結構10g與圖1A之封裝結構10a相似，惟二者主要差異之處在於：圖1G之封裝結構10g的這些銲球102包括多個第一銲球102a以及一第二銲球102b，其中第二銲球102b在介電層110之第一表面112上的正投影與晶片104在介電層110之第一表面112上的正投影相重疊，且每一第一銲球102a的體積小於第二銲球102b的體積。此外，這些導電柱130b的高度與這些開口116的深度實質上相等。也就是說，這些導電柱130b的一端與介電層110的第二表面114實質上切齊，且這些第一銲球102a與第二銲球102b僅配置於對應之這些導電柱130b上，而不位於對應之這些開口116內。
圖1H為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖1A與圖1H，圖1H之封裝結構10h與圖1A之封裝結構10a相似，惟二者主要差異之處在於：圖1H之封裝結構10h的黏著層109b是配置於圖案化防銲層140b所暴露出的部份圖案化導電層120與晶片104之間。此外，封裝結構10h的這些銲球102包括多個第一銲球102a以及一第二銲球102b，其中第二銲球102b在介電層110之第一表面112上的正投影與晶片104在介電層110之第一表面112上的正投影相重疊，且每一第一銲球102a的體積小於第二銲球102b的體積。再者，這些導電柱130b的高度與這些開口116的深度實質上相等。也就是說，這些導電柱130b的一端與介電層110的第二表面114實質上切齊，且這些第一銲球102a與第二銲球102b僅配置於對應之這些導電柱130b上，而不位於對應之這些開口116內。
圖2A為本發明之另一實施例之一種封裝結構的剖面示意圖。請參考圖2A，在本實施例中，封裝結構20a包括一封裝載板200a、多個銲球202、一晶片204、多條銲線206以及一封裝膠體208。
詳細來說，封裝載板200a包括一介電層210、一圖案化導電層220、多個導電柱230a、一圖案化蝕刻終止層240以及一圖案化防銲層250a。介電層210具有一第一表面212與一相背對於第一表面212的第二表面214以及多個從第一表面212延伸至第二表面214的貫孔216。圖案化導電層220配置於介電層210的第一表面212上，且覆蓋這些貫孔216的一端。也就是說，圖案化導電層220可視為一種非內埋式線路。這些導電柱230a分別配置於這些貫孔216中。在本實施例中，這些導電柱230a的高度分別小於這些貫孔216的深度。圖案化蝕刻終止層240配置於這些貫孔216中，且位於這些導電柱230a與圖案化導電層220之間，其中這些導電柱230a可透過圖案化蝕刻終止層240與圖案化導電層220電性連接，且圖案化蝕刻終止層240的材質例如是鎳。圖案化防銲層250a配置於介電層210的第一表面212上，且覆蓋圖案化導電層220，其中圖案化防銲層250a暴露出部分圖案化導電層220。
這些銲球202配置於介電層210的第二表面214，且分別位於這些導電柱上230a。在本實施例中，由於這些導電柱230a的高度分別小於這些貫孔216的深度，因此這些銲球202的部分是分別位於對應之這些貫孔216內。晶片204配置於封裝載板200a上，且位於介電層210的第一表面212。本實施例中，封裝結構20a更包括一黏著層209a，其中黏著層209a配置於晶片204與圖案化防銲層250a之間，用以將晶片204黏著至封裝載板200a。
這些銲線206連接於晶片204與圖案化防銲層250a所暴露出的圖案化導電層220之間，用以電性連接晶片204與圖案化導電層220。封裝膠體208包覆晶片204、這些銲線206以及部分封裝載板200a。
由於本實施例之封裝結構20a是透過這些導電柱230a及圖案化蝕刻終止層240來電性連接圖案化導電層220(意即非內埋式線路)的方式來取代習知以貫穿介電層之導通孔或導電孔來電性連接圖案化導電層，因此本實施例之封裝結構20a在與習知之晶片封裝結構具有相同訊號線路的佈局下(意即圖案化導電層的佈局)，可具有較小的封裝面積。
圖2B為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖2A與圖2B，圖2B之封裝結構20b與圖2A之封裝結構20a相似，惟二者主要差異之處在於：圖2B之封裝結構20b的黏著層209b是配置於封裝載板200b之圖案化防銲層250b所暴露出的部份圖案化導電層220與晶片204之間。
圖2C為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖2A與圖2C，圖2C之封裝結構20c與圖2A之封裝結構20a相似，惟二者主要差異之處在於：圖2C之封裝載板200c的這些導電柱230b的高度與這些貫孔216的深度實質上相等。也就是說，這些導電柱230b的一端與介電層210的第二表面214實質上切齊，且這些銲球202僅配置於對應之這些導電柱230b上，而不位於對應之這些貫孔216內。
圖2D為本發明之另一實施例之一種封裝結構的剖面示意圖。請同時參考圖2A與圖2D，圖2D之封裝結構20d與圖2A之封裝結構20a相似，惟二者主要差異之處在於：圖2D之封裝結構20d的黏著層209b是配置於封裝載板200d之圖案化防銲層250b所暴露出的部份圖案化導電層220與晶片204之間。此外，封裝載板200d的這些導電柱230b的高度與這些貫孔216的深度實質上相等。也就是說，這些導電柱230b的一端與介電層210的第二表面214實質上切齊，且這些銲球202僅配置於對應之這些導電柱230b上，而不位於對應之這些貫孔216內。
在一些實施例中，圖案化導電層用以與銲線接合之暴露表面上可設有一保護層(未示於圖中)，例如是鎳/金、鎳/鎘/金、鎳/銀、金、錫及其合金(如錫鉛合金)、銀或化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold,ENEPIG)。
雖然前述之晶片封裝體實施例中，晶片皆例示以打線接合的方式與圖案化導電層電性連接。然而，在另一未繪示實施例中，只要將圖案化導電層之暴露部份設計在晶片正下方的區域，則晶片亦可以覆晶接合(flip chip bonding)的方式與圖案化導電層電性連接。詳細言之，晶片可藉由導電凸塊連接至圖案化導電層之暴露部份，導電凸塊例如為銲錫凸塊(solder bump)、銅柱(copper pillar)、銅凸塊(copper stud bump)或金凸塊(golden stud bump)。此外，可在晶片與封裝載板之間配置一底膠，以包覆導電凸塊。
本發明亦提供製作封裝載板300、400、500、600的製程如下，並配合圖3A至圖3R、圖4A至圖4Q、圖5A至圖5M以及圖5A至圖6M對封裝載板300、400、500、600進行詳細的說明。
圖3A至圖3R繪示本發明之一實施例之一種封裝載板製程的剖面示意圖。請先參考圖3A，依照本實施例的封裝載板製程，首先，提供一導電初始層302，其中導電初始層302具有一第一表面303a與一相背對於第一表面303a的第二表面303b。在本實施例中，導電初始層302例如是銅箔。
接著，請參考圖3B，配置一第一承載器306及一第一乾膜層304於導電初始層302的第一表面303a上，其中第一乾膜層304位於第一承載器306與導電初始層302之間。
接著，請參考圖3C，形成一蝕刻終止層308於導電初始層302的第二表面303b上。在本實施例中，蝕刻終止層308的材質例如是鎳。
接著，請參考圖3D，形成一導電層312於蝕刻終止層308上。在本實施例中，導電層312的材質例如是銅。
接著，請參考圖3E，移除第一承載器306以暴露出第一乾膜層304，以及配置一第二承載器316及一第二乾膜層314於導電層312上，其中第二乾膜層314位於第二承載器316與導電層312之間。
接著，請同時參考圖3E與參考圖3F，圖案化導電初始層302，以形成多個導電柱302a。在本實施例中，圖案化導電初始層302的步驟包括圖案化第一乾膜層304以形成一第一圖案化乾膜層(未繪示)。接著，藉由第一圖案化乾膜層為一蝕刻罩幕，蝕刻導電初始層302以形成這些導電柱302a，並暴露出蝕刻終止層308。之後，移除第一圖案化乾膜層。
接著，請參考圖3G，移除蝕刻終止層308暴露於這些導電柱302a之外的部分，以暴露出部分導電層312，並形成一位於這些導電柱302a下方的圖案化蝕刻終止層308a。
接著，請同時參考圖3H與圖3I，提供一介電層318於導電層312的上方，並透過熱壓合的方式將介電層318壓合至導電層312上，其中這些導電柱302a分別穿過介電層318預先形成的多個開口318a，使得介電層318暴露出這些導電柱302a。在本實施例中，介電層318例如是一纖維預浸材料(prepreg)。
接著，請參考圖3J，移除這些導電柱302a的局部，以形成多個導電柱302b，其中每一導電柱302b的高度加上圖案化蝕刻終止層308a的厚度小於介電層318的厚度。
接著，請參考圖3K，配置一第三乾膜層322於介電層318上。
接著，請參考圖3L，移除位於第二乾膜層314上的第二承載器316，並配置一第三承載器324於第三乾膜層322上，以使第三乾膜層322位於第三承載器324與介電層318之間。
接著，請同時參考圖3L與圖3M，圖案化導電層312，以形成一圖案化導電層312a。在本實施例中，圖案化導電層312的步驟包括圖案化第二乾膜層314以形成一第二圖案化乾膜層(未繪示)。接著，藉由第二圖案化乾膜層為一蝕刻罩幕，蝕刻導電層312以形成圖案化導電層312a，並暴露出部分介電層318。最後，移除第二圖案化乾膜層。
接著，請參考圖3N，形成一圖案化防銲層326於介電層318上，其中圖案化防銲層326暴露出部分圖案化導電層312a。
接著，請參考圖3O，形成一表面保護層328於圖案化防銲層326所暴露出的圖案化導電層312a上，其中表面保護層328包覆圖案化防銲層326所暴露出的圖案化導電層312a。在此必須說明的是，圖案化導電層312a上的表面保護層328除了可減緩圖案化導電層312a的氧化速率外，當此圖案化導電層312a作為一打線接合的接墊時，此表面保護層328亦可增加圖案化導電層312a與銲線(未繪示)之間的接合強度。表面保護層328例如是鎳/金、鎳/鎘/金、鎳/銀、金、錫及其合金(如錫鉛合金)、銀或化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold,ENEPIG)。接著，請參考圖3P，移除第三承載器324，以暴露出第三乾膜層322。
之後，請參考圖3Q，移除第三乾膜層322，以暴露出介電層318以及這些導電柱302b。
最後，請參考圖3R，形成一表面保護層332於這些導電柱302b上，其中表面保護層332例如是一抗氧化層(例如有機保焊劑(Organic Solderability Preservative，OSP))，用以減緩這些導電柱302b的氧化速率。至此，已完成封裝載板300的製作。適合應用之有機保焊劑例如是苯并三氮唑系(benzotriazole)，苯丙咪唑系(Benzimidazoles)，及其相關衍生物。
由於本實施例是先形成與導電層312電性連接的這些導電柱302a，再壓合介電層318於導電層312上，並暴露出這些導電柱302a的部分，最後再形成圖案化導電層312，而完成同時具有非內埋式線路及這些導電柱302a的封裝載板300。相較於習知先提供介電層，再以貫穿介電層之導通孔或導電孔來電性連接圖案化導電層而言，本發明之封裝載板300在與習知之晶片封裝載板具有相同訊號線路的佈局下(意即圖案化導電層312的佈局)，可有效縮減封裝的面積。
圖4A至圖4Q繪示本發明之另一實施例之一種封裝載板製程的剖面示意圖。請先參考圖4A，依照本實施例的封裝載板製程，首先，提供一導電初始層402，其中導電初始層402具有一第一表面403a與一相背對於第一表面403a的第二表面403b。在本實施例中，導電初始層402例如是銅箔。
接著，請參考圖4B，配置一第一承載器406及一第一乾膜層404於導電初始層402的第一表面403a上，其中第一乾膜層404位於第一承載器406與導電初始層402之間。
接著，請參考圖4C，形成一蝕刻終止層408於導電初始層402的第二表面403b上。在本實施例中，蝕刻終止層408的材質例如是鎳。
接著，請參考圖4D，形成一導電層412於蝕刻終止層408上。在本實施例中，導電層412的材質例如是銅。
接著，請參考圖4E，移除第一承載器406以暴露出第一乾膜層404，以及配置一第二承載器416及一第二乾膜層414於導電層412上，其中第二乾膜層414位於第二承載器416與導電層412之間。
接著，請同時參考圖4E與參考圖4F，圖案化導電初始層402，以形成多個導電柱402a。在本實施例中，圖案化導電初始層402的步驟包括圖案化第一乾膜層404以形成一第一圖案化乾膜層(未繪示)。接著，藉由第一圖案化乾膜層為一蝕刻罩幕，蝕刻導電初始層402以形成這些導電柱402a，並暴露出蝕刻終止層408。之後，移除第一圖案化乾膜層。
接著，請參考圖4G，移除蝕刻終止層408暴露於這些導電柱402a之外的部分，以暴露出部分導電層412，並形成一位於這些導電柱402a下方的圖案化蝕刻終止層408a。
接著，請同時參考圖4H與圖4I，提供一介電層418於導電層412的上方，並透過熱壓合的方式將介電層418壓合至導電層412上，其中這些導電柱402a分別穿過介電層418預先形成的多個開口418a，使得介電層418暴露出這些導電柱402a。在本實施例中，介電層418的厚度與每一導電柱402a的高度加上圖案化蝕刻終止層408a的厚度實質上相同，且介電層418例如是一纖維預浸材料(Prepreg)。
接著，請參考圖4J，配置一第三乾膜層422於介電層418上，其中這些導電柱402a直接接觸第三乾膜層422。
接著，請參考圖4K，移除位於第二乾膜層414上的第二承載器416，並配置一第三承載器424於第三乾膜層422上，以使第三乾膜層422位於第三承載器424與介電層418之間。
接著，請同時參考圖4K與圖4L，圖案化導電層412，以形成一圖案化導電層412a。在本實施例中，圖案化導電層412的步驟包括圖案化第二乾膜層414以形成一第二圖案化乾膜層(未繪示)。接著，藉由第二圖案化乾膜層為一蝕刻罩幕，蝕刻導電層412以形成圖案化導電層412a，並暴露出部分介電層418。最後，移除第二圖案化乾膜層。
接著，請參考圖4M，形成一圖案化防銲層426於介電層418上，其中圖案化防銲層426暴露出部分圖案化導電層412a。
接著，請參考圖4N，形成一表面保護層428於圖案化防銲層426所暴露出的圖案化導電層412a上，其中表面保護層428包覆圖案化防銲層426所暴露出的圖案化導電層412a。在此必須說明的是，圖案化導電層412a上的表面保護層428除了可減緩圖案化導電層412a的氧化速率外，當此圖案化導電層412a作為一打線接合的接墊時，此表面保護層428亦可增加圖案化導電層412與銲線(未繪示)之間的接合強度。表面保護層428例如是鎳/金、鎳/鎘/金、鎳/銀、金、錫及其合金(如錫鉛合金)、銀或化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold,ENEPIG)。
接著，請參考圖4O，移除第三承載器424，以暴露出第三乾膜層422。
之後，請參考圖4P，移除第三乾膜層422，以暴露出介電層418以及這些導電柱402a。
最後，請參考圖4Q，形成一表面保護層432於這些導電柱402a上，其中表面保護層432例如是一抗氧化層，用以減緩這些導電柱402a的氧化速率。至此，已完成封裝載板400的製作。
圖5A至圖5M繪示本發明之一實施例之一種封裝載板製程的剖面示意圖。請先參考圖5A，依照本實施例的封裝載板製程，首先，提供一導電初始層502，其中導電初始層502具有一第一表面503a與一相背對於第一表面503a的第二表面503b。在本實施例中，導電初始層502例如是銅箔。
接著，請參考圖5B，配置一第一承載器504於導電初始層502的第二表面503b上。
接著，請參考圖5C，利用一半加成製程(semi-additive process)形成一圖案化導電層506於導電初始層502的第一表面503a上。具體而言，將介電、光阻或其他適當材質的暫時罩幕配置在導電初始層502上。接著圖案化此罩幕以在圖案化導電層506所需的位置形成開口。利用導電初始層502作為陰極，以在這些開口內電鍍形成圖案化導電層506。然後移除此電鍍用的罩幕。
接著，請參考圖5D，利用一半加成製程(semi-additive process)形成多個導電柱508於圖案化導電層506上。具體而言，將介電、光阻或其他適當材質的暫時罩幕配置在圖5C的結構上。接著圖案化此罩幕以在這些導電柱508所需的位置形成開口。利用導電初始層502及圖案化導電層506作為陰極，以在這些開口內電鍍形成這些導電柱508。然後移除此電鍍用的罩幕。
接著，請同時參考圖5E與圖5F，提供一介電層512於導電初始層502之第一表面503a的上方，並透過熱壓合的方式將介電層512壓合至導電初始層502的第一表面503a上，其中這些導電柱508分別穿過介電層512預先形成的多個開口512a，使得介電層512覆蓋圖案化導電層506並暴露出這些導電柱508。在本實施例中，介電層512例如是一纖維預浸材料(Prepreg)。
接著，請參考圖5G，移除這些導電柱508的局部，以形成多個導電柱508a，其中每一導電柱508a的高度加上圖案化導電層506的厚度小於介電層512的厚度。在本實施例中，移除這些導電柱508的方法包括一蝕刻步驟。
接著，請參考圖5H，移除第一承載器504以暴露出導電初始層502的第二表面503b，以及配置一第二承載器516以及一乾膜層514於介電層512上，其中乾膜層514位於第二承載器516與介電層512之間。
接著，請參考圖5I，移除導電初始層502至暴露出介電層512與圖案化導電層506。在本實施例中，移除導電初始層502的方法包括一蝕刻步驟。
接著，請參考圖5J，形成一圖案化防銲層518於介電層512上，其中圖案化防銲層518暴露出部分圖案化導電層506。
接著，請參考圖5K，形成一表面保護層522於圖案化防銲層518所暴露出的圖案化導電層506上。在此必須說明的是，圖案化導電層506上的表面保護層522除了可減緩圖案化導電層506的氧化速率外，當此圖案化導電層506作為一打線接合的接墊時，此表面保護層522亦可增加圖案化導電層506與銲線(未繪示)之間的接合強度。
之後，請參考圖5L，移除第二承載器516以及位於第二承載器516上的乾膜層514，以暴露出介電層512以及這些導電柱508a。
最後，請參考圖5M，形成一表面保護524層於這些導電柱508a上，其中表面保護層524例如是一抗氧化層，用以減緩這些導電柱508a的氧化速率。至此，已完成封裝載板500的製作。
由於本實施例是先形成與圖案化導電層506電性連接的這些導電柱508，再壓合介電層512於圖案化導電層506上，並暴露出這些導電柱508a的部分，而完成同時具有內埋式線路及這些導電柱508a的封裝載板500。相較於習知先提供介電層，再以貫穿介電層之導通孔或導電孔來電性連接圖案化導電層而言，本發明之封裝載板500在與習知之晶片封裝載板具有相同訊號線路的佈局下(意即圖案化導電層506的佈局)，可具有較小的封裝面積。
圖6A至圖6M繪示本發明之另一實施例之一種封裝載板製程的剖面示意圖。請先參考圖6A，依照本實施例的封裝載板製程，首先，提供一導電初始層602，其中導電初始層602具有一第一表面603a與一相背對於第一表面603a的第二表面603b。在本實施例中，導電初始層602的材質例如是銅箔。
接著，請參考圖6B，配置一第一承載器604於導電初始層602的第二表面603b上。
接著，請參考圖6C，形成一圖案化導電層606於導電初始層602的第一表面603a上。
接著，請參考圖6D，形成多個導電柱608於圖案化導電層606上。
接著，請同時參考圖6E與圖6F，提供一介電層612於導電初始層602之第一表603a的上方，並透過熱壓合的方式將介電層612壓合至導電初始層602的第一表面603a上，其中這些導電柱608分別穿過介電層612預先形成的多個開口612a，使得介電層612覆蓋圖案化導電層606並暴露出這些導電柱608。在本實施例中，介電層612例如是一纖維預浸材料(Prepreg)。
接著，請參考圖6G，移除這些導電柱608的局部，以形成多個導電柱608a，其中介電層612的厚度與每一導電柱608a的高度加上圖案化導電層606的厚度實質上相同。在本實施例中，移除這些導電柱608的方法包括一蝕刻步驟。
接著，請參考圖6H，移除第一承載器604以暴露出導電初始層602的第二表面603b，以及配置一第二承載器616以及一乾膜層614於介電層612上，其中乾膜層614位於第二承載器616與介電層612之間。
接著，請參考圖6I，移除導電初始層602至暴露出介電層612與圖案化導電層606。在本實施例中，移除導電初始層602的方法包括一蝕刻步驟。
接著，請參考圖6J，形成一圖案化防銲層618於介電層612上，其中圖案化防銲層618暴露出部分圖案化導電層606。
接著，請參考圖6K，形成一表面保護層622於圖案化防銲層618所暴露出的圖案化導電層606上。在此必須說明的是，圖案化導電層606上的表面保護層622除了可減緩圖案化導電層606的氧化速率外，當此圖案化導電層606作為一打線接合的接墊時，此表面保護層622亦可增加圖案化導電層606與銲線(未繪示)之間的接合強度。
之後，請參考圖6L，移除第二承載器616以及位於第二承載器616上的乾膜層614，以暴露出介電層612以及這些導電柱608a。
最後，請參考圖6M，形成一表面保護624層於這些導電柱608a上，其中表面保護層624例如是一抗氧化層，用以減緩這些導電柱608a的氧化速率。至此，已完成封裝載板600的製作。
綜上所述，本發明之封裝載板透過導電柱來取代習知之導通孔或導電孔，可有效減少封裝面積，而使用本發明之封裝載板的封裝結構，在與習知之晶片封裝結構具有相同訊號線路的佈局下，可具有較小的封裝面積。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10a～10h．．．封裝結構
100a～100d．．．封裝載板
102．．．銲球
102a．．．第一銲球
102b．．．第二銲球
104．．．晶片
106．．．銲線
108．．．封裝膠體
109a、109b．．．黏著層
110．．．介電層
112．．．第一表面
114．．．第二表面
116．．．開口
120．．．圖案化導電層
130a、130b．．．導電柱
140a、140b．．．圖案化防銲層
20a～20d．．．封裝結構
200a～200d．．．封裝載板
202．．．銲球
204．．．晶片
206．．．銲線
208．．．封裝膠體
209a、209b．．．黏著層
210．．．介電層
212．．．第一表面
214．．．第二表面
216．．．貫孔
220．．．圖案化導電層
230a、230b．．．導電柱
240．．．圖案化蝕刻終止層
250a、250b．．．圖案化防銲層
300．．．封裝載板
302．．．導電初始層
302a、302b．．．導電柱
303a．．．第一表面
303b．．．第二表面
304．．．第一乾膜層
306．．．第一承載器
308．．．蝕刻終止層
308a．．．圖案化蝕刻終止層
312．．．導電層
312a．．．圖案化導電層
314．．．第二乾膜層
316．．．第二承載器
318．．．介電層
318a．．．開口
322．．．第三乾膜層
324．．．第三承載器
326．．．圖案化防銲層
328．．．表面保護層
332．．．表面保護層
400．．．封裝載板
402．．．導電初始層
402a．．．導電柱
403a．．．第一表面
403b．．．第二表面
404．．．第一乾膜層
406．．．第一承載器
408．．．蝕刻終止層
408a．．．圖案化蝕刻終止層
412．．．導電層
412a．．．圖案化導電層
414．．．第二乾膜層
416．．．第二承載器
418．．．介電層
418a．．．開口
422．．．第三乾膜層
424．．．第三承載器
426．．．圖案化防銲層
428．．．表面保護層
432．．．表面保護層
500．．．封裝載板
502．．．導電初始層
503a．．．第一表面
503b．．．第二表面
504．．．第一承載器
506．．．圖案化導電層
508、508a．．．導電柱
512．．．介電層
512a．．．開口
514．．．乾膜層
516．．．第二承載器
518．．．圖案化防銲層
522．．．表面保護層
524．．．表面保護層
600．．．封裝載板
602．．．導電初始層
603a．．．第一表面
603b．．．第二表面
604．．．第一承載器
606．．．圖案化導電層
608、608a．．．導電柱
612．．．介電層
612a．．．開口
614．．．乾膜層
616．．．第二承載器
618．．．圖案化防銲層
622．．．表面保護層
624．．．表面保護層
圖1A為本發明之一實施例之一種封裝結構的剖面示意圖。
圖1B至圖1H為本發明之多個實施例之封裝結構的剖面示意圖。
圖2A為本發明之另一實施例之一種封裝結構的剖面示意圖。
圖2B至圖2D為本發明之多個實施例之封裝結構的剖面示意圖。
圖3A至圖3R繪示本發明之一實施例之一種封裝載板製程的剖面示意圖。
圖4A至圖4Q繪示本發明之另一實施例之一種封裝載板製程的剖面示意圖。
圖5A至圖5M繪示本發明之又一實施例之一種封裝載板製程的剖面示意圖。
圖6A至圖6M繪示本發明之再一實施例之一種封裝載板製程的剖面示意圖。
10a．．．封裝結構
100a．．．封裝載板
102．．．銲球
104．．．晶片
106．．．銲線
108．．．封裝膠體
109a．．．黏著層
110．．．介電層
112．．．第一表面
114．．．第二表面
116．．．開口
120．．．圖案化導電層
130a．．．導電柱
140a．．．圖案化防銲層

Claims (28)

  1. 一種封裝載板，包括：一介電層，具有一第一表面與一相背對於該第一表面的第二表面以及多個開口；一圖案化導電層，嵌入於該介電層的該第一表面，該圖案化導電層的一上表面實質上齊平於該介電層之該第一表面；多個導電柱，分別配置於該些開口中，其中該些開口從該介電層的該第二表面延伸至該圖案化導電層，且該些導電柱與該圖案化導電層相連接；以及一圖案化防銲層，配置於該介電層的該第一表面上，且暴露出部分該圖案化導電層。
  2. 如申請專利範圍第1項所述之封裝載板，其中該些導電柱的高度分別小於該些開口的深度。
  3. 如申請專利範圍第1項所述之封裝載板，其中該些導電柱的高度與該些開口的深度實質上相等。
  4. 一種封裝結構，包括：一封裝載板，包括：一介電層，具有一第一表面與一相背對於該第一表面的第二表面以及多個開口；一圖案化導電層，嵌入於該介電層的該第一表面，該圖案化導電層的一上表面實質上齊平於該介電層之該第一表面；多個導電柱，分別配置於該些開口中，其中該些 開口從該介電層的該第二表面延伸至該圖案化導電層，且該些導電柱與該圖案化導電層相連接；以及一圖案化防銲層，配置於該介電層的該第一表面上，且暴露出部分該圖案化導電層；多個銲球，配置於該介電層的該第二表面，且分別位於該些導電柱上；一晶片，配置於該封裝載板上，且位於該介電層的該第一表面，該晶片電性連接於該圖案化導電層暴露於該圖案化防銲層之部份；以及一封裝膠體，包覆該晶片以及部分該封裝載板。
  5. 如申請專利範圍第4項所述之封裝結構，更包括一黏著層，配置於該晶片與該圖案化防銲層之間。
  6. 如申請專利範圍第4項所述之封裝結構，更包括一黏著層，配置於該圖案化防銲層所暴露出的部份該圖案化導電層與該晶片之間。
  7. 如申請專利範圍第4項所述之封裝結構，其中該些導電柱的高度分別小於該些開口的深度，使得每一該些銲球至少有部份係埋設於相對應之開口內。
  8. 如申請專利範圍第4項所述之封裝結構，其中該些導電柱的高度與該些開口的深度實質上相等。
  9. 如申請專利範圍第4項所述之封裝結構，其中該些銲球包括多個第一銲球以及一第二銲球，該第二銲球在該介電層之該第一表面上的正投影與該晶片在該介電層之該第一表面上的正投影相重疊，且各該第一銲球的體積小於 該第二銲球的體積。
  10. 一種封裝載板，包括：一介電層，具有一第一表面與一相背對於該第一表面的第二表面以及多個從該第一表面延伸至該第二表面的貫孔；一圖案化導電層，配置於該介電層的該第一表面上，且覆蓋該些貫孔的一端；多個導電柱，分別配置於該些貫孔中；一圖案化蝕刻終止層，配置於該些貫孔中，且位於該些導電柱與該圖案化導電層之間；以及一圖案化防銲層，配置於該介電層的該第一表面上，且覆蓋該圖案化導電層，其中該圖案化防銲層暴露出部分該圖案化導電層。
  11. 如申請專利範圍第10項所述之封裝載板，其中該些導電柱的高度分別小於該些貫孔的深度。
  12. 如申請專利範圍第10項所述之封裝載板，其中該些導電柱的一端與該介電層的該第二表面實質上切齊。
  13. 一種封裝結構，包括：一封裝載板，包括：一介電層，具有一第一表面與一相背對於該第一表面的第二表面以及多個從該第一表面延伸至該第二表面的貫孔；一圖案化導電層，配置於該介電層的該第一表面上，且覆蓋該些貫孔的一端； 多個導電柱，分別配置於該些貫孔中；一圖案化蝕刻終止層，配置於該些貫孔中，且位於該些導電柱與該圖案化導電層之間；以及一圖案化防銲層，配置於該介電層的該第一表面上，且覆蓋該圖案化導電層，其中該圖案化防銲層暴露出部分該圖案化導電層；多個銲球，配置於該介電層的該第二表面，且分別位於該些導電柱上；一晶片，配置於該封裝載板上，且位於該介電層的該第一表面，該晶片電性連接於該圖案化導電層暴露於該圖案化防銲層之部份；以及一封裝膠體，包覆該晶片以及部分該封裝載板。
  14. 如申請專利範圍第13項所述之封裝結構，更包括一黏著層，配置於該晶片與該圖案化防銲層之間。
  15. 如申請專利範圍第13項所述之封裝結構，更包括一黏著層，配置於該圖案化防銲層所暴露出的部份該圖案化導電層與該晶片之間。
  16. 如申請專利範圍第13項所述之封裝結構，其中該些導電柱的高度分別小於該些貫孔的深度，使得每一該些銲球至少有部份係埋設於相對應之開口內。
  17. 如申請專利範圍第13項所述之封裝結構，其中該些導電柱的一端與該介電層的該第二表面實質上切齊。
  18. 一種封裝載板製程，包括：提供一導電初始層，該導電初始層具有一第一表面與 一相背對於該第一表面的第二表面；形成一蝕刻終止層於該導電初始層的該第二表面上；形成一導電層於該蝕刻終止層上；圖案化該導電初始層，以形成多個導電柱；移除該蝕刻終止層暴露於該些導電柱之外的部分，以暴露出部分該導電層；形成一介電層於該導電層上，其中該介電層暴露出該些導電柱；圖案化該導電層，以形成一圖案化導電層；以及形成一圖案化防銲層於該介電層上，其中該圖案化防銲層暴露出部分該圖案化導電層。
  19. 如申請專利範圍第18項所述之封裝載板製程，其中形成該介電層於該導電層上之後，更包括：移除該些導電柱的局部，以使各該導電柱的高度加上該蝕刻終止層的厚度小於該介電層的厚度。
  20. 如申請專利範圍第18項所述之封裝載板製程，其中形成該介電層於該導電層上之後，該介電層的厚度與各該導電柱的高度加上該蝕刻終止層的厚度實質上相同。
  21. 如申請專利範圍第18項所述之封裝載板製程，更包括：於形成該蝕刻終止層於該導電初始層的該第二表面上之前，配置一第一承載器及一第一乾膜層於該導電初始層的該第一表面上，其中該第一乾膜層位於該第一承載器與該導電初始層之間； 在圖案化該導電初始層之前，移除該第一承載器，且圖案化該第一乾膜層以形成一第一圖案化乾膜層；藉由該第一圖案化乾膜層為一蝕刻罩幕，蝕刻該導電初始層以形成該些導電柱；以及移除該第一圖案化乾膜層。
  22. 如申請專利範圍第18項所述之封裝載板製程，更包括：於形成該導電層於該蝕刻終止層上之後，配置一第二承載器及一第二乾膜層於該導電層上，其中該第二乾膜層位於該第二承載器與該導電層之間；在圖案化該導電層之前，移除該第二承載器，且圖案化該第二乾膜層以形成一第二圖案化乾膜層；藉由該第二圖案化乾膜層為一蝕刻罩幕，蝕刻該導電層以形成該圖案化導電層；以及移除該第二圖案化乾膜層。
  23. 如申請專利範圍第18項所述之封裝載板製程，更包括：於形成該介電層於該導電層上之後，配置一第三承載器及一第三乾膜層於該介電層上，其中該第三乾膜層位於該第三承載器與該介電層之間；以及於形成該圖案化防銲層於該介電層上之後，移除該第三承載器以及位於該第三承載器上的該第三乾膜層。
  24. 一種封裝載板製程，包括：提供一導電初始層，該導電初始層具有一第一表面與 一相背對於該第一表面的第二表面；利用一半加成製程(semi-additive process)形成一圖案化導電層於該導電初始層的該第一表面上；利用一半加成製程形成多個導電柱於該圖案化導電層上，其中該些導電柱係直接連接於該圖案化導電層；形成一介電層於該導電初始層的該第一表面上，其中該介電層覆蓋該圖案化導電層，且暴露出該些導電柱；移除該導電初始層至暴露出該介電層與該圖案化導電層；以及形成一圖案化防銲層於該介電層上，其中該圖案化防銲層暴露出部分該圖案化導電層。
  25. 如申請專利範圍第24項所述之封裝載板製程，其中形成該介電層於該導電初始層的該第一表面上之後，更包括：移除該些導電柱的局部，以使各該導電柱的高度加上該圖案化導電層的厚度小於該介電層的厚度。
  26. 如申請專利範圍第24項所述之封裝載板製程，其中形成該介電層於該導電初始層上之後，該介電層的厚度與各該導電柱的高度加上該圖案化導電層的厚度實質上相同。
  27. 如申請專利範圍第24項所述之封裝載板製程，更包括：於形成該圖案化導電層於該導電初始層的該第一表面上之前，配置一第一承載器於該導電初始層的該第二表 面上；以及在移除該導電初始層之前，移除該第一承載器。
  28. 如申請專利範圍第24項所述之封裝載板製程，更包括：於形成該介電層於該導電初始層的該第一表面上之後，配置一第二承載器以及一乾膜層於該介電層上，其中該乾膜層位於該第二承載器與該介電層之間；以及於形成該圖案化防銲層於該介電層上之後，移除該第二承載器以及位於該第二承載器上的該乾膜層。
TW99107472A 2009-10-14 2010-03-15 封裝載板、封裝結構以及封裝載板製程 TWI442530B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/904,799 US8786062B2 (en) 2009-10-14 2010-10-14 Semiconductor package and process for fabricating same
US14/174,364 US9165900B2 (en) 2009-10-14 2014-02-06 Semiconductor package and process for fabricating same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25139609P 2009-10-14 2009-10-14
US29451910P 2010-01-13 2010-01-13

Publications (2)

Publication Number Publication Date
TW201113999A TW201113999A (en) 2011-04-16
TWI442530B true TWI442530B (zh) 2014-06-21

Family

ID=43910522

Family Applications (2)

Application Number Title Priority Date Filing Date
TW99107472A TWI442530B (zh) 2009-10-14 2010-03-15 封裝載板、封裝結構以及封裝載板製程
TW099112317A TWI489604B (zh) 2009-10-14 2010-04-20 封裝載板、封裝結構以及封裝載板製程

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099112317A TWI489604B (zh) 2009-10-14 2010-04-20 封裝載板、封裝結構以及封裝載板製程

Country Status (2)

Country Link
CN (2) CN102044520B (zh)
TW (2) TWI442530B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409920B (zh) * 2011-06-01 2013-09-21 Powertech Technology Inc 避免晶片座剝落之無外引腳導線架式晶片封裝構造
CN202948918U (zh) * 2011-10-20 2013-05-22 先进封装技术私人有限公司 封装基板及半导体元件的封装结构
TWI556396B (zh) * 2012-03-13 2016-11-01 日月光半導體製造股份有限公司 半導體晶片、應用其之半導體結構及其製造方法
US9190854B2 (en) * 2012-06-15 2015-11-17 Broadcom Corporation Charger external power device gain sampling
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
TWI500130B (zh) * 2013-02-27 2015-09-11 矽品精密工業股份有限公司 封裝基板及其製法暨半導體封裝件及其製法
CN109637995B (zh) * 2013-09-03 2022-11-22 日月光半导体制造股份有限公司 基板结构、封装结构及其制造方法
CN104465575B (zh) * 2013-09-17 2019-04-12 日月光半导体制造股份有限公司 半导体封装及其制造方法
JP6215243B2 (ja) * 2014-02-13 2017-10-18 群成科技股▲分▼有限公司 電子パッケージ、パッケージキャリアおよび両者の製造方法
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
WO2016007175A1 (en) 2014-07-11 2016-01-14 Intel Corporation Bendable and stretchable electronic devices and methods
TWI586231B (zh) * 2014-11-27 2017-06-01 聯詠科技股份有限公司 電源及訊號延伸器及電路板
US9576918B2 (en) * 2015-05-20 2017-02-21 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
TWI594349B (zh) * 2015-12-04 2017-08-01 恆勁科技股份有限公司 半導體封裝載板及其製造方法
CN106847778B (zh) 2015-12-04 2021-06-29 恒劲科技股份有限公司 半导体封装载板及其制造方法
CN107768320A (zh) * 2016-08-18 2018-03-06 恒劲科技股份有限公司 电子封装件及其制法
US9711442B1 (en) 2016-08-24 2017-07-18 Nanya Technology Corporation Semiconductor structure
TWI635587B (zh) * 2017-04-26 2018-09-11 力成科技股份有限公司 封裝結構及其製作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2002185097A (ja) * 2000-12-12 2002-06-28 Hitachi Chem Co Ltd 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN100373596C (zh) * 2004-09-07 2008-03-05 日月光半导体制造股份有限公司 球格阵列封装基板及其制造方法及其球格阵列封装构造
TWI294172B (en) * 2006-02-21 2008-03-01 Via Tech Inc Chip package structure and stacked structure of chip package
CN100539122C (zh) * 2006-07-21 2009-09-09 日月光半导体制造股份有限公司 系统封装的封装体
CN100596255C (zh) * 2006-08-11 2010-03-24 高陆股份有限公司 高瓦数细线路载板的制法及其结构
CN101207103B (zh) * 2006-12-15 2011-08-24 先进封装技术私人有限公司 半导体封装元件及其制造方法
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
CN101388374A (zh) * 2007-09-10 2009-03-18 欣兴电子股份有限公司 芯片封装载板及其凸块焊盘结构
CN101515574B (zh) * 2008-02-18 2011-06-22 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN101587842A (zh) * 2008-05-21 2009-11-25 欣兴电子股份有限公司 芯片封装载板及其制造方法

Also Published As

Publication number Publication date
TW201114000A (en) 2011-04-16
CN102044515A (zh) 2011-05-04
CN102044515B (zh) 2013-05-01
CN102044520B (zh) 2012-11-07
TW201113999A (en) 2011-04-16
CN102044520A (zh) 2011-05-04
TWI489604B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
TWI442530B (zh) 封裝載板、封裝結構以及封裝載板製程
US9165900B2 (en) Semiconductor package and process for fabricating same
US8399776B2 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
KR101681028B1 (ko) 반도체 패키지 및 그 제조방법
TWI667759B (zh) 形成用於覆晶半導體晶粒的墊佈局的半導體裝置及方法
US9024422B2 (en) Package structure having embedded semiconductor component and fabrication method thereof
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
TWI557855B (zh) 封裝載板及其製作方法
EP2798675B1 (en) Method for a substrate core layer
TWI698966B (zh) 電子封裝件及其製法
JP2011009686A (ja) パッケージ基板及びその製造方法、並びにその基材
TWI496258B (zh) 封裝基板之製法
TWI482541B (zh) 線路板及其製作方法
TW202101708A (zh) 半導體裝置及製造半導體裝置的方法
KR20180098009A (ko) 인쇄회로기판 및 이를 가지는 반도체 패키지
CN114388471A (zh) 封装结构及其制作方法
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TWI807827B (zh) 電子封裝件及其製法
TWI384606B (zh) 嵌埋半導體元件之封裝結構及其製法
US20080245551A1 (en) Circuit board structure for embedding semiconductor chip therein and method for fabricating the same
TWI570856B (zh) 封裝結構及其製法
TWI834298B (zh) 電子封裝件及其製法
TW202326985A (zh) 電子封裝件及其製法
CN118538699A (zh) 电子封装件及其制法
TWI544846B (zh) 封裝載板及其製作方法