CN118538699A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN118538699A
CN118538699A CN202310253820.0A CN202310253820A CN118538699A CN 118538699 A CN118538699 A CN 118538699A CN 202310253820 A CN202310253820 A CN 202310253820A CN 118538699 A CN118538699 A CN 118538699A
Authority
CN
China
Prior art keywords
layer
wiring layer
electronic
circuit structure
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310253820.0A
Other languages
English (en)
Inventor
蔡芳霖
蔡伟圣
罗崑源
翁培耕
杨昇桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW112106316A external-priority patent/TWI854498B/zh
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN118538699A publication Critical patent/CN118538699A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种电子封装件及其制法，主要将电子元件粘贴于一配置有多个导电柱的布线层上，且以包覆层包覆该电子元件、导电柱与布线层，并于该包覆层上形成一电性连接该电子元件与导电柱的线路结构，故于该布线层上可直接形成该些导电柱而省略介电层，因而无需考量介电层的厚度，以利于薄化该电子封装件。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体封装制程，尤指一种电子封装件及其制法。
背景技术
目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip ScalePackage，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模块，或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠或PoP(Package on Package)封装堆叠技术等。
图1A至图1G为现有半导体封装件1的制法的剖面示意图。
如图1A所示，于一承载板9上形成一布线层10，再以一如聚酰亚胺(Polyimide，简称PI)的介电层16包覆该布线层10，且该介电层16以图案化曝光显影方式形成有多个开口区160，以令该布线层10的部分表面外露于该些开口区160，其中，该承载板9例如为半导体材料的圆形板体，其上以涂布方式依序形成有一离型层90与一如PI的结合层91，以于该结合层91上结合该布线层10与该介电层16。
如图1B所示，于该开口区160的布线层10上形成多个如铜柱的导电柱14。
如图1C所示，设置至少一半导体芯片13于该介电层16上，其中，该半导体芯片13具有相对的作用面13a与非作用面13b，该半导体芯片13以其非作用面13b通过胶材133粘固于该介电层16上，且该作用面13a具有多个结合铜凸块132的电极垫130，并于该作用面13a上可依需求形成有一绝缘层131，以令该绝缘层131覆盖该些电极垫130与该些铜凸块132。
如图1D所示，形成一包覆层15于该介电层16上，以令该包覆层15包覆该半导体芯片13、该绝缘层131(或该些铜凸块132)与该些导电柱14，再通过整平制程，令该包覆层15的上表面齐平该绝缘层131的上表面、该导电柱14的端面与该铜凸块132的端面，使该绝缘层131的上表面、该导电柱14的端面与该铜凸块132的端面外露出该包覆层15。
如图1E所示，形成一线路结构19于该包覆层15上，且令该线路结构19电性连接该些导电柱14与该些铜凸块132，使该半导体芯片13通过该铜凸块132电性连接该线路结构19。
所述的线路结构19包括多个介电层190、及设于该介电层190上的多个线路层191，且最外层的介电层190可作为防焊层，以令最外层的线路层191外露于该防焊层，供结合多个焊球17于最外层的线路层191上，以于后续接置如电路板的电子装置(图略)。
如图1F所示，移除该承载板9及其上的离型层90与结合层91，以外露该介电层16。
如图1G所示，于该介电层16上形成一如绿漆的防焊层18，且该防焊层18形成有多个开孔180，以令该布线层10的部分表面外露于该些开孔180。
但是，现有半导体封装件1中，于形成该介电层16之前，需于该布线层10的表面进行表面处理作业(如粗糙化制程)，以增加该布线层10与介电层16之间的粘着力，导致制程繁琐，因而难以降低该半导体封装件1的制作成本。
再者，现有半导体封装件1的制法需于该结合层91上形成PI材的介电层16，故需烘烤该介电层16，因而大幅增加制程时间，导致难以提升制作该半导体封装件1的产能(throughput)。
另外，现有半导体封装件1的制法需于该介电层16以图案化曝光显影方式形成该些开口区160，不仅大幅增加使用制作开口区160所用的曝光机的次数，因而增加该曝光机的损耗，且需考量曝光PI材用的光罩的成本，因而难以降低该半导体封装件1的制作成本。
另外，现有半导体封装件1的制法需于该结合层91上形成PI材的介电层16，故现有半导体封装件1的最终整体厚度需考量该介电层16的厚度，因而难以缩减该半导体封装件1的最终整体厚度，进而难以符合薄化的需求。
更甚者，由于该包覆层15与该介电层16的材料不相同，两者的热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)，因而容易发生热应力不均匀的情况，致使热循环(thermal cycle)时，造成该半导体封装件1发生翘曲，导致该些焊球17于后续制程无法有效对齐接合该电路板的接点。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，可至少部分地解决现有技术中的问题。
本发明的电子封装件，包括：包覆层，其具有相对的第一表面与第二表面；布线层，其嵌埋于该包覆层的第一表面，以令该布线层的外表面齐平该包覆层的第一表面；多个导电柱，其接触结合于该布线层上并埋设于该包覆层中；至少一电子元件，其通过粘着层设于该布线层上并埋设于该包覆层中；以及线路结构，其设于该包覆层的第二表面上并电性连接该电子元件与该导电柱。
本发明亦提供一种电子封装件的制法，包括：于一承载板的部分表面上形成一布线层；于该布线层上形成多个导电柱，且设置至少一电子元件于该布线层上；形成一包覆层于该承载板上，以令该包覆层包覆该布线层、该电子元件与该多个导电柱，其中，该包覆层具有相对的第一表面与第二表面，使该包覆层以其第一表面结合该承载板；形成一线路结构于该包覆层的第二表面上，以令该线路结构电性连接该多个导电柱与该电子元件；以及移除该承载板，以外露该包覆层的第一表面及该布线层。
前述的电子封装件及其制法中，该电子元件具有相对的作用面与非作用面，该电子元件以其非作用面通过该粘着层粘固于该布线层上，且该作用面具有多个电极垫，以令该线路结构电性连接该多个电极垫。例如，该多个电极垫上结合导电体，以令该多个电极垫通过该导电体电性连接该线路结构。进一步，该导电体的表面齐平该包覆层的第二表面。
前述的电子封装件及其制法中，该导电柱的端面齐平该包覆层的第二表面。
前述的电子封装件及其制法中，还包括形成多个导电元件于该线路结构上，以令该多个导电元件电性连接该线路结构。
前述的电子封装件及其制法中，还包括于该包覆层的第一表面与该布线层上形成绝缘保护层，且该绝缘保护层具有多个开孔，以令该布线层的部分表面外露于该些开孔。
由上可知，本发明的电子封装件及其制法，主要通过直接于该布线层上形成导电柱，因而无需于该布线层的表面进行表面处理作业，即无需进行现有用以增加布线层与介电层之间的粘着力的相关制程，故相比于现有技术，本发明的制法可简化制程，以降低该电子封装件2的制作成本。
再者，本发明的制法因无需于该承载板上形成现有PI材介电层而能省去现有烘烤该介电层的时间，故相比于现有技术，本发明的制法可有效提升制作该电子封装件的产能(throughput)。
另外，本发明的制法因无需于该承载板上形成现有PI材介电层而无需形成开口区，故相比于现有技术，本发明的制法不仅可减少使用制作开口区所用的曝光机的次数，以降低该曝光机的损耗，且可降低曝光介电材用的光罩的成本，以降低该电子封装件的制作成本。
另外，本发明的制法无需于该承载板上形成现有PI材介电层，故相比于现有技术，本发明的电子封装件的最终整体厚度可大幅缩减，以符合薄化的需求。
进一步，本发明的制法因无需于该承载板上形成现有PI材介电层，而使该包覆层可直接包覆及接触该布线层，故相比于现有技术，本发明的包覆层内部能避免发生CTE不匹配(mismatch)的问题，因而可避免发生热应力不均匀的情况，以于热循环时，该电子封装件不会发生翘曲，使该些导电元件于后续制程能有效对齐接合电路板的接点。
附图说明
图1A至图1G为现有半导体封装件的制法的剖面示意图。
图2A至图2G为本发明的电子封装件的制法的剖面示意图。图2H为图2G的后续制程的剖面示意图。
主要组件符号说明
1 半导体封装件
10,20 布线层
13 半导体芯片
13a,23a 作用面
13b,23b 非作用面
130,230 电极垫
131,231 绝缘层
132 铜凸块
133 胶材
14,24 导电柱
15,25 包覆层
16,190,290 介电层
160 开口区
17 焊球
18 防焊层
180,280 开孔
19,29 线路结构
191,291 线路层
2 电子封装件
23 电子元件
232 导电体
233 粘着层
25a 第一表面
25b 第二表面
27 导电元件
28 绝缘保护层
8 电子装置
80 接点
9 承载板
90 离型层
91 结合层
S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2G为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，于一承载板9的部分表面上以图案化电镀铜方式形成一布线层20。
于本实施例中，该承载板9例如为半导体材料的圆形板体，其上以涂布方式依序形成有一离型层90与一如如聚酰亚胺(Polyimide，简称PI)的结合层91，以令该布线层20设于该结合层91的部分表面上。
如图2B所示，于该布线层20上形成多个导电柱24。
于本实施例中，该导电柱24为如铜柱的金属柱或柱状焊锡材。例如，以电镀铜方式形成该导电柱24，但不以此方式为限。
如图2C所示，设置至少一电子元件23于该布线层20上，其中，该电子元件23上结合并电性连接多个导电体232。
于本实施例中，该电子元件23为主动元件、被动元件或其二者组合，其中，该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该电子元件23为半导体芯片，其具有相对的作用面23a与非作用面23b，该电子元件23以其非作用面23b通过如胶材的粘着层233粘固于该布线层20上，而该作用面23a具有多个电极垫230，以令该导电体232形成于该电极垫230上。
再者，该导电体232为如焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)，但不限于此。
另外，于该作用面23a上可依需求形成有一绝缘层231，以令该绝缘层231覆盖该些电极垫230与该些导电体232。或者，亦可令该导电体232外露于该绝缘层231。
如图2D所示，形成一包覆层25于该结合层91上，以令该包覆层25包覆该布线层20、该电子元件23、该绝缘层231(或该些导电体232)与该些导电柱24，其中，该包覆层25具有相对的第一表面25a与第二表面25b，使该包覆层25以其第一表面25a结合该结合层91。
于本实施例中，形成该包覆层25的材料为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)等绝缘材，但并不限于上述。例如，可用压合(lamination)或模压(molding)等方式将该包覆层25形成于该结合层91上。
再者，通过整平制程，以令该包覆层25的第二表面25b齐平该绝缘层231的上表面、该导电柱24的端面与该导电体232的端面，使该绝缘层231的上表面、该导电柱24的端面与该导电体232的端面外露出该包覆层25。例如，该整平制程通过研磨方式，移除该导电柱24的部分材料、该绝缘层231的部分材料(依需求，可同时移除该导电体232的部分材料)、与该包覆层25的部分材料。
应可理解地，若该导电体232已外露于该绝缘层231，则移除该绝缘层231的部分材料，即可令该些导电体232外露于该包覆层25(依需求，亦可同时移除该绝缘层231的部分材料与该导电体232的部分材料，而令该些导电体232外露出该包覆层25)。
如图2E所示，形成一线路结构29于该包覆层25的第二表面25b上，且令该线路结构29电性连接该些导电柱24与该些导电体232，使该电子元件23通过该些导电体232电性连接该线路结构29。
于本实施例中，该线路结构29包括多个介电层290、及设于该介电层290上的多个线路层291，如线路重布层(redistribution layer，简称RDL)规格，且最外层的介电层290可作为防焊层，以令最外层的线路层291外露于该防焊层。或者，该线路结构29亦可仅包括单一介电层290及单一线路层291。
再者，形成该线路层291的材料如铜材，且形成该介电层290的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。
另外，形成多个如焊球的导电元件27于最外层的线路层291上。例如，可形成一凸块底下布线层(Under Bump Metallurgy，简称UBM)于最外层的线路层291上，以利于结合该导电元件27。
如图2F所示，沿如图2E所示的切割路径S进行切单制程，且移除该承载板9及其离型层90与结合层91，以外露该包覆层25的第一表面25a及该布线层20。
如图2G所示，于该包覆层25的第一表面25a与该布线层20上形成一作为防焊层的绝缘保护层28，且该绝缘保护层28具有多个开孔280，以令该布线层20的部分表面外露于该些开孔280。
于本实施例中，形成该绝缘保护层28的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)或其它介电材。
另外，于后续制程中，如图2H所示，该电子封装件2可通过回焊该多个导电元件27以接置于一如电路板的电子装置8的接点80上。
因此，本发明的制法主要通过直接于该布线层20上形成导电柱24，因而无需于该布线层20的表面进行表面处理作业，即无需进行现有用以增加布线层与介电层之间的粘着力的相关制程，故相比于现有技术，本发明的制法能简化制程，以降低该电子封装件2的制作成本。
再者，本发明的制法因无需于该结合层91上形成现有PI材介电层而能省去现有烘烤该介电层的时间，故相比于现有技术，本发明的制法能提升制作该电子封装件2的产能(throughput)。
另外，本发明的制法因无需于该结合层91上形成现有PI材介电层而无需形成开口区，故相比于现有技术，本发明的制法不仅能减少使用制作开口区所用的曝光机的次数，以降低该曝光机的损耗，且能降低曝光介电材用的光罩的成本，以降低该电子封装件2的制作成本。
另外，本发明的制法无需于该结合层91上形成现有PI材介电层，故相比于现有技术，本发明的电子封装件2的最终整体厚度能大幅缩减，以符合薄化的需求。
进一步，本发明的制法因无需于该结合层91上形成现有PI材介电层，而使该包覆层25直接包覆及接触该布线层20，故相比于现有技术，本发明的包覆层25内部能避免发生热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)的问题，因而能避免发生热应力不均匀的情况，以于热循环(thermal cycle)时(如回焊该导电元件27)，该电子封装件2不会发生翘曲，使该些导电元件27于后续制程能有效对齐接合该电子装置(如电路板)的接点。
本发明亦提供一种电子封装件，包括：一包覆层25、一布线层20、多个导电柱24、至少一电子元件23以及一线路结构29。
所述的包覆层25具有相对的第一表面25a与第二表面25b。
所述的布线层20嵌埋于该包覆层25的第一表面25a中，以令该布线层20的外表面齐平该包覆层25的第一表面25a。
所述的导电柱24接触结合于该布线层20上并埋设于该包覆层25中。
所述的电子元件23通过粘着层233设于该布线层20上并埋设于该包覆层25中。
所述的线路结构29设于该包覆层25的第二表面25b上并电性连接该电子元件23与该导电柱24。
于一实施例中，该电子元件23具有相对的作用面23a与非作用面23b，该电子元件23以其非作用面23b通过该粘着层233黏固于该布线层20上，且该作用面23a具有多个电极垫230，以令该线路结构29电性连接该多个电极垫230。例如，该多个电极垫230上结合导电体232，以令该多个电极垫230通过该导电体232电性连接该线路结构29。进一步，该导电体232的端面齐平该包覆层25的第二表面25b。
于一实施例中，该导电柱24的端面齐平该包覆层25的第二表面25b。
于一实施例中，所述的电子封装件2还包括设于该线路结构29上的多个导电元件27，以令该多个导电元件27电性连接该线路结构29。
于一实施例中，所述的电子封装件2还包括一设于该包覆层25的第一表面25a与该布线层20上的绝缘保护层28，且该绝缘保护层28具有多个开孔280，以令该布线层20的部分表面外露于该些开孔280。
综上所述，本发明的电子封装件及其制法，通过直接于该布线层上形成导电柱，因而无需于该布线层的表面进行表面处理作业，即无需进行现有用以增加布线层与介电层之间的粘着力的相关制程，故本发明的制法能简化制程，以降低该电子封装件的制作成本。
再者，本发明的制法因无需于该承载板上形成现有PI材介电层而能省去现有烘烤该介电层的时间，故本发明的制法能提升制作该电子封装件的产能。
另外，本发明的制法因无需于该承载板上形成现有PI材介电层而无需形成开口区，故本发明的制法不仅能减少使用制作开口区所用的曝光机的次数，以降低该曝光机的损耗，且能降低曝光介电材用的光罩的成本，以降低该电子封装件的制作成本。
另外，本发明的制法无需于该承载板上形成现有PI材介电层，故本发明的电子封装件的最终整体厚度能大幅缩减，以符合薄化的需求。
进一步，本发明的制法因无需于该承载板上形成现有PI材介电层，而使该包覆层直接包覆及接触该布线层，故本发明的包覆层内部能避免发生热膨胀系数不匹配的问题，因而能避免发生热应力不均匀的情况，以于热循环时，该电子封装件不会发生翘曲，使该些导电元件于后续制程能有效对齐接合该电子装置的接点。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种电子封装件，包括：
包覆层，其具有相对的第一表面与第二表面；
布线层，其嵌埋于该包覆层的第一表面，且该布线层的外表面齐平该包覆层的第一表面；
多个导电柱，其接触结合于该布线层上并埋设于该包覆层中；
电子元件，其通过粘着层设于该布线层上并埋设于该包覆层中；以及
线路结构，其设于该包覆层的第二表面上并电性连接该电子元件与该导电柱。
2.如权利要求1所述的电子封装件，其中，该电子元件具有相对的作用面与非作用面，该电子元件以其非作用面通过该粘着层粘固于该布线层上，且该作用面具有多个电极垫，以令该线路结构电性连接该多个电极垫。
3.如权利要求2所述的电子封装件，其中，该多个电极垫上结合多个导电体，且该多个电极垫通过该多个导电体电性连接该线路结构。
4.如权利要求3所述的电子封装件，其中，该多个导电体的端面齐平该包覆层的第二表面。
5.如权利要求1所述的电子封装件，其中，该多个导电柱的端面齐平该包覆层的第二表面。
6.如权利要求1所述的电子封装件，其中，该电子封装件还包括设于该线路结构上的多个导电元件，以令该多个导电元件电性连接该线路结构。
7.如权利要求1所述的电子封装件，其中，该电子封装件还包括设于该包覆层的第一表面与该布线层上的绝缘保护层，且该绝缘保护层具有多个开孔，以令该布线层的部分表面外露于该多个开孔。
8.一种电子封装件的制法，包括：
于一承载板的部分表面上形成一布线层；
于该布线层上形成多个导电柱，且设置电子元件于该布线层上；
形成一包覆层于该承载板上，以令该包覆层包覆该布线层、该电子元件与该多个导电柱，其中，该包覆层具有相对的第一表面与第二表面，使该包覆层以其第一表面结合该承载板；
形成一线路结构于该包覆层的第二表面上，以令该线路结构电性连接该多个导电柱与该电子元件；以及
移除该承载板，以外露该包覆层的第一表面及该布线层。
9.如权利要求8所述的电子封装件的制法，其中，该电子元件具有相对的作用面与非作用面，该电子元件以其非作用面通过粘着层粘固于该布线层上，且该作用面具有多个电极垫，以令该线路结构电性连接该多个电极垫。
10.如权利要求9所述的电子封装件的制法，其中，该多个电极垫上结合多个导电体，以令该多个电极垫通过该多个导电体电性连接该线路结构。
11.如权利要求10所述的电子封装件的制法，其中，该多个导电体的端面齐平该包覆层的第二表面。
12.如权利要求8所述的电子封装件的制法，其中，该多个导电柱的端面齐平该包覆层的第二表面。
13.如权利要求8所述的电子封装件的制法，还包括形成多个导电元件于该线路结构上，以令该多个导电元件电性连接该线路结构。
14.如权利要求8所述的电子封装件的制法，还包括于该包覆层的第一表面与该布线层上形成绝缘保护层，且该绝缘保护层具有多个开孔，以令该布线层的部分表面外露于该多个开孔。
CN202310253820.0A 2023-02-21 2023-03-16 电子封装件及其制法 Pending CN118538699A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW112106316 2023-02-21
TW112106316A TWI854498B (zh) 2023-02-21 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN118538699A true CN118538699A (zh) 2024-08-23

Family

ID=92304739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310253820.0A Pending CN118538699A (zh) 2023-02-21 2023-03-16 电子封装件及其制法

Country Status (2)

Country Link
US (1) US20240282655A1 (zh)
CN (1) CN118538699A (zh)

Also Published As

Publication number Publication date
US20240282655A1 (en) 2024-08-22

Similar Documents

Publication Publication Date Title
TWI838944B (zh) 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
US11848310B2 (en) Semiconductor device and method of manufacturing thereof
US11289346B2 (en) Method for fabricating electronic package
KR102259482B1 (ko) 3d 인터포저 시스템-인-패키지 모듈을 형성하기 위한 반도체 소자 및 방법
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
TWI692820B (zh) 半導體裝置及其製造方法
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
TW201834084A (zh) 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法
CN111952274B (zh) 电子封装件及其制法
US20030164551A1 (en) Method and apparatus for flip-chip packaging providing testing capability
US20160233194A1 (en) Package structure and fabrication method thereof
US20200343184A1 (en) Semiconductor package and manufacturing method thereof
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
US11094654B2 (en) Package structure and method of manufacturing the same
US20200381395A1 (en) Semiconductor devices and related methods
TWI788230B (zh) 電子封裝件及其製法
CN118039572A (zh) 电子封装件及其制法
TWI767770B (zh) 電子封裝件及其製法
CN117116895A (zh) 电子封装件及其制法
US20030201544A1 (en) Flip chip package
CN118538699A (zh) 电子封装件及其制法
TWI854498B (zh) 電子封裝件及其製法
TWI776678B (zh) 半導體封裝件及其製造方法
US20240096838A1 (en) Component-embedded packaging structure
US20240096721A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination