CN102044515B - 封装载板、封装结构以及封装载板工艺 - Google Patents

封装载板、封装结构以及封装载板工艺 Download PDF

Info

Publication number
CN102044515B
CN102044515B CN 201010167361 CN201010167361A CN102044515B CN 102044515 B CN102044515 B CN 102044515B CN 201010167361 CN201010167361 CN 201010167361 CN 201010167361 A CN201010167361 A CN 201010167361A CN 102044515 B CN102044515 B CN 102044515B
Authority
CN
China
Prior art keywords
conductive pole
layer
conductive
metal pattern
conducting metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010167361
Other languages
English (en)
Other versions
CN102044515A (zh
Inventor
黄士辅
苏洹漳
陈嘉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN102044515A publication Critical patent/CN102044515A/zh
Application granted granted Critical
Publication of CN102044515B publication Critical patent/CN102044515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种封装载板、一种封装结构以及一种封装载板工艺，该封装载板包括介电层，具有第一表面与相背对于第一表面的第二表面。第一导电金属图案嵌入于介电层的第一表面，并具有多个第一接垫。多个导电柱贯穿介电层，而每个导电柱具有连接对应的第一接垫的导电柱截段及连接对应的导电柱截段的第二导电柱截段。第二导电金属图案配置在介电层的第二表面，并具有多个分别连接这些第二导电柱截段的第二接垫。第一防焊层配置于介电层的第一表面上，且暴露出这些第一接垫。第二防焊层配置于介电层的第二表面上，且暴露出这些第二接垫。

Description

封装载板、封装结构以及封装载板工艺
技术领域
本发明涉及一种芯片封装，且特别是涉及一种封装载板、封装结构以及封装载板工艺。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。一种常见的封装方式是将芯片安装至封装载板，并将芯片的接点电性连接至封装载板。因此，芯片的接点分布可通过封装载板重新配置，以符合下一层级的外部元件的接点分布。
发明内容
本发明提供一种封装载板，用以承载芯片。
本发明提供一种封装结构，用以封装芯片。
本发明提供一种封装载板工艺，用以制作封装载板。
本发明提出一种封装载板，包括：介电层，具有第一表面与相背对于该第一表面的第二表面；第一导电金属图案，嵌入于该介电层的该第一表面，并具有多个第一接垫；多个第一导电柱，贯穿该介电层，其中每个第一导电柱具有连接该第一接垫的第一导电柱截段及连接该第一导电柱截段的第二导电柱截段，其中该第一导电柱截段与第二导电柱截段的外径不同；第二导电金属图案，配置在该介电层的该第二表面，并具有多个分别连接该些第二导电柱截段的第二接垫；第一防焊层，配置于该介电层的该第一表面上，且暴露出该些第一接垫；以及第二防焊层，配置于该介电层的该第二表面上，且暴露出该些第二接垫。
本发明提出一种封装结构，其包括上述封装载板；多个第一焊球，分别配置该些第二接垫上；芯片，配置于该封装载板上，且位于该介电层的该第一表面，该芯片电性连接于该些第一接垫；以及封装胶体，包覆该芯片及部分该封装载板。
本发明提出一种封装载板工艺，包括：提供承载器、导电初始层、第一导电金属图案及多个第一导电柱截段，其中该导电初始层配置在该承载器上，该第一导电金属图案配置在该导电初始层上，该第一导电金属图案具有多个第一接垫，该些第一导电柱截段分别配置在该些第一接垫上；提供介电层，其中该介电层具有多个第一开口，且该些第一开口的位置分别对应于该些第一导电柱截段的位置；压合该介电层以及金属层至该导电初始层、该第一导电金属图案及该些第一导电柱截段上，使得该介电层夹设于该金属层与该导电初始层、该第一导电金属图案及该些第一导电柱截段之间，并且该第一导电金属图案及该些第一导电柱截段嵌入该介电层；形成多个共型开口在该金属层上，而该些共型开口分别暴露出该些第一导电柱截段上的该介电层；移除暴露于该金属层的该些共型开口的该介电层，以形成多个第二开口，使得该些第一导电柱截段分别暴露于该些第二开口；形成第二导电柱截段在每个第二开口内以及第二导电金属图案在该些第二导电柱截段及该介电层上，其中每个第二导电柱截段与其所连接的该第一导电柱截段构成导电柱，且该第二导电金属图案具有多个第二接垫，且该些第二接垫分别连接该些第二导电柱截段；移除该承载器及该导电初始层；形成第一防焊层于该介电层上，其中该第一防焊层覆盖该第一导电金属图案，但暴露出该些第一接垫；以及形成第二防焊层于该介电层上，其中该第二防焊层覆盖该第二导电金属图案，但暴露出该些第二接垫。
本发明提出一种封装载板工艺，包括：配置导电初始层于承载器上，该导电初始层具有相对的第一表面与第二表面；以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电金属图案于该导电初始层的该第一表面上；以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电柱于该第一导电金属图案上，其中该第一导电柱直接连接于该第一导电金属图案；在该第一导电柱以及该第一导电金属层形成之后，移除该承载器而暴露出该导电初始层的该第二表面；以该导电初始层作为电镀电流路径，利用半加成工艺形成第二导电柱于该导电初始层的该第二表面上，其中该第二导电柱直接连接于该导电初始层的该第二表面；移除该导电初始层未被该第二导电柱覆盖的部分而暴露出该第一导电金属图案；形成第一介电层以及第一金属层于该第一导电金属图案的上表面，使得该第一介电层夹设于该第一金属层与该第一导电金属图案及该第一导电柱之间，并且该第一导电金属图案及该第一导电柱嵌入该第一介电层；形成第二介电层以及第二金属层于该第一导电金属图案的下表面，使得该第二介电层夹设于该第二金属层与该第一导电金属图案及该第二导电柱之间，并且该第二导电柱嵌入该第二介电层；形成多个开口在该第一与第二金属层上，而该些开口分别暴露出该第一与第二导电柱上的介电层；移除暴露于该第一与第二金属层的该些开口的介电层，使得该第一与第二导电柱分别暴露于该些开口；在该第一导电金属层及该第一导电柱上形成第二导电金属层；在该第二导电金属层及该第二导电柱上形成第三导电金属层；以该第二及第三导电金属层作为电镀电流路径，利用半加成工艺分别形成第二导电金属图案及第三导电金属图案；以及移除未被第二及第三导电金属图案覆盖的该第二及第三导电金属层的部分及其底下的该第一及第二金属层的部分。
本发明提出一种封装载板工艺，包括：配置导电初始层于承载器上，该导电初始层具有相对的第一表面与第二表面；以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电金属图案于该导电初始层的该第一表面上；以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电柱于该第一导电金属图案上，其中该第一导电柱直接连接于该第一导电金属图案；形成第一介电层于该导电初始层的该第一表面上，使得该第一介电层覆盖该第一导电金属图案，且暴露出该第一导电柱；在该第一介电层及该第一导电柱上形成第一导电金属层，其中该第一导电柱直接连接于该第一导电金属层；以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电金属图案；以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电柱于该第二导电金属图案上，其中该第二导电柱直接连接于该第二导电金属图案；移除该第一导电金属层未被该第二导电金属图案所覆盖的部分；在该第二导电柱以及该第二导电金属图案形成之后，移除该承载器而暴露出该导电初始层的该第二表面；以该导电初始层作为电镀电流路径，利用半加成工艺形成第三导电柱于该导电初始层的该第二表面上，其中该第三导电柱直接连接于该导电初始层的该第二表面；移除该导电初始层未被该第三导电柱覆盖的部分而暴露出该第一导电金属图案；形成第二介电层以及第一金属层于该第二导电金属图案的表面，使得该第二介电层夹设于该第一金属层与该第二导电金属图案及该第二导电柱之间，并且该第二导电金属图案及该第二导电柱嵌入该第二介电层；形成第三介电层以及第二金属层于该第一导电金属图案的表面，使得该第三介电层夹设于该第二金属层与该第一导电金属图案及该第三导电柱之间，并且该第三导电金属图案与该第三导电柱嵌入该第三介电层；形成多个开口在该第一与第二金属层上，而该些开口分别暴露出该第二与第三导电柱上的介电材料；移除暴露于该第一与第二金属层的该些开口的介电材料，使得该第二与第三导电柱分别暴露于该些开口；在该第二导电金属层及该第二导电柱上形成第四导电金属层；在该第三导电金属层及该第三导电柱上形成第五导电金属层；以该第四及第五导电金属层作为电镀电流路径，利用半加成工艺分别形成第三导电金属图案及第四导电金属图案；以及移除未被该第三及第四导电金属图案所覆盖的该第四及第五导电金属层的部分及其底下的该第一与第二金属层的部分。
本发明提出一种封装载板工艺，包括：配置导电初始层于承载器上，该导电初始层具有相对的第一表面与第二表面；以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电金属图案于该导电初始层的该第一表面上；以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电柱于该第一导电金属图案上，其中该第一导电柱直接连接于该第一导电金属图案；形成第一介电层于该导电初始层的该第一表面上，使得该第一介电层覆盖该第一导电金属图案，且暴露出该第一导电柱；在该第一介电层及该第一导电柱上形成第一导电金属层，其中该第一导电柱直接连接于该第一导电金属层；以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电金属图案；以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电柱于该第二导电金属图案上，其中该第二导电柱直接连接于该第二导电金属图案；移除该第一导电金属层未被该第二导电金属图案所覆盖的部分；在该第二导电柱以及该第二导电金属图案形成之后，移除该承载器而暴露出该导电初始层的该第二表面；以该导电初始层作为电镀电流路径，利用半加成工艺形成第三导电柱于该导电初始层的该第二表面上，其中该第三导电柱直接连接于该导电初始层的该第二表面；移除该导电初始层未被该第三导电柱覆盖的部分而暴露出该第一导电金属图案；形成第二介电层以及第一金属层于该第二导电金属图案的表面，使得该第二介电层夹设于该第一金属层与该第二导电金属图案及该第二导电柱之间，并且该第二导电金属图案及该第二导电柱嵌入该第二介电层；形成第三介电层于该第一导电金属图案的表面，使得该第三介电层覆盖该第一导电金属图案，且暴露出该第三导电柱；在该第三介电层及该第三导电柱上形成第二导电金属层，其中该第三导电柱直接连接于该第二导电金属层；以该第二导电金属层作为电镀电流路径，利用半加成工艺形成第三导电金属图案；以该第二导电金属层作为电镀电流路径，利用半加成工艺形成第四导电柱于该第三导电金属图案上，其中该第四导电柱直接连接于该第三导电金属图案；形成第四介电层以及第二金属层于该第三导电金属图案的表面，使得该第四介电层夹设于该第二金属层与该第三导电金属图案及该第四导电柱之间，并且该第三导电金属图案及该第四导电柱嵌入该第四介电层；形成多个开口在该第一与第二金属层上，而该些开口分别暴露出该第三与第四导电柱上的介电材料；移除暴露于该第一与第二金属层的该些开口的介电材料，使得该第二与第三导电柱分别暴露于该些开口；在该第一金属层及该第三导电柱上形成第三导电金属层；在该第二金属层及该第四导电柱上形成第四导电金属层；以该第三及第四导电金属层作为电镀电流路径，利用半加成工艺分别形成第四导电金属图案及第五导电金属图案；以及移除未被该第四及第五导电金属图案所覆盖的该第三及第四导电金属层的部分及其底下的该第一与第二金属层的部分。
基于上述，本发明是先形成多个与导电金属层(或导电金属图案)电性连接的导电柱后，再压合介电层于导电金属层(或导电金属图案)上，并使介电层暴露出这些导电柱的部分。相较于已知先提供介电层，再以贯穿介电层的导通孔或导电孔来电性连接介电层上的导电金属图案而言，本发明的封装结构在与已知的芯片封装结构具有相同信号线路的布局下，可具有较小的封装面积。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1H分别为本发明的多个实施例的封装结构的剖面示意图。
图2-1至图2-10绘示本发明的实施例的一种封装载板工艺的剖面示意图。
图3-1至图3-10绘示本发明的另一实施例的一种封装载板工艺的剖面示意图。
图4-1至图4-29绘示本发明的又一实施例的一种封装载板工艺的剖面示意图。
图5-1至图5-10绘示本发明的再一实施例的一种封装载板工艺的剖面示意图。
附图标记说明
10a～10h：封装结构
100a～100h：封装载板
102：焊球
104：芯片
106：焊线
108：封装胶体
109：粘着层
110：介电层
112：第一表面
114：第二表面
120：第一导电金属图案
122：第一接垫
130、130a：第一导电柱
132、132a：第一导电柱截段
134、134a：第二导电柱截段
140：第二导电金属图案
142：第二接垫
144：第四接垫
150：第一防焊层
160：第二防焊层
170、170a：第二导电柱
172、172a：第三导电柱截段
174、174a：第四导电柱截段
202、302：承载器
204、304：导电初始层
206、306：第一导电金属图案
206a、306a：第一接垫
208、308：导电柱
208a、308a：第一导电柱截段
208b、308b：第二导电柱截段
210、310：介电层
210a、310a：第一开口
210b、310b：第二开口
212、312：第二导电金属图案
212a、312a：第二接垫
214、314：第一防焊层
216、316：第二防焊层
202、302：承载器
204、304：导电初始层
206、306：第一导电金属图案
206a、306a：第一接垫
208、308：导电柱
208a、308a：第一导电柱截段
208b、308b：第二导电柱截段
210、310：介电层
210a、310a：第一开口
210b、310b：第二开口
212、312：第二导电金属图案
212a、312a：第二接垫
214、314：第一防焊层
216、316：第二防焊层
402：承载器
404：导电初始层
404a：第一表面
404b：第二表面
406：第一导电金属图案
408：第一导电柱
410：第一介电层
410a：第一开口
412：第二导电金属图案
414：第二导电柱
416：第三导电柱
418：第二介电层
419：第一金属层
418a：第二开口
420：第三介电层
420a：第三开口
421：第二金属层
422：第三导电金属图案
424：第四导电金属图案
426：第一防焊层
428：第二防焊层
502：承载器
504：导电初始层
504a：第一表面
504b：第二表面
506：第一导电金属图案
508：第一导电柱
510：第一介电层
512：第二导电金属图案
514：第二导电柱
516：第三导电柱
518：第二介电层
519：第二金属层
520：第三介电层
522：第三导电金属图案
524：第四导电柱
526：第四介电层
527：第二金属层
528：第四导电金属图案
530：第五导电金属图案
532：第一防焊层
534：第二防焊层
M1～M8：掩模
S1～S3：导电金属层
具体实施方式
图1A为本发明的实施例的一种封装结构的剖面示意图。请参考图1A，在本实施例中，封装结构10a包括封装载板100a、多个第一焊球102、芯片104、多条焊线106以及封装胶体108。
详细来说，封装载板100a包括介电层110、第一导电金属图案120、多个第一导电柱130、第二导电金属图案140、第一防焊层150及第二防焊层160。介电层110具有第一表面112与相背对于第一表面112的第二表面114。第一导电金属图案120嵌入于介电层110的第一表面112，并具有多个第一接垫122。在这里，第一导电金属图案120可视为一种内埋式线路。介电层110可包含树脂材料，例如二氟化铵树脂(Ammonium Bifluoride Ajinomotobuild-up film，ABF)、双马来酰亚胺树脂(Bismaleimide Triazine，BT)、聚亚酰胺树脂(Polyimide，PI)、液晶聚合树脂物(LCP)、环氧树脂(Epoxy)。这些树脂材料可混以玻璃纤维例如纤维棉垫或填充特殊纤维，以加强介电层110的结构强度。
这些第一导电柱130贯穿介电层110，而每个第一导电柱130具有连接第一接垫122的第一导电柱截段132及连接第一导电柱截段132的第二导电柱截段134。在本实施例中，第一导电柱截段132的外径大于第二导电柱截段134的外径。第一导电柱截段132及第二导电柱截段134的外径差异使得第一导电柱130具有一个颈部。
第二导电金属图案140配置在介电层110的第二表面114，并具有多个分别连接这些第二导电柱截段134的第二接垫142。第一防焊层150配置于介电层110的第一表面112上，且暴露出这些第一接垫122。第二防焊层160配置于介电层110的第二表面114上，且暴露出这些第二接垫142。
这些第一焊球102分别配置这些第二接垫142上。芯片104配置于封装载板100a上，且位于介电层110的第一表面112。这些焊线106连接于芯片104与这些第一接垫122。封装胶体108包覆芯片104、这些焊线106以及部分封装载板100a。
在本实施例中，封装结构10a还包括粘着层109，其中粘着层109配置于芯片104与第一防焊层150之间，用以将芯片104粘着至封装载板100a。
图1B为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1A与图1B，图1B的封装结构10b与图1A的封装结构10a相似，惟二者主要差异之处在于：图1B的封装结构10b的粘着层109是配置于封装载板100b的第一防焊层150所暴露出的第一导电金属图案120与芯片104之间。
图1C为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1A与图1C，请同时参考图1A与图1C，图1C的封装结构10c与图1A的封装结构10a相似，惟二者主要差异之处在于：图1C的封装载板100c的第一导电柱130a的第一导电柱截段132a的外径小于第二导电柱截段134a的外径。
图1D为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1C与图1D，图1D的封装结构10d与图1C的封装结构10c相似，惟二者主要差异之处在于：图1D的封装结构10d的粘着层109是配置于封装载板100d的第一防焊层150所暴露出的第一导电金属图案120与芯片104之间。
图1E为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1A与图1E，图1E的封装结构10e与图1A的封装结构10a相似，惟二者主要差异之处在于：图1E的封装结构10e的封装载板100e还包括第二导电柱170。第二导电柱170贯穿介电层110，其中第一导电金属图案120具有第三接垫124，其作为芯片承垫，芯片104配置于第三接垫124上，第二导电柱170具有连接第三接垫124的第三导电柱截段172及连接第一导电柱截段172的第四导电柱截段174，且第二导电金属图案140具有连接第四导电柱截段174的第四接垫144。
在本实施例中，第三导电柱截段172的外径大于第四导电柱截段174的外径。此外，第三导电柱截段172的外径大于这些第一导电柱截段132的外径，且第四导电柱截段174的外径大于这些第二导电柱截段134的外径。另外，图1E的封装结构10e还包括多个第二焊球103，同时配置于第四接垫144上。
图1F为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1F与图1F，图1F的封装结构10f与图1E的封装结构10e相似，惟二者主要差异之处在于：图1F的封装结构10f的粘着层109是配置于封装载板100f的第一防焊层150所暴露出的第一导电金属图案120与芯片104之间，其中粘着层109直接连接第一导电金属图案120的第三接垫124。
图1G为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1E与图1G，图1G的封装结构10g与图1E的封装结构10e相似，惟二者主要差异之处在于：图1G的封装载板100g的第二导电柱170a的的第三导电柱截段172a的外径小于第四导电柱截段174a的外径。
图1H为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1G与图1H，图1H的封装结构10h与图1G的封装结构10g相似，惟二者主要差异之处在于：图1H的封装结构10h的粘着层109是配置于封装载板100h的第一防焊层150所暴露出的第一导电金属图案120与芯片104之间，其中粘着层109直接连接第一导电金属图案120的第三接垫124。
在一些实施例中，导电金属图案用以与焊线接合的暴露表面上可设有保护层(未示于图中)，例如是镍/金、镍/镉/金、镍/银、金、锡及其合金(如锡铅合金)、银或化镍钯浸金(Electroless Nickel Electroless PalladiumImmersion Gold，ENEPIG)。
虽然前述的实施例中，芯片皆例示以引线接合的方式与导电金属图案电性连接，然而只要将导电金属图案的暴露部分设计在芯片正下方的区域，则芯片亦可以倒装接合的方式与导电金属图案电性连接。详细言之，芯片可通过导电凸块连接至导电金属图案的暴露部分，导电凸块例如为焊锡凸块(solder bump)、铜柱(copper pillar)、铜凸块(copper stud bump)或金凸块(golden stud bump)。此外，可在芯片与封装载板之间配置底胶，以包覆导电凸块。
上述披露了有关于封装结构及封装载板的多个实施例。下文将披露涉及封装载板工艺的多个实施例。
图2-1至图2-10绘示本发明的实施例的一种封装载板工艺的剖面示意图。请参考图2-1，首先，提供承载器202、导电初始层204、第一导电金属图案206及多个第一导电柱截段208a，其中导电初始层204配置在承载器202上，第一导电金属图案206配置在导电初始层204上，第一导电金属图案206具有多个第一接垫206a，这些第一导电柱截段208a分别配置在这些第一接垫206a上。在本实施例中，可通过半加成法(semi-additive process)在导电初始层204上依序形成第一导电金属图案206及这些第一导电柱截段208a。
具体而言，将介电、光致抗蚀剂或其他适当材料的暂时掩模配置在导电初始层204上。接着图案化此掩模以在导电金属图案206所需的位置形成开口。利用导电初始层204作为电镀电流路径(plating current path)，以在这些开口内电镀形成导电金属图案206。然后移除此电镀用的掩模。
接着，将介电、光致抗蚀剂或其他适当材料的暂时掩模配置在导电金属图案206及导电初始层204上。接着图案化此掩模以在导电柱截段208a所需的位置形成开口。利用导电金属图案206及导电初始层204作为电镀电流路径，以在这些开口内电镀形成这些导电柱截段208a。然后移除此电镀用的掩模。
接着，请参考图2-2，提供介电层210，其中介电层210已预先形成多个第一开口210a，且这些第一开口210a的位置分别对应于这些第一导电柱截段208a的位置。在本实施例中，介电层210可为纤维预浸材料(prepreg)。
接着，请参考图2-3，压合介电层210至导电初始层204，使得第一导电金属图案206及这些第一导电柱截段208a嵌入介电层210。
接着，请参考图2-4，压合金属层211至介电层210，使得介电层211夹设于金属层211与导电初始层204之间。在一些实施例中，介电层210与金属层211可同时在工艺步骤中压合至导电初始层204上。
接着，请参考图2-5，形成多个共型开口211a在金属层211上，而这些共型开口211a分别暴露出位于这些第一导电柱截段208a上的介电层210。在本实施例中，这些共型开口211a的内径小于第一导电柱截段208a。
接着，请参考图2-6，移除暴露于金属层211的这些共型开口211a的介电层210，以形成多个第二开口210b，使得这些第一导电柱截段208a分别暴露于这些第二开口210b。在本实施例中，可通过等离子体蚀刻(plasmaetching)以金属层211作为共型掩模(conformal mask)来选择性地移除暴露于共型开口211a的介电层210以形成这些第二开口210b。此外，亦可通过激光移除暴露于共型开口211a的介电层210。这些第二开口210b的内径小于第一导电柱截段208a。
接着，请参考图2-7，移除图2-6的金属层211，因而暴露出介电层210。
接着，请参考图2-8，形成第二导电柱截段208b在每个第二开口210b内，其中每个第二导电柱截段208b与其所连接的第一导电柱截段208a构成导电柱208。在本实施例中，可通过电镀形成这些第二导电柱截段208b。值得注意的是，这些第二开口210b的内径小于这些第一导电柱截段208a的外径，使得这些第二导电柱截段208b的外径小于这些第一导电柱截段208a的外径。
接着，请再参考图2-8，形成第二导电金属图案212在这些第二导电柱截段208b及介电层210上，其中第二导电金属图案212具有多个第二接垫212a，且这些第二接垫212a分别连接这些第二导电柱截段208b。在本实施例中，可通过电镀在介电层210及第二导电柱截段208b上形成未图案化的导电金属层(未绘示)，之后图案化此未图案化的导电金属层以形成第二导电金属图案212。此外，在通过电镀形成上述未图案化的导电金属层时，同时通过电镀形成这些第二导电柱截段208b。
接着，请再参考图2-9，移除图2-8的承载器202及导电初始层204。在本实施例中，承载器202及导电初始层204之间可存在离形介面，使得承载器202可从导电初始层204掀离。此外，导电初始层204可通过蚀刻方式来移除，在移除导电初始层204时需要保护第二导电金属图案212不受蚀刻。
接着，请参考图2-10，形成第一防焊层214于第一导电金属图案206上，其中第一防焊层214暴露出这些第一接垫206a。并且，形成第二防焊层216于第二导电金属图案212上，其中第二防焊层216暴露出这些第二接垫212a。在一些实施例中，可形成表面保护层(未示于图中)于这些第一接垫206a及/或第二接垫212a。表面保护层例如是镍/金、镍/镉/金、镍/银、金、锡及其合金(如锡铅合金)、银或化镍钯浸金(Electroless Nickel ElectrolessPalladium Immersion Gold，ENEPIG)。
图3-1至图3-10绘示本发明的实施例的一种封装载板工艺的剖面示意图。请参考图3-1，首先，提供承载器302、导电初始层304、第一导电金属图案306及多个第一导电柱截段308a，其中导电初始层304配置在承载器302上，第一导电金属图案306配置在导电初始层304上，第一导电金属图案306具有多个第一接垫306a，这些第一导电柱截段308a分别配置在这些第一接垫306a上。在本实施例中，可通过半加成法在导电初始层304上依序形成第一导电金属图案306及这些第一导电柱截段308a。
具体而言，将介电、光致抗蚀剂或其他适当材料的暂时掩模配置在导电初始层304上。接着图案化此掩模以在导电金属图案306所需的位置形成开口。利用导电初始层304作为电镀电流路径，以在这些开口内电镀形成导电金属图案306。然后移除此电镀用的掩模。
接着，将介电、光致抗蚀剂或其他适当材料的暂时掩模配置在导电金属图案306及导电初始层304上。接着图案化此掩模以在导电柱截段308a所需的位置形成开口。利用导电金属图案306及导电初始层304作为电镀电流路径，以在这些开口内电镀形成这些导电柱截段308a。然后移除此电镀用的掩模。
接着，请参考图3-2，提供介电层310，其中介电层310已预先形成多个第一开口310a，且这些第一开口310a的位置分别对应于这些第一导电柱截段308a的位置。在本实施例中，介电层310可为纤维预浸材料。
接着，请参考图3-3，压合介电层310至导电初始层304，使得第一导电金属图案306及这些第一导电柱截段308a嵌入介电层310。
接着，请参考图3-4，压合金属层311至介电层310，使得介电层311夹设于金属层311与导电初始层304之间。在一些实施例中，介电层310与金属层311可同时在工艺步骤中压合至导电初始层204上。
接着，请参考图3-5，形成多个共型开口311a在金属层311上，而这些共型开口311a分别暴露出位于这些第一导电柱截段308a上的介电层310。在本实施例中，这些共型开口311a的内径大于第一导电柱截段308a。
接着，请参考图3-6，移除暴露于金属层311的这些共型开口311a的介电层310，以形成多个第二开口310b，使得这些第一导电柱截段308a分别暴露于这些第二开口310b。在本实施例中，可通过等离子体蚀刻(plasmaetching)以金属层311作为共型掩模(conformal mask)来选择性地移除暴露于共型开口311a的介电层310以形成这些第二开口310b。此外，亦可通过激光移除暴露于共型开口311a的介电层310。这些第二开口310b的内径大于第一导电柱截段308a。
接着，请参考图3-7，移除图3-6的金属层311，因而暴露出介电层310。
接着，请参考图3-8，形成第二导电柱截段308b在每个第二开口310b内，其中每个第二导电柱截段308b与其所连接的第一导电柱截段308a构成导电柱308。在本实施例中，可通过电镀形成这些第二导电柱截段308b。值得注意的是，这些第二开口310b的内径大于这些第一导电柱截段308a的外径，使得这些第二导电柱截段308b的外径大于这些第一导电柱截段308a的外径。
接着，请再参考图3-8，形成第二导电金属图案312在这些第二导电柱截段308b及介电层310上，其中第二导电金属图案312具有多个第二接垫312a，且这些第二接垫312a分别连接这些第二导电柱截段308b。在本实施例中，通过电镀可在介电层310及第二导电柱截段308b上形成未图案化的导电金属层(未绘示)，之后图案化此未图案化的导电金属层以形成第二导电金属图案312。此外，在通过电镀形成上述未图案化的导电金属层时，同时通过电镀形成这些第二导电柱截段308b。
接着，请再参考图3-9，移除图3-8的承载器302及导电初始层304。在本实施例中，承载器302及导电初始层304之间可存在离形介面，使得承载器302可从导电初始层304掀离。此外，导电初始层304可通过蚀刻方式来移除，在移除导电初始层304时需要保护第二导电金属图案312不受蚀刻。
接着，请参考图3-10，形成第一防焊层314于介电层310上，其中第一防焊层314覆盖第一导电金属图案306，但暴露出这些第一接垫306a。此外，形成第二防焊层316于介电层310上，其中第二防焊层316覆盖第二导电金属图案312，但暴露出这些第二接垫312a。
上文披露了两个本发明的两层线路的封装载板工艺。此外，通过将介电层压合至已完成的导电金属图案及导电柱的技术特征，下文还披露了四层及五层的封装载板工艺。
图4-1至图4-29绘示本发明的又一实施例的一种封装载板工艺的剖面示意图。
首先，请参考图4-1，提供承载器402，在承载器402的两面分别配置导电初始层404(例如铜箔)。详细言之，承载器402与导电初始层404之间可以设置有机或无机的离型层(organic or inorganic release layer)(未示于图中)。
接着，以导电初始层404作为电镀电流路径，利用半加成工艺形成第一导电金属图案406(参见图4-2)于导电初始层404的第一表面404a上。
详细言之，请再参考图4-1，在每个导电初始层404的第一表面404a上形成第一掩模M1。在本实施例中，每个第一掩模M1可通过预先在对应的导电初始层404上形成光致抗蚀剂(例如干膜光致抗蚀剂(dry filmphotoresist))后，接着图案化此光致抗蚀剂来加以形成。在另一应用例中，也可利用涂布光致抗蚀剂液(photoresist solution)于导电初始层404上，之后干燥光致抗蚀剂液以形成光致抗蚀剂层。
接着，请参考图4-2，以这些第一掩模M1为电镀掩模，并以这些导电初始层404作为电镀电流路径，在每个导电初始层404被暴露的部分上电镀形成第一导电金属图案406。
接着，以导电初始层404作为电镀电流路径，利用半加成工艺形成第一导电柱408(参见图4-4)于第一导电金属图案406上。
详细言之，请参考图4-3，在去除图4-2的这些第一掩模M1后，形成两第二掩模M2，以分别覆盖这些第一导电金属图案406，其中这些第一导电金属图案406欲形成图4-4的第一导电柱408的部分暴露于第二掩模M2。
接着，请参考图4-4，以这些第二掩模M2为电镀掩模，并以这些导电初始层404作为电镀电流路径，在每个第一导电金属图案406被暴露的部分上电镀形成多个第一导电柱408(图仅绘示其一)。
接着，请参考图4-5，移除图4-4的这些第二掩模M2，以暴露出这些导电初始层404及这些第一导电金属图案406。
接着，形成第一介电层410于导电初始层404的第一表面404a上，使得第一介电层410覆盖对应的第一导电金属图案406，且暴露出对应的第一导电柱408。
详细言之，请参考图4-6，提供一对第一介电层410，其中每个第一介电层410具有多个第一开口410a(图仅绘示其一)，而这些第一开口410a的位置分别对应于这些第一导电柱408的位置。
接着，请参考图4-7，将这些第一介电层410分别压合至位于承载器402两侧的这些导电初始层404，使得这些第一导电金属图案406及这些第一导电柱408嵌入对应的第一介电层410中。
接着，请参考图4-8，去除第一导电柱408表面的介电材料，例如通过平坦化这些第一导电柱408与这些第一介电层410。在本实施例中，上述的平坦化例如是抛光(buffing)。
接着，请参考图4-9，在每个第一介电层410及所对应的第一导电柱408上形成第一导电金属层S1。在本实施例中，形成第一导电金属层S1的步骤例如是溅镀。
接着，请参考图4-10，在每个第一导电金属层S1上形成第三掩模M3。在本实施例中，可通过预先在对应的第一导电金属层S1上形成光致抗蚀剂后，接着图案化此光致抗蚀剂来加以形成。
接着，请参考图4-11，以这些第三掩模M3为电镀掩模，并以这些第一导电金属层S1作为电镀电流路径，在每个第一导电金属层S1上电镀第二导电金属图案412。
接着，请参考图4-12，在去除图4-11的这些第三掩模M3后，形成两第四掩模M4，以分别覆盖局部的这些第二导电金属图案412，其中这些第二导电金属图案412欲形成图4-13的第二导电柱414的部分暴露于第三掩模M3。
接着，请参考图4-13，以这些第四掩模M4为电镀掩模，并以这些第一导电金属层S1作为电镀电流路径，在每个第二导电金属图案412上电镀形成多个第二导电柱414。
接着，请参考图4-14，移除图4-13的这些第四掩模M4，而暴露出这些第一导电金属层S1及这些第二导电金属图案412。
接着，请参考图4-15，移除图4-14的这些第一导电金属层S1被这些第二导电金属图案412所暴露出的部分。在本实施例中，可通过快速蚀刻来移除这些第一导电金属层S1的部分，而这些第一导电金属层S1的残留部分亦构成这些第二导电金属图案412的局部。
接着，请参考图4-16，移除图4-15的承载器402，以取用位于承载器402一侧的结构，其包括导电初始层404、第一介电层410、第一导电金属图案406、第二导电金属图案412、这些第一导电柱408及这些第二导电柱414。在移除承载器402以后，暴露出导电初始层404的第二表面404b。
接着，请参考图4-17，形成第五掩模M5于第一介电层410的一侧，并覆盖第二导电金属图案412及这些第二导电柱414。此外，形成第六掩模M6在导电初始层404的第二表面404b上，并暴露出部分的导电初始层404。
接着，请参考图4-18，以第六掩模M6为电镀掩模，并以导电初始层404作为电镀电流路径，在导电初始层404上电镀形成第三导电柱416。
接着，请参考图4-19，移除图4-18的第五掩模M5及第六掩模M6，而暴露出第一介电层410、第二导电金属图案412、这些第二导电柱414及导电初始层404。
接着，请参考图4-20，移除图4-19的导电初始层404被这些第三导电柱416所暴露出的部分。在本实施例中，可通过快速蚀刻来移除导电初始层404的部分，而导电初始层404的残留部分亦构成这些第三导电柱416的局部。
接着，请参考图4-21，提供第二介电层418、第一金属层419、第三介电层420及第二金属层421，其中第二介电层418具有多个第二开口418a(图仅绘示其一)，而这些第二开口418a的位置分别对应于这些第二导电柱414的位置，并且第三介电层420具有多个第三开口420a(图仅绘示其一)，而这些第三开口420a的位置分别对应于这些第三导电柱416的位置。
接着，请参考图4-22，将第二介电层418、第一金属层419、第三介电层420及第二金属层421分别压合至第一介电层410的两面，使得第二介电层418位于第一介电层410与第一金属层419之间，第三介电层420位于第一介电层410与第二金属层421之间，这些第二导电金属图案412及这些第二导电柱414嵌入对应的第二介电层418中，这些第三导电柱416嵌入对应的第三介电层420中，且第一导电金属图案406被第三介电层420所覆盖。
接着，请参考图4-23，移除第二导电柱414上的部分第一金属层419以暴露出第二导电柱414，并移除第三导电柱416上的部分第二金属层421以暴露出第三导电柱416。在本实施例中，可通过激光或选择性蚀刻来移除部分第一金属层419及部分第二金属层421。
此外，请再参考图4-23，在暴露出第二导电柱414及第三导电柱416以后，还可去除第二导电柱414及第三导电柱416的表面污垢或残留的介电层材料，以利于后续工艺。在本实施例中，去除表面污垢或残留的介电层材料的步骤包括等离子体清除(plasma cleaning)。
接着，请参考图4-24，在第一金属层419及第二导电柱414上形成第二导电金属层S2。此外，在第二金属层421及第三导电柱416上形成第三导电金属层S3。
接着，请参考图4-25，在第二导电金属层S2上形成第七掩模M7。此外，在第三导电金属层S3上形成第八掩模M8。
接着，请参考图4-26，以第七掩模M7及第八掩模M8为电镀掩模，通过第二导电金属层S2及第三导电金属层S3作为电镀电流路径，在第二导电金属层S2及第三导电金属层S3上分别电镀形成第三导电金属图案422及第四导电金属图案424。
接着，请参考图4-27，移除图4-26的第七掩模M7及第八掩模M8，而暴露出第二导电金属层S2及第三导电金属层S3。
接着，请参考图4-28，移除图4-27的第二导电金属层S2被第三导电金属图案422所暴露出的部分及其底下的部分第一金属层419。并且，移除图4-27的第三导电金属层S3被第四导电金属图案424所暴露出的部分及其底下的部分第二金属层421。在本实施例中，可通过快速蚀刻来移除第二导电金属层S2的部分及其底下的部分第一金属层419，且移除第三导电金属层S3的部分及其底下的部分第二金属层421，使得第二导电金属层S2的残留部分及其底下的部分第一金属层419亦构成第三导电金属图案422的部分，第三导电金属层S3的残留部分及其底下的部分第二金属层421亦构成第四导电金属图案424的部分。
接着，请参考图4-29，在第二介电层418及第三介电层420上分别形成第一防焊层426及第二防焊层428，其中第一防焊层426覆盖部分的第三导电金属图案422，并且第二防焊层428覆盖部分的第四导电金属图案424。
可以理解的是，虽然图4-1至图4-29绘示的实施例有关于四层电路板工艺，然而该实施例亦可应用于制造三层电路板、五层(或以上)电路板。
当用图4-1至图4-29绘示的实施例制造三层电路板时，会略过图4-6至图4-16关于导电金属图案412及导电柱414的工艺，而直接移除图4-5的承载器402，以取用位于承载器402一侧的结构，其包括导电初始层404、第一介电层410、第一导电金属图案406及这些第一导电柱408。接着，利用与图4-17至4-20相似的工艺形成导电柱416，并且利用与图4-21至4-29相似的工艺形成导电金属图案422、424。由于省略导电金属图案412及导电柱414，在制得的三层电路板中，导电金属图案422、424将分别利用导电柱408、416直接与导电金属图案406连接。
当用图4-1至图4-29绘示的实施例制造五层(或以上)电路板时，会在承载器402移除之前，利用与图4-6至4-15相似的工艺形成额外的内层介电层、内层导电金属图案及对应的导电柱(其数目视所需而定)于图4-15的结构上。然后，利用与图4-16至4-29相似的工艺形成外层导电金属图案及对应的导电柱。
图5-1至图5-10绘示本发明的再一实施例的一种封装载板工艺的剖面示意图。
首先，请参考图5-1，提供承载器502，在承载器502的两面分别配置导电初始层504、第一导电金属图案506及多个第一导电柱508(图仅绘示其一)，其中每个第一导电金属图案506配置在对应的导电初始层504的第一表面504a上。在本实施例中，这些第一导电金属图案506及这些第一导电柱508可通过两次的半加成法来形成，即类似图4-1至图4-5的这些步骤。
接着，请参考图5-2，形成第一介电层510于每个导电初始层504的第一表面504a上，使得这些第一介电层510覆盖这些第一导电金属图案506，且暴露出这些第一导电柱508。在本实施例中，可通过类似图4-6至图4-8的这些步骤来形成这些第一介电层510。
接着，请参考图5-3，在每个第一介电层510上依序形成第二导电金属图案512及多个第二导电柱514(图仅绘示其一)，其中这些第二导电柱514直接连接于对应的第二导电金属图案512。在本实施例中，第二导电金属图案512及这些第二导电柱514可通过两次的半加成法来形成，即类似图4-9至图4-15的这些步骤。
接着，请参考图5-4，移除图5-3的承载器502，以取用位于承载器502一侧的结构，其包括导电初始层504、第一介电层510、第一导电金属图案506、第二导电金属图案512、这些第一导电柱508及这些第二导电柱514。在移除承载器502以后，暴露出导电初始层504的第二表面504b。
接着，请参考图5-5，形成第三导电柱516在第一导电金属图案506上。在本实施例中，这些第三导电柱516可通过半加成法来形成，即类似图4-16至图4-20的这些步骤，其中导电初始层504作为电镀电流路径，并在第三导电柱516完成以后，移除图5-4的导电初始层504未被第三导电柱516覆盖的部分而暴露出第一导电金属图案506，而导电初始层504的残留部分亦构成这些第三导电柱516的局部。
接着，请参考图5-6，形成第二介电层518及第一金属层519于第二导电金属图案512的表面，使得第二介电层518夹设于第一金属层519与第二导电金属图案512及第二导电柱514之间，并且第二导电金属图案512及第二导电柱514嵌入第二介电层518。在本实施例中，可通过类似图4-21至图4-22的这些步骤来形成第二介电层518及第一金属层519。
接着，请再参考图5-6，形成第三介电层520于第一导电金属图案506的表面，使得第三介电层520覆盖第一导电金属图案506，且暴露出第三导电柱516。在本实施例中，可通过类似图4-6至图4-8的这些步骤来形成第三介电层520。
接着，请参考图5-7，在第三介电层520上依序形成第三导电金属图案522及多个第四导电柱524(图仅绘示其一)，其中这些第四导电柱524直接连接于对应的第三导电金属图案522。在本实施例中，第三导电金属图案522及这些第四导电柱524可通过两次的半加成法来形成，即类似图4-9至图4-15的这些步骤。
接着，请参考图5-8，形成第四介电层526及第二金属层527于第三导电金属图案522的表面，使得第四介电层526夹设于第二金属层527与第三导电金属图案522及该第四导电柱524之间，并且该第三导电金属图案522及该第四导电柱524嵌入该第四介电层526。在本实施例中，可通过类似图4-21至图4-22的步骤来形成第四介电层526及第二金属层527。
接着，请参考图5-9，在第二介电层518及第四介电层526上分别形成第四导电金属图案528及第五导电金属图案530。在本实施例中，第四导电金属图案528及第五导电金属图案530可通过半加成法来形成，即类似图4-24至图4-28的这些步骤。
接着，请参考图5-10，在第二介电层518及第四介电层526上分别形成第一防焊层532及第二防焊层534，其中第一防焊层532覆盖部分的第四导电金属图案528，并且第二防焊层534覆盖部分的第五导电金属图案530。
综上所述，本发明的封装载板透过导电柱来取代已知的导通孔或导电孔，可有效减少封装面积，而使用本发明的封装载板的封装结构，在与已知的芯片封装结构具有相同信号线路的布局下，可具有较小的封装面积。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定为准。

Claims (31)

1.一种封装载板，包括：
介电层，具有第一表面与相背对于该第一表面的第二表面；
第一导电金属图案，嵌入于该介电层的该第一表面，并具有多个第一接垫；
多个第一导电柱，贯穿该介电层，其中每个第一导电柱具有连接该第一接垫的第一导电柱截段及连接该第一导电柱截段的第二导电柱截段，其中该第一导电柱截段与第二导电柱截段的外径不同，其中该第一导电柱截段及该第二导电柱截段的外径差异使得该第一导电柱具有一个颈部，该颈部是由该第一导电柱截段或该第二导电柱截段所形成；
第二导电金属图案，配置在该介电层的该第二表面，并具有多个分别连接该多个第二导电柱截段的第二接垫；
第一防焊层，配置于该介电层的该第一表面上，且暴露出该多个第一接垫；以及
第二防焊层，配置于该介电层的该第二表面上，且暴露出该多个第二接垫。
2.如权利要求1所述的封装载板，其中该第一导电柱截段的外径大于该第二导电柱截段的外径。
3.如权利要求1所述的封装载板，其中该第一导电柱截段的外径小于该第二导电柱截段的外径。
4.如权利要求1所述的封装载板，还包括：
第二导电柱，贯穿该介电层，
其中该第一导电金属图案具有第三接垫，以作为芯片承垫，该第二导电柱具有连接该芯片承垫的第三导电柱截段及连接该第三导电柱截段的第四导电柱截段，该第二导电金属图案具有连接该第四导电柱截段的第四接垫，该第三导电柱截段的外径大于该多个第一导电柱截段的外径，且该第四导电柱截段的外径大于该多个第二导电柱截段的外径。
5.如权利要求4所述的封装载板，其中该第三导电柱截段的外径大于该第四导电柱截段的外径。
6.如权利要求4所述的封装载板，其中该第三导电柱截段的外径小于该第四导电柱截段的外径。
7.一种封装结构，包括：
封装载板，包括：
介电层，具有第一表面与相背对于该第一表面的第二表面；
第一导电金属图案，嵌入于该介电层的该第一表面，并具有多个第一接垫；
多个第一导电柱，贯穿该介电层，其中每个第一导电柱具有连接该第一接垫的第一导电柱截段及连接该第一导电柱截段的第二导电柱截段，其中该第一导电柱截段及该第二导电柱截段的外径差异使得该第一导电柱具有一个颈部，该颈部是由该第一导电柱截段或该第二导电柱截段所形成；
第二导电金属图案，配置在该介电层的该第二表面，并具有多个分别连接该多个第二导电柱截段的第二接垫；
第一防焊层，配置于该介电层的该第一表面上，且暴露出该多个第一接垫；以及
第二防焊层，配置于该介电层的该第二表面上，且暴露出该多个第二接垫；
多个第一焊球，分别配置该多个第二接垫上；
芯片，配置于该封装载板上，且位于该介电层的该第一表面，该芯片电性连接于该多个第一接垫；以及
封装胶体，包覆该芯片及部分该封装载板。
8.如权利要求7所述的封装结构，其中该第一导电柱截段的外径大于该第二导电柱截段的外径。
9.如权利要求7所述的封装结构，其中该第一导电柱截段的外径小于该第二导电柱截段的外径。
10.如权利要求7所述的封装结构，其中该封装载板还包括：
第二导电柱，贯穿该介电层，其中该第一导电金属图案具有第三接垫，以作为芯片承垫，该芯片配置于该第三接垫上，该第二导电柱具有连接该第三接垫的第三导电柱截段及连接该第三导电柱截段的第四导电柱截段，该第二导电金属图案具有连接该第四导电柱截段的第四接垫，该第三导电柱截段的外径大于该多个第一导电柱截段的外径，且该第四导电柱截段的外径大于该多个第二导电柱截段的外径。
11.如权利要求10所述的封装结构，其中该第三导电柱截段的外径大于该第四导电柱截段的外径。
12.如权利要求10所述的封装结构，其中该第三导电柱截段的外径小于该第四导电柱截段的外径。
13.如权利要求10所述的封装结构，还包括：
至少一第二焊球，配置于该第四接垫上。
14.一种封装载板工艺，包括：
提供承载器、导电初始层、第一导电金属图案及多个第一导电柱截段，其中该导电初始层配置在该承载器上，该第一导电金属图案配置在该导电初始层上，该第一导电金属图案具有多个第一接垫，该多个第一导电柱截段分别配置在该多个第一接垫上；
提供介电层，其中该介电层具有多个第一开口，且该多个第一开口的位置分别对应于该多个第一导电柱截段的位置；
压合该介电层以及金属层至该导电初始层、该第一导电金属图案及该多个第一导电柱截段上，使得该介电层夹设于该金属层与该导电初始层、该第一导电金属图案及该多个第一导电柱截段之间，并且该第一导电金属图案及该多个第一导电柱截段嵌入该介电层；
形成多个共型开口在该金属层上，而该多个共型开口分别暴露出该多个第一导电柱截段上的该介电层；
移除暴露于该金属层的该多个共型开口的该介电层，以形成多个第二开口，使得该多个第一导电柱截段分别暴露于该多个第二开口；
形成第二导电柱截段在每个第二开口内以及第二导电金属图案在该多个第二导电柱截段及该介电层上，其中每个第二导电柱截段与其所连接的该第一导电柱截段构成导电柱，且该第二导电金属图案具有多个第二接垫，且该多个第二接垫分别连接该多个第二导电柱截段，其中该第一导电柱截段及该第二导电柱截段的外径差异使得该第一导电柱具有一个颈部，该颈部是由该第一导电柱截段或该第二导电柱截段所形成；
移除该承载器及该导电初始层；
形成第一防焊层于该介电层上，其中该第一防焊层覆盖该第一导电金属图案，但暴露出该多个第一接垫；以及
形成第二防焊层于该介电层上，其中该第二防焊层覆盖该第二导电金属图案，但暴露出该多个第二接垫。
15.如权利要求14所述的封装载板工艺，其中该多个第二开口的内径小于该多个第一导电柱截段的外径，使得该多个第二导电柱截段的外径小于该多个第一导电柱截段的外径。
16.如权利要求14所述的封装载板工艺，其中该多个第二开口的内径大于该多个第一导电柱截段的外径，使得该多个第二导电柱截段的外径大于该多个第一导电柱截段的外径。
17.一种封装载板工艺，包括：
配置导电初始层于承载器上，该导电初始层具有相对的第一表面与第二表面；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电金属图案于该导电初始层的该第一表面上；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电柱于该第一导电金属图案上，其中该第一导电柱直接连接于该第一导电金属图案，该第一导电柱包括第一导电柱截段与第二导电柱截段，其中该第一导电柱截段及该第二导电柱截段的外径差异使得该第一导电柱具有一个颈部，该颈部是由该第一导电柱截段或该第二导电柱截段所形成；
在该第一导电柱以及该第一导电金属层形成之后，移除该承载器而暴露出该导电初始层的该第二表面；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第二导电柱于该导电初始层的该第二表面上，其中该第二导电柱直接连接于该导电初始层的该第二表面；
移除该导电初始层未被该第二导电柱覆盖的部分而暴露出该第一导电金属图案；
形成第一介电层以及第一金属层于该第一导电金属图案的上表面，使得该第一介电层夹设于该第一金属层与该第一导电金属图案及该第一导电柱之间，并且该第一导电金属图案及该第一导电柱嵌入该第一介电层；
形成第二介电层以及第二金属层于该第一导电金属图案的下表面，使得该第二介电层夹设于该第二金属层与该第一导电金属图案及该第二导电柱之间，并且该第二导电柱嵌入该第二介电层；
形成多个开口在该第一与第二金属层上，而该多个开口分别暴露出该第一与第二导电柱上的介电层；
移除暴露于该第一与第二金属层的该多个开口的介电层，使得该第一与第二导电柱分别暴露于该多个开口；
在该第一导电金属层及该第一导电柱上形成第二导电金属层；
在该第二导电金属层及该第二导电柱上形成第三导电金属层；
以该第二及第三导电金属层作为电镀电流路径，利用半加成工艺分别形成第二导电金属图案及第三导电金属图案；以及
移除未被第二及第三导电金属图案覆盖的该第二及第三导电金属层的部分及其底下的该第一及第二金属层的部分。
18.一种封装载板工艺，包括：
配置导电初始层于承载器上，该导电初始层具有相对的第一表面与第二表面；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电金属图案于该导电初始层的该第一表面上；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电柱于该第一导电金属图案上，其中该第一导电柱直接连接于该第一导电金属图案；
形成第一介电层于该导电初始层的该第一表面上，使得该第一介电层覆盖该第一导电金属图案，且暴露出该第一导电柱，该第一导电柱包括第一导电柱截段与第二导电柱截段，其中该第一导电柱截段及该第二导电柱截段的外径差异使得该第一导电柱具有一个颈部，该颈部是由该第一导电柱截段或该第二导电柱截段所形成；
在该第一介电层及该第一导电柱上形成第一导电金属层，其中该第一导电柱直接连接于该第一导电金属层；
以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电金属图案；
以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电柱于该第二导电金属图案上，其中该第二导电柱直接连接于该第二导电金属图案；
移除该第一导电金属层未被该第二导电金属图案所覆盖的部分；在该第二导电柱以及该第二导电金属图案形成之后，移除该承载器而暴露出该导电初始层的该第二表面；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第三导电柱于该导电初始层的该第二表面上，其中该第三导电柱直接连接于该导电初始层的该第二表面；
移除该导电初始层未被该第三导电柱覆盖的部分而暴露出该第一导电金属图案；
形成第二介电层以及第一金属层于该第二导电金属图案的表面，使得该第二介电层夹设于该第一金属层与该第二导电金属图案及该第二导电柱之间，并且该第二导电金属图案及该第二导电柱嵌入该第二介电层；
形成第三介电层以及第二金属层于该第一导电金属图案的表面，使得该第三介电层夹设于该第二金属层与该第一导电金属图案及该第三导电柱之间，并且该第三导电金属图案与该第三导电柱嵌入该第三介电层；
形成多个开口在该第一与第二金属层上，而该多个开口分别暴露出该第二与第三导电柱上的介电材料；
移除暴露于该第一与第二金属层的该多个开口的介电材料，使得该第二与第三导电柱分别暴露于该多个开口；
在该第二导电金属层及该第二导电柱上形成第四导电金属层；
在该第三导电金属层及该第三导电柱上形成第五导电金属层；
以该第四及第五导电金属层作为电镀电流路径，利用半加成工艺分别形成第三导电金属图案及第四导电金属图案；以及
移除未被该第三及第四导电金属图案所覆盖的该第四及第五导电金属层的部分及其底下的该第一与第二金属层的部分。
19.如权利要求18所述的封装载板工艺，其中形成该第一导电金属图案的步骤包括：
在该导电初始层上形成第一掩模；
以该第一掩模为电镀掩模，并以该导电初始层作为电镀电流路径，在该导电初始层上电镀形成第一导电金属图案；以及
移除该第一掩模。
20.如权利要求18所述的封装载板工艺，其中形成该第一导电柱的步骤包括：
形成第二掩模，以覆盖局部的该第一导电金属图案；以及
以该第二掩模为电镀掩模，并以该导电初始层作为电镀电流路径，在该第一导电金属图案上特定位置电镀形成该第一导电柱；以及
移除该第二掩模。
21.如权利要求18所述的封装载板工艺，其中形成该第一介电层的步骤包括：
提供第一介电层具有第一开口，而该第一开口的位置分别对应于该第一导电柱的位置；
将该第一介电层压合至该导电初始层的该第一表面，使得该多个第一导电金属图案及该多个第一导电柱嵌入该第一介电层中；以及
去除该第一导电柱表面的介电材料。
22.如权利要求18所述的封装载板工艺，其中形成该第二导电金属图案的步骤包括：
在该第一导电金属层上形成第三掩模；以及
以该多个第三掩模为电镀掩模，并以该第一导电金属层作为电镀电流路径，在该第一导电金属层上电镀该第二导电金属图案。
23.如权利要求18所述的封装载板工艺，其中形成该第二导电柱的步骤包括：
形成第四掩模，以覆盖局部的该第一导电金属图案；以及
以该第四掩模为电镀掩模，并以该第一导电金属层作为电镀电流路径，在该第二导电金属图案上特定位置电镀形成该第二导电柱；以及
移除该第四掩模。
24.如权利要求18所述的封装载板工艺，其中形成该第三导电柱的步骤包括：
形成第五掩模，以覆盖局部的该第一介电层、该第二导电金属图案及该第二导电柱；以及
形成第六掩模，以覆盖局部的该导电初始层的该第二表面；以及
以该第六掩模为电镀掩模，并以该导电初始层作为电镀电流路径，在该导电初始层的该第二表面的特定位置电镀形成该第三导电柱；以及
移除该第五及第六掩模。
25.如权利要求18所述的封装载板工艺，其中形成该第二介电层以及该第二导电金属层的步骤包括：
提供第二介电层及第二导电金属层，其中该第二介电层具有第二开口，而该第二开口的位置对应于该第二导电柱的位置；以及
将该第二介电层及该第二导电金属层压合至该第一介电层。
26.如权利要求18所述的封装载板工艺，其中形成该第二介电层以及该第二导电金属层的步骤包括：
提供第三介电层及第三导电金属层，其中该第三介电层具有第三开口，而该第三开口的位置对应于该第三导电柱的位置；以及
将该第三介电层及该第三导电金属层压合至该第一介电层。
27.如权利要求18所述的封装载板工艺，其中形成该第三导电金属图案的步骤包括：
在该第三导电金属层上形成第七掩模；
以该第七掩模为电镀掩模，并以该第四导电金属层作为电镀电流路径，在该第四导电金属层上电镀该第三导电金属图案；以及
移除该第七掩模。
28.如权利要求18所述的封装载板工艺，其中形成该第四导电金属图案的步骤包括：
在该第四导电金属层上形成第八掩模；
以该第八掩模为电镀掩模，并以该第五导电金属层作为电镀电流路径，在该第四五导电金属层上电镀该第四导电金属图案；以及
移除该第八掩模。
29.如权利要求18所述的封装载板工艺，还包括：
在该第二介电层上形成第一防焊层，其中该第一防焊层覆盖该第三导电金属图案的部分；以及
在该第三介电层上形成第二防焊层，其中该第二防焊层覆盖该第四导电金属图案的部分。
30.一种封装载板工艺，包括：
配置导电初始层于承载器上，该导电初始层具有相对的第一表面与第二表面；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电金属图案于该导电初始层的该第一表面上；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第一导电柱于该第一导电金属图案上，其中该第一导电柱直接连接于该第一导电金属图案，该第一导电柱包括第一导电柱截段与第二导电柱截段，其中该第一导电柱截段及该第二导电柱截段的外径差异使得该第一导电柱具有一个颈部，该颈部是由该第一导电柱截段或该第二导电柱截段所形成；
形成第一介电层于该导电初始层的该第一表面上，使得该第一介电层覆盖该第一导电金属图案，且暴露出该第一导电柱；
在该第一介电层及该第一导电柱上形成第一导电金属层，其中该第一导电柱直接连接于该第一导电金属层；
以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电金属图案；
以该第一导电金属层作为电镀电流路径，利用半加成工艺形成第二导电柱于该第二导电金属图案上，其中该第二导电柱直接连接于该第二导电金属图案；
移除该第一导电金属层未被该第二导电金属图案所覆盖的部分；
在该第二导电柱以及该第二导电金属图案形成之后，移除该承载器而暴露出该导电初始层的该第二表面；
以该导电初始层作为电镀电流路径，利用半加成工艺形成第三导电柱于该导电初始层的该第二表面上，其中该第三导电柱直接连接于该导电初始层的该第二表面；
移除该导电初始层未被该第三导电柱覆盖的部分而暴露出该第一导电金属图案；
形成第二介电层以及第一金属层于该第二导电金属图案的表面，使得该第二介电层夹设于该第一金属层与该第二导电金属图案及该第二导电柱之间，并且该第二导电金属图案及该第二导电柱嵌入该第二介电层；
形成第三介电层于该第一导电金属图案的表面，使得该第三介电层覆盖该第一导电金属图案，且暴露出该第三导电柱；
在该第三介电层及该第三导电柱上形成第二导电金属层，其中该第三导电柱直接连接于该第二导电金属层；
以该第二导电金属层作为电镀电流路径，利用半加成工艺形成第三导电金属图案；
以该第二导电金属层作为电镀电流路径，利用半加成工艺形成第四导电柱于该第三导电金属图案上，其中该第四导电柱直接连接于该第三导电金属图案；
形成第四介电层以及第二金属层于该第三导电金属图案的表面，使得该第四介电层夹设于该第二金属层与该第三导电金属图案及该第四导电柱之间，并且该第三导电金属图案及该第四导电柱嵌入该第四介电层；
形成多个开口在该第一与第二金属层上，而该多个开口分别暴露出该第三与第四导电柱上的介电材料；
移除暴露于该第一与第二金属层的该多个开口的介电材料，使得该第二与第三导电柱分别暴露于该多个开口；
在该第一金属层及该第三导电柱上形成第三导电金属层；
在该第二金属层及该第四导电柱上形成第四导电金属层；
以该第三及第四导电金属层作为电镀电流路径，利用半加成工艺分别形成第四导电金属图案及第五导电金属图案；以及
移除未被该第四及第五导电金属图案所覆盖的该第三及第四导电金属层的部分及其底下的该第一与第二金属层的部分。
31.如权利要求30所述的封装载板工艺，还包括：
在该第二介电层上形成第一防焊层，其中该第一防焊层覆盖该第四导电金属图案的部分；以及
在该第四介电层上形成第二防焊层，其中该第二防焊层覆盖该第五导电金属图案的部分。
CN 201010167361 2009-10-14 2010-04-26 封装载板、封装结构以及封装载板工艺 Active CN102044515B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25139609P 2009-10-14 2009-10-14
US61/251,396 2009-10-14
US29451910P 2010-01-13 2010-01-13
US61/294,519 2010-01-13

Publications (2)

Publication Number Publication Date
CN102044515A CN102044515A (zh) 2011-05-04
CN102044515B true CN102044515B (zh) 2013-05-01

Family

ID=43910522

Family Applications (2)

Application Number Title Priority Date Filing Date
CN 201010143715 Active CN102044520B (zh) 2009-10-14 2010-03-17 封装载板、封装结构以及封装载板制作工艺
CN 201010167361 Active CN102044515B (zh) 2009-10-14 2010-04-26 封装载板、封装结构以及封装载板工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN 201010143715 Active CN102044520B (zh) 2009-10-14 2010-03-17 封装载板、封装结构以及封装载板制作工艺

Country Status (2)

Country Link
CN (2) CN102044520B (zh)
TW (2) TWI442530B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409920B (zh) * 2011-06-01 2013-09-21 Powertech Technology Inc 避免晶片座剝落之無外引腳導線架式晶片封裝構造
CN106711104B (zh) * 2011-10-20 2021-01-05 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
TWI556396B (zh) * 2012-03-13 2016-11-01 日月光半導體製造股份有限公司 半導體晶片、應用其之半導體結構及其製造方法
US9190854B2 (en) * 2012-06-15 2015-11-17 Broadcom Corporation Charger external power device gain sampling
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
TWI500130B (zh) * 2013-02-27 2015-09-11 矽品精密工業股份有限公司 封裝基板及其製法暨半導體封裝件及其製法
CN104425431B (zh) * 2013-09-03 2018-12-21 日月光半导体制造股份有限公司 基板结构、封装结构及其制造方法
CN104465575B (zh) * 2013-09-17 2019-04-12 日月光半导体制造股份有限公司 半导体封装及其制造方法
US20150262927A1 (en) * 2014-02-13 2015-09-17 ADL Engineering Inc. Electronic package, package carrier, and methods of manufacturing electronic package and package carrier
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
JP6195399B2 (ja) 2014-07-11 2017-09-13 インテル・コーポレーション 屈曲可能で伸縮自在な電子デバイスおよびその製造方法
TWI586231B (zh) 2014-11-27 2017-06-01 聯詠科技股份有限公司 電源及訊號延伸器及電路板
US9576918B2 (en) * 2015-05-20 2017-02-21 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
TWI594349B (zh) * 2015-12-04 2017-08-01 恆勁科技股份有限公司 半導體封裝載板及其製造方法
CN106847778B (zh) 2015-12-04 2021-06-29 恒劲科技股份有限公司 半导体封装载板及其制造方法
CN107768320A (zh) * 2016-08-18 2018-03-06 恒劲科技股份有限公司 电子封装件及其制法
US9711442B1 (en) 2016-08-24 2017-07-18 Nanya Technology Corporation Semiconductor structure
TWI635587B (zh) * 2017-04-26 2018-09-11 力成科技股份有限公司 封裝結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747156A (zh) * 2004-09-07 2006-03-15 日月光半导体制造股份有限公司 球格阵列封装基板及其制造方法及其球格阵列封装构造
CN101110409A (zh) * 2006-07-21 2008-01-23 日月光半导体制造股份有限公司 系统封装的封装体
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2002185097A (ja) * 2000-12-12 2002-06-28 Hitachi Chem Co Ltd 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TWI294172B (en) * 2006-02-21 2008-03-01 Via Tech Inc Chip package structure and stacked structure of chip package
CN100596255C (zh) * 2006-08-11 2010-03-24 高陆股份有限公司 高瓦数细线路载板的制法及其结构
CN101207103B (zh) * 2006-12-15 2011-08-24 先进封装技术私人有限公司 半导体封装元件及其制造方法
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
CN101388374A (zh) * 2007-09-10 2009-03-18 欣兴电子股份有限公司 芯片封装载板及其凸块焊盘结构
CN101587842A (zh) * 2008-05-21 2009-11-25 欣兴电子股份有限公司 芯片封装载板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747156A (zh) * 2004-09-07 2006-03-15 日月光半导体制造股份有限公司 球格阵列封装基板及其制造方法及其球格阵列封装构造
CN101110409A (zh) * 2006-07-21 2008-01-23 日月光半导体制造股份有限公司 系统封装的封装体
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法

Also Published As

Publication number Publication date
TWI442530B (zh) 2014-06-21
TW201114000A (en) 2011-04-16
TW201113999A (en) 2011-04-16
CN102044515A (zh) 2011-05-04
CN102044520B (zh) 2012-11-07
CN102044520A (zh) 2011-05-04
TWI489604B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
CN102044515B (zh) 封装载板、封装结构以及封装载板工艺
CN109509722B (zh) 形成嵌入式管芯衬底的半导体器件和方法
TWI528515B (zh) 形成用於覆晶半導體晶粒的墊佈局的半導體裝置及方法
US8797757B2 (en) Wiring substrate and manufacturing method thereof
US6864586B2 (en) Padless high density circuit board
JP4359257B2 (ja) Ｂｇａパッケージおよびその製造方法
TWI533418B (zh) 用於半導體封裝結構之基板及其製造方法
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US20160218019A1 (en) Package carrier, semiconductor package, and process for fabricating same
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
US20090289362A1 (en) Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
KR20120000803A (ko) 반도체 패키지 및 그 반도체 패키지 제조방법
CN101887869A (zh) 单层金属层基板结构、应用之封装件结构及其制造方法
CN103515362A (zh) 堆叠式封装器件和封装半导体管芯的方法
TW201349397A (zh) 半導體封裝結構之多層基板
CN103187314A (zh) 封装载板及其制作方法
CN101937901B (zh) 线路基板及其制作方法与封装结构
KR20190097464A (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
TWI657552B (zh) 晶片封裝以及複合型系統板
US11145596B2 (en) Package structure and method of forming the same
US20080245551A1 (en) Circuit board structure for embedding semiconductor chip therein and method for fabricating the same
US20230106626A1 (en) Wiring board and semiconductor device
TWI838944B (zh) 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
US20220104352A1 (en) Interconnect substrate and method of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant