CN101110409A - 系统封装的封装体 - Google Patents

系统封装的封装体 Download PDF

Info

Publication number
CN101110409A
CN101110409A CN 200610108555 CN200610108555A CN101110409A CN 101110409 A CN101110409 A CN 101110409A CN 200610108555 CN200610108555 CN 200610108555 CN 200610108555 A CN200610108555 A CN 200610108555A CN 101110409 A CN101110409 A CN 101110409A
Authority
CN
China
Prior art keywords
packaging body
support plate
chip
resisting layer
welding resisting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610108555
Other languages
English (en)
Other versions
CN100539122C (zh
Inventor
庄孟融
李政颖
戴惟璋
朱吉植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200610108555 priority Critical patent/CN100539122C/zh
Publication of CN101110409A publication Critical patent/CN101110409A/zh
Application granted granted Critical
Publication of CN100539122C publication Critical patent/CN100539122C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

一种系统封装(system－in－package，SIP)的封装体，该封装体包含有一定义有封模区与周边区的载板、设置于该封模区中的至少一个芯片、设置于该封模区中并覆盖该芯片的封装胶体、分别设置于该周边区的载板表面的若干个焊垫以及覆盖于该周边区并暴露各该焊垫的部分表面的防焊层，且该防焊层中形成有至少一个容置空间。

Description

系统封装的封装体
【技术领域】
本发明提供一种系统封装的封装体，尤指一种在封装载板周边区域形成具有容置空间的防焊层的系统封装体。
【背景技术】
随着电子产品功能与应用急遽增加，封装技术亦继续朝着高密度、微小型、单芯片到多芯片、二维尺度到三维尺度等方向发展，故目前出现了与以往所见到的传统封装型态在设计上、制作上以及材料应用上截然不同的先进封装结构，如晶圆级封装(wafer level package)、三维封装、多芯片封装MCP(multi-chip package)和系统级封装(system in package，SIP)等超高密度的封装型式。其中，最理想的状况为在一个硅芯片内，能将所有的集成电路容纳进去，即系统化芯片(system on chip，SoC)为最佳。然而，将逐渐复杂化的电路功能集中于个一芯片内除了制程技术上有困难外，芯片大小也会大幅增大，造成芯片制程的复杂化，进而使良率下降以及成本上升。故与SoC技术相比，强调体积小、高频、高速、短生产周期与低成本的系统化封装技术SIP(system in package)便为达成前述目标，并可整合具有不同电路功能芯片的较佳封装方法。
请参考图1。图1为现有系统封装的封装体10的示意图。如图1所示，现有系统封装的封装体10包含有一载板16，且载板16的表面上定义有一个封膜区(molding area)30与一个周边区(periphery area)32。其中，封膜区30内包含有至少一个设置于载板16表面的芯片12，一个设置于载板16与芯片间的黏着层14，以及覆盖于芯片12与部分载板16上的封装胶体24。同时，封装体10另包含有若干条利用打线方式形成的焊线18电性连接芯片12与载板16，以及设置于载板16另一表面上的若干个锡球22，以使锡球22通过载板16内部的电路(未显示)而与芯片12电连接。此外，周边区32内包含有一防焊层(solder mask)34(俗称绿漆)，以及若干个设置于载板16表面的焊垫36，其中焊垫36表面的水平高度与防焊层34表面的水平高度齐平。
然而，现有系统封装的封装体10在进行封膜制程时，覆盖在芯片12与载板16表面的封装胶体24经常会溢出封膜区30流出至周边区32表面。由于防焊层36表面的水平高度与焊垫36表面的水平高度齐平，因此在进行封膜制程时，多余的封装胶体24将会无可避免的覆盖设置于周边区32表面的若干个焊垫36与防焊层34，进而影响后续元件或锡球焊接(ball mounting)制程中，附着被动组件(未显示)、主动组件(未显示)、锡球(未显示)在焊垫36上的良率与稳定性。
【发明内容】
本发明的目的在于提供一种在封装载板周边区域形成具有容置空间的防焊层的封装体，以改善现有封装体因封装胶体外溢而导致焊垫污染等问题。
为达成前述目的，本发明揭露一种系统封装(system-in-package，SIP)的封装体，该封装体包含有一定义有封模区与周边区的载板、设置于该封模区中的至少一芯片、设置于该封模区中并覆盖该芯片的封装胶体、若干个分别设置于该周边区的载板表面的焊垫，以及覆盖于该周边区并暴露各该焊垫的部分表面的防焊层，且该防焊层中形成有至少一容置空间。
由于本发明在载板的周边区内设置一个具有至少一容置空间的防焊层，因此当封装结构进行封膜制程时，溢流出封膜区的封装胶体可有效容纳于该防焊层的容置空间内，以改善现有封装结构因封装胶体外溢而污染焊垫的问题，进而提升锡球焊接(ball mounting)制程在焊垫上的良率与稳定性。
【附图说明】
图1为现有系统封装的封装体的示意图。
图2与图3为本发明较佳实施例的下封装体示意图。
图4与图5为本发明另一实施例系统封装的封装体示意图。
【具体实施方式】
请参考图2与图3。图2与图3为本发明较佳实施例系统封装的下封装体60示意图。如图2与图3所示，本发明的下封装体60包含有一载板62，且载板62表面上定义有一封膜区(molding area)64与一周边区(peripheryarea)66，而且以载板62的厚度分布而言，封膜区64的厚度大于周边区66的厚度。其中，封膜区64内包含有至少一芯片68，例如一设置于载板62表面覆晶芯片、一设置于载板62与芯片68间的黏着层70以及一覆盖于芯片68与部分载板62上的封装胶体72。同时，下封装体60另包含有若干条利用打线方式形成的金线74，用来电连接芯片68与载板62，以及若干个设置于载板62的下表面的锡球76，以使锡球76通过载板62内部的电路(未显示)而与芯片68电连接。
此外，如同现有系统封装的封装体，本发明的周边区66内也包含有一防焊层80以及若干个设置于载板62表面的焊垫82，用来配合锡球焊接(ballmounting)等制程，以电连接其它的被动组件(未显示)、主动组件(未显示)、芯片(未显示)或封装体(未显示)。其中，焊垫82表面的水平高度除了大于或等于封膜区64表面的水平高度，也同时大于防焊层80表面的水平高度。此外，封装胶体72与载板62间具有一接触面78，且接触面78低于防焊层80于焊垫82的开口表面，如图2所示，或与焊垫82的开口表面齐平，如图3所示。
值得注意的是，本发明的防焊层80除了设置于载板62表面以及包围若干个焊垫82外，并同时包含有一容置空间84，形成于焊垫82之间。因此当下封装体60进行封膜制程时，覆盖于芯片68与部分载板62的封装胶体72如溢出载板62的封膜区64，可顺势容纳于防焊层80的容置空间84内，进而避免溢出的封装胶体72覆盖设置于周边区66的各个焊垫82表面。其中，焊垫82可利用金属层堆叠的方式，例如先在载板62表面形成一个第一金属层86，然后在第一金属层86上堆叠一个第二金属层88，并配合多层的防焊层80或蚀刻防焊层80的方式来形成容置空间84。
请参考图4与图5。图4与图5为本发明另一实施例系统封装的封装体92示意图。如图4与图5所示，本发明的下封装体60又可配合一上封装体90而形成一系统封装的封装体92。如同先前所述，下封装体60包含有一载板62，且载板62表面上定义有一封膜区(molding area)与一周边区(peripheryarea)。其中，封膜区内包含有至少一芯片68，例如设置于载板62表面的覆晶芯片、一设置于载板62与芯片68间的黏着层70以及一覆盖于芯片68与部分载板62上的封装胶体72。同时，下封装体60另包含有若干条利用打线方式形成的金线74，用来电连接芯片68与载板62，以及若干个设置于载板62下表面的锡球76，以使锡球76藉由载板62内部的电路(未显示)而与芯片68电连接。
此外，上封装体90包含有一载板94、至少一芯片96、98设于载板94表面。其中，芯片96是利用若干条金线102利用打线方式连接载板94，而芯片98则是以覆晶封装方式利用若干个锡球100连接于载板94表面。同时，上封装体90另包含有一封装胶体104覆盖于芯片96、98、金线102以及载板94上。如图4所示，下封装体60利用若干个锡球106与上封装体90相连接。然而，并不局限于此黏着方式，本发明还可在下封装体60与上封装体90之间设置另一载板108，并通过若干个锡球110与载板108来连接下封装体60与上封装体90，以形成系统封装的封装体92，如图5所示。
因此，与现有系统封装的封装体相比，本发明通过在载板的周边区内设置一个具有至少一容置空间的防焊层，因此当封装体进行封膜制程时，溢流出封膜区的封装胶体便可有效容纳于该防焊层的容置空间内，以改善现有封装体因封装胶体外溢而污染焊垫的问题，进而提升锡球焊接(ball mounting)制程于焊垫上的良率与稳定性。

Claims (10)

1.一种系统封装的封装体，该封装体包含有：一载板，该载板之上表面定义有一封模区与一周边区；至少一芯片，设置于该封模区中；一封装胶体，设置于该封模区中并覆盖该芯片；若干个焊垫，分别设置于该周边区的载板表面；以及一防焊层，覆盖于该周边区；在载板的下表面设置有若干个锡球；其特征在于：前述焊垫表面的水平高度大于或等于该封模区表面的水平高度；封装胶体与该载板具一接触面，该接触面低于该防焊层在前述焊垫的开口表面；前述防焊层曝露各该焊垫的部分表面，且该防焊层中形成有至少一个容置空间。
2.如权利要求1项所述的封装体，其特征在于：前述芯片为一覆晶芯片。
3.如权利要求1项所述的封装体，其特征在于：该封装体另包含有若干条金线，用来电连接该芯片与该载板并由前述封装胶体覆盖。
4.如权利要求1项所述的封装体，其特征在于：前述焊垫表面的水平高度大于防焊层表面的水平高度。
5.一种系统封装的封装体，其特征在于：该封装体包含有一下封装体和一上封装体；其中下封装体包含有上表面定义有一封模区与一周边区的第一载板；设置于该封模区中的至少一个第一芯片；设置于该封模区中并覆盖该第一芯片的第一封装胶体；分别设置于该周边区的第一载板表面的若干个焊垫，前述焊垫表面的水平高度大于或等于该封模区表面的水平高度；以及覆盖于该周边区并曝露各该焊垫的部分表面的防焊层，该第一封装胶体与该第一载板具一接触面，该接触面低于该防焊层在该些焊垫的开口表面，且该防焊层中形成有至少一容置空间；在该第一载板的下表面设置有若干个锡球；其中上封装体其包含有一第二载板；设于该第二载板表面的至少一个第二芯片；覆盖该第二芯片的第二封装胶体以及若干个锡球接合于该第一载板的上表面与该第二载板的下表面。
6.如权利要求5所述的封装体，其特征在于：该第一芯片与该第二芯片为一覆晶芯片。
7.如权利要求5所述的封装体，其特征在于：该下封装体另包含有若干条金线，用来电连接该第一芯片与该第一载板并由前述第一封装胶体覆盖。
8.如权利要求5所述的封装体，其特征在于：该上封装体另包含有若干条金线，用来电连接该第二芯片与该第二载板并由前述第二封装胶体覆盖。
9.如权利要求5所述的封装体，其特征在于：前述焊垫表面的水平高度大于该防焊层表面的水平高度。
10.如权利要求5所述的封装体，其特征在于：该封装体另包含有一第三载板，且该下封装体是利用该第三载板及该等锡球与该上封装体相连接。
CN 200610108555 2006-07-21 2006-07-21 系统封装的封装体 Active CN100539122C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610108555 CN100539122C (zh) 2006-07-21 2006-07-21 系统封装的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610108555 CN100539122C (zh) 2006-07-21 2006-07-21 系统封装的封装体

Publications (2)

Publication Number Publication Date
CN101110409A true CN101110409A (zh) 2008-01-23
CN100539122C CN100539122C (zh) 2009-09-09

Family

ID=39042390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610108555 Active CN100539122C (zh) 2006-07-21 2006-07-21 系统封装的封装体

Country Status (1)

Country Link
CN (1) CN100539122C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN102569274A (zh) * 2012-03-21 2012-07-11 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN102044520A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板制作工艺
CN102044515B (zh) * 2009-10-14 2013-05-01 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN102569274A (zh) * 2012-03-21 2012-07-11 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Also Published As

Publication number Publication date
CN100539122C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
US9401338B2 (en) Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US7674640B2 (en) Stacked die package system
CN106169452A (zh) 半导体封装组件及其制造方法
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
CN103187318B (zh) 超薄基板的封装方法
CN103187319B (zh) 超薄基板的封装方法
CN105977222A (zh) 半导体芯片封装结构及封装方法
CN107452705A (zh) 叠层式封装体结构
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
TW201714273A (zh) 製造堆疊封裝式半導體封裝的方法
CN102751204B (zh) 一种扇出型圆片级芯片封装方法
CN202394859U (zh) 半导体封装构造
CN213936169U (zh) 一种二次塑封封装结构
CN100539122C (zh) 系统封装的封装体
CN103151274A (zh) 半导体元件及其制造方法
CN103915423A (zh) 一种芯片三维堆叠封装结构及封装方法
CN103515333A (zh) 半导体封装结构
CN112563233B (zh) 一种平面封装件及其生产方法
CN105990298A (zh) 一种芯片封装结构及其制备方法
TWI689015B (zh) 電子封裝件及其製法
CN102751203A (zh) 半导体封装结构及其制作方法
CN206179856U (zh) 一种高密度芯片重布线封装结构
CN216902939U (zh) 一种高压芯片的封装结构
CN110634856A (zh) 一种倒装加打线混合型封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant