TWI524441B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI524441B
TWI524441B TW099140991A TW99140991A TWI524441B TW I524441 B TWI524441 B TW I524441B TW 099140991 A TW099140991 A TW 099140991A TW 99140991 A TW99140991 A TW 99140991A TW I524441 B TWI524441 B TW I524441B
Authority
TW
Taiwan
Prior art keywords
layer
bump
pattern
forming
conductive plate
Prior art date
Application number
TW099140991A
Other languages
English (en)
Other versions
TW201126623A (en
Inventor
李相旻
金德興
羅德和
Original Assignee
海成帝愛斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 海成帝愛斯股份有限公司 filed Critical 海成帝愛斯股份有限公司
Publication of TW201126623A publication Critical patent/TW201126623A/zh
Application granted granted Critical
Publication of TWI524441B publication Critical patent/TWI524441B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電路板及其製造方法
本發明係關於電路板及其製造該電路板的方法，更詳細而言，係關於一電路板，該電路板含有凸塊及一製造該電路板的方法；且藉由該凸塊，其基板層間係可無須經由鑽孔打洞也可被連接。
本申請案在此聲明以2009年12月7日提出申請之韓國專利申請第10-2009-0120716號案主張優先權，該申請之全部內容已合併於本說明中作為參考。
現今消費者多需多功能產品，因此，為了使更多的電子元件可黏著於電路板上，必須縮小產品上的電子元件體積。
電子裝置的多層電路板係含有複數個堆疊基板，該堆疊基板上係黏著電子元件。像這樣的多層電路板與單面電路板及雙面電路板相較下，係可執行更多複雜的電子功能，且電子元件可以密集性的黏著於該多層電路板上。因此，多層電路板係被廣泛的使用於各種電子裝置。
例如、多層電路板的組成係包含，於每一基板上形成相互連接而使元件間得以進行電性連接、堆疊複數個基板、鑽孔打洞而使得以電性連接基板層、及在鑽孔上覆蓋薄板或以印刷型導電料填充該鑽孔。
但是，既然鑽孔打洞是一個很麻煩的程序，因為它需要很多步驟，所以鑽孔打洞會增加製造成本。此外，由於多功能的半導體元件含有更多的單一輸入及輸出，且需使用更多複雜的電路，所以大量精緻微小的鑽孔即為必要。
提供一個或一個以上多層電路板及其製造方法之實施形態。
提供一個或一個以上以小樹脂(pitch)材料所形成的多層電路板及其製造方法之實施形態。
提供一個或一個以上沒有鑽孔的多層電路板及其製造方法之實施形態。
根據一實施形態，係提供一種製造電路板的方法。該方法可包含至少形成一凸塊於一導電板的第一邊上；形成一絕緣層於一至少形成一凸塊之導電板的第一邊上以覆蓋該至少一凸塊；及蝕刻一導電板之第二邊以移除部分導電板而形成一與該至少一凸塊相對應之圖案(pattern)。
該凸塊之形成係可包含，塗佈光阻劑層(photoresist)於導電板之第一邊上；曝光及顯影已塗佈光阻劑層之導電板的第一邊，而移除至少光阻劑層的一部份以至少形成一初始圖案，該圖案係與至少一凸塊相對應；及至少在一區域對導電板之第一邊進行半蝕刻，該一區域上至少有一部份光阻劑層被移除。
至少一凸塊的形成係可藉由具有相對於至少一凸塊之第一圖案的裸晶(die)或捲筒(roller)壓製導電板。
本方法進一步係可包含：移除至少一部份之絕緣層以曝光至少一凸塊；於絕緣層上形成一種子層(seed layer)以致使該種子層(seed layer)可被連接於至少一凸塊上；及於種子層(seed layer)上形成一具有第二圖案之電鍍層(plating layer)。
前述電鍍層(plating layer)之形成係可包含：於種子層(seed layer)上利用光阻劑層(photoresist)形成至少一初始圖案；於種子層(seed layer)上利用一初始圖案形成一電鍍層(plating layer)；移除光阻劑層(photoresist)；及移除至少一未形成電鍍層(plating layer)部位之種子層(seed layer)。
前述方法進一步係可包含：藉由雷射直接蝕刻方法(layer direct ablation method)於絕緣層上以移除至少一部份的絕緣層來形成至少一溝槽(slot)，因而至少一凸塊可經由一溝槽(slot)而被曝光；及於絕緣層之至少一溝槽(slot)上形成一電路層，因而該電路層可被連接於該凸塊。
電路層之形成係可包含：將導電層電鍍於絕緣層上，而該絕緣層上係形成至少一溝槽(slot)用以覆蓋絕緣層；及當導電層形成後，藉由蝕刻導電層以移除位於絕緣層外之部分導電層，即移除位於絕緣層外之部分導電層係形成一電路層。
根據本發明之一實施例，係提供一電路板之製造方法。該方法係包含：於導電板之第一邊上形成第一凸塊及於導電板之第二邊上形成第二凸塊；於導電板之第一邊上形成第一絕緣層以覆蓋第一凸塊；於導電板之第二邊上形成第一光阻劑層；藉由對第一光阻劑層進行曝光及顯影過程以形成第一圖案；及蝕刻導電板之第二邊以移除導電板形成圖案的部分。
根據本發明之一實施例，係提供一電路板，該電路板包含：具有一圖案之第一電路層；與圖案一體成形之第一凸塊，該第一凸塊係突出於圖案之第一邊外；與圖案一體成形之第二凸塊，該第二凸塊係突出於圖案之第二邊外；一第一絕緣層，該第一絕緣層係覆蓋圖案之第一邊，此時第一凸塊係於第一絕緣層上被曝光；一第二電路層係形成於第一絕緣層上，所以該第二電路層係可被連接於第一凸塊上；一第二絕緣層，該第二絕緣層係覆蓋圖案之第二邊，此時第二凸塊係於第二絕緣層上被曝光；及一第三電路層係形成於第二絕緣層上所以該第三電路層係可被連接於第二凸塊上。
前述第二電路層係包含一種子層，該種子層係與第一絕緣層及形成於該種子層上之第一電鍍層接觸，而且該第三電路層係可包含一種子層，該種子層係與第二絕緣層及形成於該種子層上第二電鍍層接觸。
電路板進一步係可包含保護層(passivation layer)，前述保護層(passivation layer)係分別形成於第二及第三電路層。
根據本發明之一實施例，係提供一電路板，該電路板係包含：一電路層及一絕緣層。前述電路層係包含一圖案及一凸塊，前述凸塊係與前述圖案一體成形並突出於圖案之其中一邊；前述絕緣層係覆蓋前述圖案之其中一邊而前述凸塊係於絕緣層上進行曝光。
參照所附圖示詳細說明有關本發明之電路板及其製造方法之實施樣態，如下所示。
第1圖為本發明之一實施例中用以解說製造一電路板方法之一基板10的剖面圖。第2圖為本發明之一實施例中已塗佈光阻劑層21及22之基板10的剖面圖。第3圖顯示本發明之一實施例中，第2圖之部分光阻劑層21及22被移除後的剖面圖。
前記基板10係為多層電路板之一部份，且該基板10上所形成之圖案係用以傳送電子信號。前記基板10係可包含電性導電材料，例如銅(Cu)或銀(Ag)。
前述基板10含有一平板狀，且為圖示中所示之基板10中較厚的部分。如後所述之製造電路板之方法中，基板10及其他原始材料係圍繞膠片而彎折，且當前述基板10不再以轉動膠片而圍繞膠片進行彎折時，則在前述基板10上將開始例如蝕刻製程及塗佈製程等製程。
於前述基板10表面上形成凸塊之形成初始圖案的過程係顯示於第1圖至第3圖。於前述基板10之兩邊上均塗佈光阻劑層21及22。當光阻劑層21及22一曝光，其性質會改變，且部分的光阻劑層21及22一旦曝光則可利用顯影劑將之移除。如第3圖所示，當光罩被置於光阻劑層21及22的表面時，該光阻劑層21及22即進行曝光(曝光過程)，然後該光阻劑層21及22係進行顯影以移除部分光阻劑層21及22及形成初始圖案21a及22a。前述初始圖案21a及22a係形成於凸塊將要形成的位置上。
第4圖顯示根據本發明之一實施例中之基板10經半蝕刻製程後之剖面圖，而第5圖顯示根據本發明之一實施例中之光阻劑層21及22經被部分自基板10上移除後之剖面圖。
半蝕刻製程一詞與半蝕刻製程有關係，其基板係可藉由孔洞以被移除而形成之。也就是，於半蝕刻製程中，基板之後的部分會藉由控制蝕刻製程而被移除。
如第4圖所示，當於基板10上進行半蝕刻製程時，基板上未形成初始圖案21a及22a之部分會以蝕刻液將之移除，因此，第一及第二凸塊11及12即被形成於與初始圖案21a及22a相對應的位置上。如第4圖所示之一實施例中，第一及第二凸塊11及12係形成於基板10之兩邊。當第一及第二凸塊11及12形成後，則前述初始圖案21a及22a就會被移除。
第6圖係顯示本發明之一實施例中，基板10經塗佈第一絕緣層31及光組劑層32後之基板10剖面圖；第7圖係顯示本發明之一實施例中，部分光組劑層32被移除後之基板10剖面圖；第8圖係顯示本發明之一實施例中，基板10經蝕刻過程後之基板10剖面圖；及第9圖係顯示本發明之一實施例中，光組劑層32被移除後之基板10剖面圖。
第6圖係顯示基板10之形成第一凸塊11的一邊形成一第一絕緣層31的過程。第一絕緣層31係包含電子絕緣材料及含有作為基板10之支持結構的功能。由於第一絕緣層31覆蓋第一凸塊11，所以該基板10即使於後面的蝕刻過程也可以受到保護。
如第6圖所示，將光組劑層32使用於基板10之形成第二凸塊12的另一邊，且利用一光罩進行曝光及顯影過程，以致於可移除部分光組劑層32而形成一初始圖案32a，前述初始圖案32a係相對應於基板10上所形成的圖案。
一蝕刻過程允許蝕刻液流入前述初始圖案32a之溝槽(slot)以形成第一電路層10a，如第8圖所示。前述第一電路層10a係包含一圖案13、第一凸塊11及第二凸塊12；前述圖案13係藉由印製圖案於基板而形成，前述第一凸塊11係形成於一片與圖案13一體形成且突出於該圖案13之其中一邊，而前述第二凸塊12係與圖案13一體形成且突出於該圖案13之另一邊。由於第一電路層10a之圖案13、第一凸塊11及第二凸塊12係一體形成，故第一電路層10a之兩邊設置的電路層係可無須藉由打洞而連接，因此多層電路板係可容易地被製造組裝。
本發明之電路板製造的進步性概念並非僅限於上述之凸塊形成的過程。例如，若不利用半蝕刻過程，凸塊可藉由含有與該凸塊相對應之圖案的裸晶(die)或捲筒(roller)壓製基板而形成。
第10圖係顯示本發明之一實施例中，基板10經塗佈第二絕緣層35後之基板剖面圖；而第11圖係顯示本發明之一實施例中，當第二絕緣層35經部分移除後之基板剖面圖。
當經蝕刻過程而形成圖案13後，初始圖案32a係被移除，然後第二絕緣層35後係塗佈於第一電路層10a之另一邊以覆蓋第二凸塊12。
因此，覆蓋電路層10a之兩邊的第一絕緣層31與第二絕緣層35係可部分被移除因而可對第一凸塊11及第二凸塊12進行曝光。
所以，第一絕緣層31與第二絕緣層35係可經由使用電漿之刮除洗淨過程或使用特殊化學材料之濕式除膠渣過程以進行部分移除。
第12圖係顯示本發明之一實施例中，形成種子層41及42後之基板剖面圖。
當第一凸塊11及第二凸塊12被曝光後，連接於該第一凸塊11及第二凸塊12上之種子層41及種子層42係可藉由電鍍方法而形成。該種子層41及種子層42係也可藉由使用一電性導電金屬，例如，銅等之無電電鍍方法而形成。
電路板之製造方法並不限於上述之種子層的形成方法。例如、即使不採用無電電鍍方法，種子層的形成係也可經由接合製程，該製程可於高壓及高溫下將銅箔壓製於第一絕緣層31與第二絕緣層35上。例如、該接合製程製程可在210℃的溫度下及約90 kgf/cm2的壓力下進行。
第13圖係顯示本發明之一實施例中，當初始圖案51及52利用光阻劑層形成於種子層41及42後之基板剖面圖，及第14圖係顯示本發明之一實施例中，當電鍍層(plating layer)61及62形成於種子層41及42後之基板剖面圖。
當種子層41及42形成後，該初始圖案51及52可利用光阻劑層形成於種子層41及42之表面上。該初始圖案51及52係可為負向圖案(negative pattern)，該負向圖案(negative pattern)所具有的圖案形狀係與最後形成的圖案相反。該初始圖案51及52可藉由使用光罩進行曝光及顯影過程而形成。
當初始圖案51及52形成後，其電鍍層(plating layer)61及經由62係可被形成。前述電鍍層(plating layer)61及62係藉由初始圖案51及52上之溝槽(slot)附著於種子層41及42之表面上。既然種子層41及42覆蓋第一電路層10a的整個表面，該電鍍層(plating layer)61及62係可藉由電鍍或無電電鍍方法而形成。
第15圖係顯示本發明之一實施例中，當光阻劑層自基板10移除後之基板剖面圖，及第16圖係顯示本發明之一實施例中，當保護層(passivation layer)81及82形成後之基板剖面圖。
當電鍍層(plating layer)61及62形成後，前述初始圖案51及52會被移除，且即進行半蝕刻過程。於半蝕刻過程的進行當中，部分的種子層41及42係經由先被移除之電鍍層(plating layer)61及62的溝槽(slot)進行曝光，所以具有與電鍍層(plating layer)61及62相同圖案的種子層41a及42b係可被形成。
結果，一第二電路層71係形成於第一電路層10a之其中一邊。前述第二電路層71係包含一連接於第一凸塊11之種子層41a及電鍍層61。前述第二電路層71係形成於第一絕緣層31上。
一第三電路層72係形成於第一電路層10a之另一邊。前述第三電路層72係包含一連接於第二凸塊12之種子層42a及電鍍層62。前述前述第三電路層72係形成於第二絕緣層35上。
保護層(passivation layer)81及82係可分別形成於第二電路層71及第三電路層72上，以防止因腐蝕或刮到而造成電路短路。
根據上述之半導體製造方法，基板層間係可利用凸塊而彼此連接，無須經由鑽孔打洞的過程，因此，其製造過程係可以低成本及於短時間內完成。此外，既然藉由半蝕刻過程而形成之凸塊係被用以連接基板層，故，微間距電路係可被形成。
既然相關之習知多層電路板係包含一可形成打洞之核心層及一藉由打洞連接之連接層，該相關之習知多層電路板係呈為厚狀。但是，根據本實施例之電路板製造方法，既然當第一電路層之功能被當作為一電路時，包含一體成形之圖案及凸塊的第一電路層係可被使用於連接層，則一未含核心層之多層電路板係也可被製造。
第17圖係顯示本發明電路板製造方法之一實施例中，第一絕緣層131及第二絕緣層135係塗佈於一基板之兩邊，且該基板上係形成第一凸塊111、第二凸塊112與圖案113狀態之基板剖面圖，及第18圖係顯示本發明之一實施例中，當第17圖所示之第一絕緣層131及第二絕緣層135經部分被移除後之基板剖面圖。
第17圖係顯示與第1圖至第10圖所顯示之一實施例相同之製造過程。第一電路層110a係相對於第10圖所示之第一電路層10a。前述第一電路層110a係包含一圖案113、突出於圖案113之其中一邊的第一凸塊111、及突出於圖案113之另一邊的第二凸塊112。前述第一絕緣層131係塗佈於第一電路層110a之其中一邊，且前述第二絕緣層135係塗佈於第一電路層110a之另外一邊。
第17圖至第21圖所示之一實施例中，一第二電路層與第三電路層係藉由一修改過的方法形成於第一電路板110a之兩邊。
利用光罩進行曝光及顯影過程以致於可移除部分第一絕緣層131及第二絕緣層135來形成含有初始圖案之絕緣層131a及135a。前述絕緣層131a及135a之初始圖案係包含溝槽(slot)，第一凸塊111及第二凸塊112係可經由前述溝槽(slot)而被曝光。
當第一凸塊111及第二凸塊112被曝光後，連接於第一凸塊111及第二凸塊112之導電層141及142係可藉由電鍍而形成。前述導電層141及142係可利用電性導電金屬，例如銅等之無電電鍍方法而形成。
第19圖係顯示本發明之一實施例中，第18圖所示之基板上形成導電層141及142後之基板剖面圖，而第20圖係顯示第19圖之基板於進行半蝕刻過程後基板剖面圖。
當導電層141及142形成後，即進行半蝕刻過程以移除部分導電層141及142。也就是，部分露出於絕緣層131a及135a外的導電層141及142會被移除。
完成半蝕刻過程後，如第20圖所示，一第二電路層141a係形成於第一電路層110a之其中一邊。前述第二電路層141a係連接於第一凸塊111上。一第三電路層142a係形成於第一電路層110a之另一邊。前述第三電路層142a係連接於第二凸塊112上。
第21圖係顯示本發明之一實施例中，第20圖所示之基板上形成保護層(passivation layer)151及152後之基板剖面圖。
第三電路層142a及第三電路層142a之表面上形成保護層(passivation layer)151及152以防止因腐蝕或刮到而造成電路短路。
第22圖係顯示本發明之電路板製造方法之一實施例中，光阻劑層221及222塗佈於基板210之剖面圖；第23圖係顯示本發明之一實施例中，利用光阻劑層221形成初始圖案221a後之基板210剖面圖；第24圖係顯示本發明之一實施例中，半蝕刻過程進行後之基板210剖面圖；及第25圖係顯示本發明之一實施例中，初始圖案221a被移除後之基板210剖面圖。
第22圖至第31圖之實施例係指一電路板，該電路板係含有與該電路板呈一體成形之凸塊。
第22圖至第25圖所示之過程與第1圖至第5圖所示之過程類似。於電路板上形成凸塊之過程顯示於第22圖至第25圖。
如第23圖所示，當光阻劑層221及222塗佈於基板210之兩邊後，即利用光罩進行曝光與顯影過程以移除基板210之其中一邊的部分光阻劑層221而形成初始圖案221a。前述初始圖案221a係形成於基板210上之凸塊所形成的位置上。
如第24圖所示，於基板210上進行半蝕刻過程，利用蝕刻液移除基板210上未覆蓋初始圖案221a的部分，而形成與前述初始圖案221a相對應之凸塊211。於目前的實施例中，前述凸塊211僅形成於基板210之其中一邊。當前述凸塊211形成後，則前述初始圖案221a即被移除。
第26圖係顯示本發明之一實施例中，當絕緣層231塗佈於基板210後之基板210剖面圖，及第27圖係顯示本發明之一實施例中，當部分凸塊被移除後之基板剖面圖。
第26圖係顯示於基板10上有凸塊形成之一邊上形成一絕緣層231的過程。前述絕緣層231係包含一電性絕緣材料及一可作為基板10之支撐結構的功能。前述絕緣層231係覆蓋前述基板10並使其前述凸塊211之頂端突出於絕緣層231。當塗佈前述絕緣層231後，突出於絕緣層231外之前述凸塊211的頂端係被移除。
第28圖係顯示本發明之一實施例中，當光阻劑層241塗佈於基板210及初始圖案242形成後之基板210剖面圖，及第29圖係顯示本發明之一實施例中，當蝕刻過程進行後之基板210剖面圖。
前述光組劑層241塗佈於基板210之其中一邊。光阻劑層也塗佈於基板210之另外一邊。前述基板210有塗佈光阻劑層之另外一邊上可利用光罩進行曝光及顯影過程，以便移除部分光阻劑層而形成初始圖案242，前述初始圖案242係具有一與形成於基板210上之圖案形狀相對應之圖案形狀。
如第29圖所示，進行蝕刻過程係可藉由蝕刻液經過溝槽(slot)流入初始圖案242，以移除基板210之部分210b來形成圖案212，因此形成一具有圖案212及凸塊211之電路層210a。前述凸塊211係與前述圖案212一體成形並突出於前述圖案212之其中一邊外。既然前述電路層210a之前述圖案212與前述凸塊211為一體成形，則於設置於前述電路層210a之兩邊的電路板係可無須經鑽孔打洞而連接，所以多層電路板或有內嵌晶片之電路板係可容易被製造。
第30圖係顯示本發明之一實施例中，當光阻劑層被移除及較低之絕緣層251形成後之基板210剖面圖。
當塗佈於電路層210a上之光阻劑層被移除後，前述較低之絕緣層251係可形成於電路層210a之另一邊。部分圖案212係經由較低之絕緣層251而被曝光。
第31圖係利用第30圖所示之電路板來顯示本發明之一實施例之覆晶接合(Flip-chip bonding)結構。
有關第31圖，覆晶基板(Flip-chip)260係黏著於凸塊211的表面上，前述凸塊211係於電路板上方被曝光，此時的電路板上其銲錫凸塊(Solder Bump)261係露出於覆晶基板(Flip-chip)260及凸塊211之間。此外，銲錫凸塊(Solder Bump)271係黏著於圖案212上，且前述圖案212係於前述電路板之底端被曝光。
藉由利用上述電路板，則前述覆晶接合(Flip-chip bonding)技術係可無須進行鑽孔過程，因此，製造成本、製造時間及電路板的厚度均可被降低。
如上所述，根據電路板及製造該電路板的方法，其基板層間係可藉由凸塊來連接而無須進行鑽孔打洞過程，因此製造過程僅需花費低成本及於短時間內完成。此外，既然基板層間可藉由以半蝕刻過程所形成之凸塊來連接，其微間距電路(Fine pitch circuits)係可被形成。還有，既然當電路層的功能為電路時，其包含一體成形之圖案及凸塊之電路層被使用於連接基板層，則係可製造出一未含有核心層但卻具有一較薄的多層電路板。
綜上所述，乃僅本發明之較佳實施例，並非用以限定本發明實施之範圍。在不逸脫本發明申請專利範圍下，可做眾多同等變更與修飾，此乃本行業中具有一般知識者所瞭解者。
10．．．基板
21、22．．．光阻劑層
21a、22a．．．初始圖案
11．．．第一凸塊
12．．．第二凸塊
31．．．第一絕緣層
32．．．光阻劑層
10a．．．第一電路層
13．．．圖案
32a．．．初始圖案
35．．．第二絕緣層
41、42．．．種子層
51、52．．．初始圖案
61、62．．．電鍍層
41a、42a．．．種子層
71．．．第二電路層
72．．．第三電路層
81、82．．．保護層
110a．．．第一電路層
111．．．第一凸塊
112．．．第二凸塊
113．．．圖案
131．．．第一絕緣層
135．．．第二絕緣層
131a、135a．．．含有初始圖案之絕緣層
141、142．．．導電層
141a．．．第二電路層
142a．．．第三電路層
151、152．．．保護層
210．．．基板
221、222．．．光阻劑層
221a．．．初始圖案
211．．．凸塊
231．．．絕緣層
241．．．光阻劑層
242．．．初始圖案
210a．．．電路層
210b．．．基板被移除部份
212．．．圖案
251．．．絕緣層
260．．．覆晶基板
261、271．．．銲錫凸塊
以各實施態樣經由參照附加圖示詳細說明各具體實施例將更為清楚明白：
第1圖係顯示根據本發明之一實施例中，用以解說製造電路板方法之基板剖面圖；
第2圖係顯示根據本發明之一實施例中，當第1圖之基板塗佈光阻劑層後之基板剖面圖；
第3圖係顯示根據本發明之一實施例中，當移除部分第2圖之光阻劑後之基板剖面圖；
第4圖係顯示根據本發明之一實施例中，當第3圖之基板進行半蝕刻過程後之基板剖面圖；
第5圖係顯示根據本發明之一實施例中，當移除第4圖之基板上之部分光阻劑層後之基板剖面圖；
第6圖係顯示根據本發明之一實施例中，當一絕緣層及一光阻劑層塗佈於第5圖之基板後之基板剖面圖；
第7圖係顯示根據本發明之一實施例中，當移除於第5圖之基板上之部分光阻劑層後之基板剖面圖；
第8圖係顯示根據本發明之一實施例中，當第7圖之基板進行半蝕刻過程後之基板剖面圖；
第9圖係顯示根據本發明之一實施例中，當移除第8圖之基板上之部分光阻劑層後之基板剖面圖；
第10圖係顯示根據本發明之一實施例中，當一絕緣層塗佈於第9圖之基板後之基板剖面圖；
第11圖係顯示本發明之一實施例中，當移除部分第10圖之基板上之絕緣層後之基板剖面圖；
第12圖係顯示本發明之一實施例中，當於第11圖之基板上形成種子層後之基板剖面圖；
第13圖係顯示本發明之一實施例中，當於第12圖之基板上形成種子層後之基板剖面圖；
第14圖係顯示本發明之一實施例中，當於第13圖之基板於電鍍層形成於種子層後之基板剖面圖；
第15圖係顯示本發明之一實施例中，當光阻劑層自第14圖之基板移除後之基板剖面圖；
第16圖係顯示本發明之一實施例中，當第15圖之基板經保護層(passivation layer)形成後之基板剖面圖；
第17圖係顯示本發明電路板製造方法之一實施例中，絕緣層係塗佈於一基板之兩邊，且該基板上係形成凸塊與圖案狀態之基板剖面圖；
第18圖係顯示本發明之一實施例中，當第17圖所示之部分絕緣層被移除後之基板剖面圖；
第19圖係顯示本發明之一實施例中，第18圖所示之基板上形成導電層後之基板剖面圖；
第20圖係顯示第19圖之基板於進行半蝕刻過程後基板剖面圖；
第21圖係顯示本發明之一實施例中，第20圖所示之基板上形成保護層後之基板剖面圖；
第22圖係顯示本發明之電路板製造方法之一實施例中，光阻劑層塗佈於基板210之剖面圖；
第23圖係顯示本發明之一實施例中，利用光阻劑層形成初始圖案後之基板剖面圖；
第24圖係顯示本發明之一實施例中，半蝕刻過程進行後之基板剖面圖；
第25圖係顯示本發明之一實施例中，光阻劑層被移除後之基板剖面圖；
第26圖係顯示本發明之一實施例中，當絕緣層塗佈於第25圖所示之基板後之基板剖面圖；
第27圖係顯示本發明之一實施例中，當第26圖所示之部分凸塊被移除後之基板剖面圖；
第28圖係顯示本發明之一實施例中，當光阻劑層塗佈於第28圖所示之基板及初始圖案形成後之基板剖面圖；
第29圖係顯示本發明之一實施例中，當第28圖之基板進行蝕刻過程後之基板剖面圖；
第30圖係顯示本發明之一實施例中，當第29圖之基板上其光阻劑層被移除及一絕緣層形成後之基板剖面圖；以及
第31圖係利用第30圖所示之電路板來顯示本發明之一實施例之覆晶接合結構。
110a．．．第一電路層
111．．．第一凸塊
112．．．第二凸塊
113．．．圖案
131a、135a．．．絕緣層
141a．．．第一電路層
142a．．．第三電路層
151、152．．．保護層

Claims (20)

  1. 一種電路板之製造方法，包含：至少形成一凸塊於一導電板之第一邊上，此凸塊成為導電板的一部份；於至少形成一凸塊之一導電板之第一邊上形成一絕緣層以覆蓋該至少一凸塊；以及及蝕刻一導電板之第二邊以移除至少一部分之導電板來形成一圖案。
  2. 如申請專利範圍第1項之製造方法，係形成至少一凸塊，其中所述之方法係包含：塗佈光阻劑層於導電板之第一邊上；對導電板之第一邊進行曝光及顯影，其光阻劑層係塗佈於導電板上，移除至少一部份之光阻劑層以形成至少一初始圖案，該初始圖案係與該至少一凸塊相對應；及至少在一區域對導電板之第一邊進行半蝕刻，該一區域上至少有一部份光阻劑層被移除。
  3. 如申請專利範圍第1項之製造方法，其中至少一凸塊的形成係可藉由具有相對於至少一凸塊之第一圖案的裸晶(die)或捲筒(roller)壓製導電板。
  4. 如申請專利範圍第1項之製造方法，其中進一步更包含：移除至少一部份之絕緣層以曝光至少一凸 塊；於絕緣層上形成一種子層(seed layer)以致使該種子層(seed layer)可被連接於至少一凸塊上；以及於種子層(seed layer)上形成一具有第二圖案之電鍍層(plating layer)。
  5. 如申請專利範圍第4項之製造方法，其中前述電鍍層(plating layer)之形成係可包含：於種子層(seed layer)上利用光阻劑層(photoresist)形成至少一初始圖案；於種子層(seed layer)上利用一初始圖案形成一電鍍層(plating layer)；移除光阻劑層(photoresist)；以及移除至少一未形成電鍍層(plating layer)部位之種子層(seed layer)。
  6. 如申請專利範圍第1項之製造方法，進一步係可包含：藉由雷射直接蝕刻方法(layer direct ablation method)於絕緣層上以移除至少一部份的絕緣層來形成至少一溝槽(slot)，因而至少一凸塊可經由一溝槽(slot)而被曝光；以及於絕緣層之至少一溝槽(slot)上形成一電路層，因而該電路層可被連接於該凸塊。
  7. 如申請專利範圍第6項之製造方法，其中電路層之形成係可包含：將導電層電鍍於絕緣層上，而該絕緣層上係形成至少一溝槽(slot)用以覆蓋絕緣層；以及當導電層形成後，藉由蝕刻導電層以移除位於絕緣層外之部分導電層，即移除位於絕緣層外之部分導電層係形成一電路層。
  8. 一種電路板之製造方法，包含：形成第一凸塊於一導電板之第一邊上及形成第二凸塊於一導電板之第二邊上，此第一凸塊與第二凸塊均成為導電板的部份；於一導電板之第一邊上形成一絕緣層以覆蓋第一凸塊；於一導電板之第二邊上形成第一光阻劑層；藉由對第一光阻劑層進行曝光及顯影以形成第一初始圖案；以及蝕刻一導電板之第二邊以移除一部分之導電板來形成第一圖案。
  9. 如申請專利範圍第8項之製造方法，係形成第一及第二凸塊，其中所述之方法係包含：塗佈第二光阻劑層於導電板之第一及第二邊上；藉由對第二光阻劑層進行曝光及顯影以形成第二初始圖案；以及 於第二初始圖案未形成之一區域上對導電板之第一及第二邊進行半蝕刻以便宜除部份光阻劑層。
  10. 如申請專利範圍第8項之製造方法，其中第一及第二凸塊形成係可藉由具有相對於該第一及第二凸塊之第一圖案的裸晶(die)或捲筒(roller)壓製導電板。
  11. 如申請專利範圍第8項之製造方法，其中進一步更包含：自導電板之第一邊移除第一光阻劑層；於導電板之第二邊上形成第二絕緣層以覆蓋第二凸塊；以及移除部分形成於導電板之第一及第二邊上之第一及第二絕緣層以對第一及第二凸塊進行曝光；於第一及第二絕緣層上形成種子層以使該種子層可連接於第一及第二凸塊。
  12. 如申請專利範圍第11項之製造方法，係形成電鍍層，其中前述電鍍層之形成係可包含：於種子層上形成第二初始圖案；利用前述第二初始圖案於種子層上形成電鍍層；移除第二初始圖案；及蝕刻第二初始圖案所被移除位置之種子層。
  13. 如申請專利範圍第8項之製造方法，進一步包含：自導電板之第二邊上移除第一光阻劑層；於基板之第二邊上形成一第二絕緣層以覆蓋該凸塊；藉由雷射直接蝕刻方法(layer direct ablation method)移除部分形成於導電板之第一及第二邊上之第一及第二絕緣層以形成溝槽(slot)，因而第一及第二凸塊可經由該溝槽(slot)而被曝光；以及於絕緣層上形成電路層，因而該電路層可被連接於前述第一及第二凸塊。
  14. 如申請專利範圍第13項之製造方法，其中電路層之形成係包含：電鍍導電層以覆蓋含有溝槽(slot)之絕緣層；當導電層形成後，半蝕刻導電層以移除部分露出於第一及第二絕緣層外之導電層；露出於絕緣層外之導電層係被移除以形成電路層。
  15. 一種電路板，包含：一第一電路層，包含一圖案、一第一凸塊，該第一凸塊係與前述圖案一體成形並突出於該圖案之第一邊、及一第二凸塊，該第二凸塊係與前述圖案一體成形並突出於該圖案之第二邊； 一第一絕緣層，覆蓋圖案之第一邊，在該處其第一凸塊係經第一絕緣層而被曝光；一第二電路層，形成於第一絕緣層上以致於該第二電路層可被連接於第一凸塊上；一第二絕緣層，覆蓋圖案之第二邊，在該處其第二凸塊係經第二絕緣層而被曝光；一第三電路層，形成於第二絕緣層上以致於該第三電路層可被連接於第二凸塊上。
  16. 如申請專利範圍第15項之電路板，其中，前述第二電路層係包含：一種子層，該種子層係與第一絕緣層及形成於該種子層上之第一電鍍層接觸；而且一第三電路層，該第三電路層係可包含一種子層，該種子層係與第二絕緣層及形成於該種子層上第二電鍍層接觸。
  17. 如申請專利範圍第16項之電路板，其中，該電路板進一步係可包含保護層(passivation layer)，前述保護層(passivation layer)係分別形成於第二及第三電路層上。
  18. 一種電路板，包含：一電路層，包含一圖案及一凸塊，該凸塊係與該圖案一體成形並突出於該圖案之其中一邊；及 一第一絕緣層，覆蓋該圖案之其中一邊，在該處其凸塊係經第一絕緣層而被曝光。
  19. 如申請專利範圍第18項之電路板，其中，進一步係包含一第二絕緣層，前述第二絕緣層係覆蓋圖案之另外一邊，於該處之圖案係經第二絕緣層而被曝光。
  20. 一種電路板之製造方法，該方法進一步係包含：蝕刻一導電板之第二表面以致於複數個第一凸塊係可形成於該導電板之第一表面上，且複數個第二凸塊係可形成於該導電板之第二表面上；進一步蝕刻至少導電板上之第一凸塊及第二凸塊所形成之位置中間的第一及第二表面，所以，從第一及第二表面滲透至導電板之複數個溝槽(slot)係形成於第一凸塊及第二凸塊所形成之位置上；形成於前述溝槽(slot)間之至少其中一第一凸塊及至少一第二凸塊係彼此連接；且進行蝕刻後之導電板係形成一片第一電路層；於導電板之第一及第二邊上形成絕緣層以填充前述複數個溝槽(slot)，並對至少一第一凸塊之頂部表面及至少一第二凸塊之頂部表面進行曝光；以及 於至少一第一凸塊之頂部表面形成一第二電路板及於至少一第二凸塊之頂部表面形成一第三電路板，以致於前述第二電路板係可藉由至少一第一凸塊及至少一第二凸塊而連接於第三電路板上。
TW099140991A 2009-12-07 2010-11-26 電路板及其製造方法 TWI524441B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090120716A KR101669534B1 (ko) 2009-12-07 2009-12-07 범프를 구비한 회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201126623A TW201126623A (en) 2011-08-01
TWI524441B true TWI524441B (zh) 2016-03-01

Family

ID=44080904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099140991A TWI524441B (zh) 2009-12-07 2010-11-26 電路板及其製造方法

Country Status (3)

Country Link
US (1) US8186043B2 (zh)
KR (1) KR101669534B1 (zh)
TW (1) TWI524441B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587120B2 (en) 2011-06-23 2013-11-19 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure over seed layer on contact pad of semiconductor die without undercutting seed layer beneath interconnect structure
CN103108491A (zh) * 2011-11-15 2013-05-15 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN102523694B (zh) * 2011-12-20 2013-08-28 广州杰赛科技股份有限公司 一种台阶电路板图形转移过程中避免漏基材的方法
JP6804115B1 (ja) * 2019-08-09 2020-12-23 板橋精機株式会社 プリント基板
CN115579329A (zh) * 2022-10-24 2023-01-06 深圳市驭鹰者电子有限公司 一种无芯倒装基板结构及制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
US6750405B1 (en) * 1995-06-07 2004-06-15 International Business Machines Corporation Two signal one power plane circuit board
JP2006269919A (ja) 2005-03-25 2006-10-05 Osaka Industrial Promotion Organization パターン形成方法
US7292055B2 (en) * 2005-04-21 2007-11-06 Endicott Interconnect Technologies, Inc. Interposer for use with test apparatus
KR20080104938A (ko) * 2007-05-29 2008-12-03 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5028291B2 (ja) * 2008-01-31 2012-09-19 三洋電機株式会社 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法

Also Published As

Publication number Publication date
US8186043B2 (en) 2012-05-29
TW201126623A (en) 2011-08-01
US20110132651A1 (en) 2011-06-09
KR101669534B1 (ko) 2016-10-26
KR20110064216A (ko) 2011-06-15

Similar Documents

Publication Publication Date Title
TWI475940B (zh) 多層配線基板之製造方法及多層配線基板
TWI413461B (zh) 佈線板之製造方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
US7754598B2 (en) Method for manufacturing coreless packaging substrate
US9899235B2 (en) Fabrication method of packaging substrate
TWI530238B (zh) 晶片封裝基板及其製作方法
TWI524441B (zh) 電路板及其製造方法
JP2006229115A (ja) 配線基板製造用金属部材と、それを用いた配線基板の製造方法
TWI484605B (zh) 封裝基板及其製造方法
JP6215243B2 (ja) 電子パッケージ、パッケージキャリアおよび両者の製造方法
TW201206294A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
TWI643532B (zh) 電路板結構及其製造方法
US8161638B2 (en) Manufacturing method of circuit structure
CN101562946B (zh) 布线电路基板的制造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
TWI418275B (zh) 電路板線路導電結構之製造方法
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
KR100736146B1 (ko) 플렉서블 회로기판의 제조방법
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2018182252A (ja) プリント配線板の製造方法
KR101122146B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
KR101262584B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법