JP5028291B2 - 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 - Google Patents

素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 Download PDF

Info

Publication number
JP5028291B2
JP5028291B2 JP2008022013A JP2008022013A JP5028291B2 JP 5028291 B2 JP5028291 B2 JP 5028291B2 JP 2008022013 A JP2008022013 A JP 2008022013A JP 2008022013 A JP2008022013 A JP 2008022013A JP 5028291 B2 JP5028291 B2 JP 5028291B2
Authority
JP
Japan
Prior art keywords
protruding electrode
side end
insulating resin
resin layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008022013A
Other languages
English (en)
Other versions
JP2009182274A5 (ja
JP2009182274A (ja
Inventor
初 小林
康行 柳瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008022013A priority Critical patent/JP5028291B2/ja
Priority to CN2009101346932A priority patent/CN101540299B/zh
Priority to US12/364,084 priority patent/US8309864B2/en
Publication of JP2009182274A publication Critical patent/JP2009182274A/ja
Publication of JP2009182274A5 publication Critical patent/JP2009182274A5/ja
Application granted granted Critical
Publication of JP5028291B2 publication Critical patent/JP5028291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器に関する。
半導体素子の表面実装方法として、半導体素子の電極にはんだバンプを形成し、はんだバンプとプリント配線基板の電極パッドとを接続するフリップチップ実装方法が知られている。また、フリップチップ実装方法を採用した構造としては、たとえばCSP(Chip Size Package)構造が知られている。
CSP構造の半導体モジュールでは、プリント配線基板と半導体モジュールとの熱膨張係数の差によって、使用環境下などにおいてプリント配線基板と半導体モジュールとの間に熱応力が生じる。これに対して、半導体チップが熱応力により伸縮する方向と略同一の方向に離間して、複数の凹部を配線に設けた構造が提案されている(特許文献1参照)。これは、プリント配線基板と半導体モジュールとの熱膨張係数の差によって、使用環境下などにおいてプリント配線基板と半導体モジュールとの間に生じる熱応力を緩和するためのものである。
一方、近年の電子機器の小型化、高機能化に伴い、半導体素子のさらなる小型化が求められている。半導体素子の小型化に伴い、プリント配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。ところがフリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、基材に形成した突起構造を電極またはビアとし、基材にエポキシ樹脂などの絶縁樹脂層を介して半導体素子を実装し、突起構造に半導体素子の電極を接続する構造が知られている(特許文献2参照)。
特開2004−6486号公報 特開2004−193297号公報
しかしながら、基材に形成した突起構造と半導体素子の電極とを接続する上述の構造では、基材と半導体素子との熱膨張係数の差によって生じる熱応力が、突起構造に集中してしまうおそれがあった。そして、これにより、突起構造にクラック(亀裂)が発生し、半導体素子とプリント配線基板との間の接続信頼性が低下するおそれがあった。
本発明はこうした状況に鑑みてなされたものであり、その目的は、突起構造と半導体素子の電極とを接続する構造において、半導体素子とプリント配線基板との間の接続信頼性を向上させる技術の提供にある。
上記課題を解決するために、本発明のある態様は素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極と、を備え、突起電極の側面は、突起電極の中心軸を含む断面視で中心軸方向に湾曲するとともに、側面の曲率半径が配線層側端部から先端側端部にかけて連続的に変化する。
この態様によれば、上記態様の素子搭載用基板に半導体素子が積層された場合に、半導体素子とプリント配線基板との間の接続信頼性が向上する。
上記態様において、側面の曲率半径は、配線層側端部および先端側端部の近傍よりも中央領域で小さくてもよい。
上記態様において、突起電極の基底部の径に対する頂部の径の比率は、0.25〜0.60であってもよい。
本発明の他の態様もまた素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極と、を備え、突起電極は、略富士山形状である。
本発明のさらに他の態様は、半導体モジュールである。この半導体モジュールは、上述したいずれかの態様の素子搭載用基板と、突起電極に対向する素子電極が設けられた半導体素子と、を備え、突起電極が絶縁樹脂層を貫通し、突起電極と素子電極とが電気的に接続されている。
本発明のさらに他の態様は、携帯機器である。この携帯機器は、上述の態様の半導体モジュールを搭載している。
本発明のさらに他の態様は、素子搭載用基板の製造方法である。この素子搭載用基板の製造方法は、金属板の一方の主表面の所定領域にマスクを設けた状態でエッチング液を吹き付けて、マスクの中心軸を含む断面視で、側面が中心軸方向に湾曲するとともに、側面の曲率半径が金属板側端部から先端側端部にかけて連続的に変化する突起電極を形成する工程と、突起電極が形成された側の金属板の主表面に絶縁樹脂層を積層する工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。
本発明のさらに他の態様は、半導体モジュールの製造方法である。この半導体モジュールの製造方法は、金属板の一方の主表面の所定領域にマスクを設けた状態でエッチング液を吹き付けて、マスクの中心軸を含む断面視で、側面が中心軸方向に湾曲するとともに、側面の曲率半径が金属板側端部から先端側端部にかけて連続的に変化する突起電極を形成する工程と、金属板と、突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、突起電極が絶縁樹脂層を貫通することにより、突起電極と素子電極とを電気的に接続させる圧着工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。
上記態様において、絶縁樹脂層は、加圧によって塑性流動を起こすものであってもよい。
本発明によれば、突起構造と半導体素子の電極とを接続する構造において、突起構造への熱応力の集中を緩和することができる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(実施形態1)
図1は、実施形態1に係る素子搭載用基板10およびこれを用いた半導体モジュール30の構成を示す概略断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。
素子搭載用基板10は、絶縁樹脂層12と、絶縁樹脂層12の一方の主表面S1に設けられた配線層14と、配線層14と電気的に接続され、配線層14から絶縁樹脂層12側に突出している突起電極16とを備える。
絶縁樹脂層12は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層12に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度160℃、圧力8Mpaの条件下で、粘度が1kPa・sの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度160℃の条件下で、5〜15Mpaで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約1/8に低下する。これに対して、熱硬化前のBステージのエポキシ樹脂は、ガラス転移温度Tg以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。また、このエポキシ系熱硬化型樹脂は、約3〜4の誘電率を有する誘電体である。
配線層14は、絶縁樹脂層12の一方の主表面S1に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層14には、絶縁樹脂層12側に突起電極16が突設されている。本実施例においては、配線層14と突起電極16とは一体的に形成されているが、特にこれに限定されない。配線層14の絶縁樹脂層12と反対側の主表面には、配線層14の酸化などを防ぐための保護層18が設けられている。保護層18としては、ソルダーレジスト層などが挙げられる。保護層18の所定の領域には開口部18aが形成されており、開口部18aによって配線層14の一部が露出している。開口部18a内には外部接続電極としてのはんだバンプ20が形成され、はんだバンプ20と配線層14とが電気的に接続されている。はんだバンプ20を形成する位置、すなわち開口部18aの形成領域は、たとえば再配線で引き回した先の端部である。
突起電極16はその全体的な形状が、先端に近づくにつれて径が細くなっており、その断面形状が曲線状になった略富士山形状となっている。突起電極16の平面視形状は、本実施形態では楕円形を含む略丸型であるが、得にこれに限定されず、たとえば四角形などの多角形であってもよい。突起電極16の側面は、突起電極16の中心軸16zを含む断面視で、中心軸16z方向に湾曲するとともに、側面の曲率半径が配線層側端部16aから先端側端部16bにかけて連続的に変化する形状となっている。ここで、側面の曲率半径は、配線層側端部16aおよび先端側端部16bの近傍よりも中央領域で小さくなっている。すなわち、突起電極16の側面は、配線層側端部16aから先端側端部16bに向かって、その曲率半径が大→小→大と変化するような形状となっている。また、突起電極16の基底部の径に対する頂部の径の比率は、0.25〜0.60の範囲であることが好ましい。
なお、突起電極16の側面には約2〜5μm以下の微細な凹凸が形成されている場合があるが、本実施形態の突起電極16の側面は、この微細凹凸を無視した状態で、側面の曲率半径が連続的に変化するような形状となっている。また、突起電極16の表面には、たとえば電解めっき法あるいは無電解めっき法により形成された、ニッケル(Ni)/金(Au)めっき層などの金属層が被覆されていてもよい。
上述の構成を備えた素子搭載用基板10に半導体素子50が搭載されて半導体モジュール30が形成される。本実施形態の半導体モジュール30は、素子搭載用基板10の突起電極16と、半導体素子50の素子電極52とが絶縁樹脂層12を介して電気的に接続された構造である。
半導体素子50は、突起電極16のそれぞれに対向する素子電極52を有する。また、絶縁樹脂層12に接する側の半導体素子50の主表面には、素子電極52が露出するように開口が設けられた素子保護層54が積層されている。素子電極52の表面には、Ni/Auめっき層などの金属層が被覆されていてもよい。半導体素子50の具体例としては、集積回路(IC)、大規模集積回路(LSI)などの半導体チップが挙げられる。素子保護層54の具体例としては、ポリイミド層が挙げられる。また、素子電極52には、たとえばアルミニウム(Al)が用いられる。
本実施形態においては、絶縁樹脂層12が、素子搭載用基板10と半導体素子50との間に設けられ、素子搭載用基板10が絶縁樹脂層12の一方の主表面S1に圧着し、半導体素子50が他方の主表面に圧着している。そして、突起電極16が、絶縁樹脂層12を貫通して、半導体素子50に設けられた素子電極52と電気的に接続されている。絶縁樹脂層12は、加圧により塑性流動を起こす材料からなるため、素子搭載用基板10、絶縁樹脂層12および半導体素子50がこの順で一体化された状態において、突起電極16と素子電極52との間に絶縁樹脂層12の残膜が介在することが抑制され、接続信頼性の向上が図られる。また、突起電極16および素子電極52の表面にNi/Auめっき層が被覆されている場合には、突起電極16と素子電極52とは、互いの最表面に配置された金同士が接合(金−金接合)するため、突起電極16と素子電極52との接続信頼性がさらに向上する。
(素子搭載用基板および半導体モジュールの製造方法)
図2(A)〜(D)は、突起電極16の形成方法を示す工程断面図である。
図2(A)に示すように、少なくとも、突起電極16の高さと配線層14の厚さとの和より大きい厚さを有する金属板としての銅板13を用意する。
次に、図2(B)に示すように、リソグラフィ法により、突起電極16のパターンに合わせてレジスト70を選択的に形成する。具体的には、ラミネーター装置を用いて銅板13に所定膜厚のレジスト膜を貼り付け、突起電極16のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板13の上にレジスト70が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板13の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
次に、図2(C)に示すように、レジスト70をマスクとして、銅板13に所定のパターンの突起電極16を形成する。具体的には、コンベアにより搬送される銅板13のレジスト70が形成された側の主表面に、塩化第二鉄溶液などのエッチング液を吹き付けるシャワーエッチング処理を施すことで、銅板13をエッチングして所定のパターンを有する突起電極16を形成する。シャワーエッチング処理によれば銅板13の異方性エッチングが可能であり、突起電極16の側面を、突起電極16の中心軸16z(マスクの中心軸)方向に湾曲するとともに、側面の曲率半径が連続的に変化するような形状とすることができる。また、シャワーエッチング処理によれば、たとえば突起電極16の側面を、中心軸16zに垂直な方向における配線層側端部16aと先端側端部16bとの間の距離X1よりも、中心軸16zに平行な方向における配線層側端部16aと先端側端部16bとの間の距離X2の方が大きくなるようにすることもできる。本実施形態における銅板13の搬送速度、エッチング液の吹き付け圧は、それぞれ4〜7m/min、200〜500kPaである。
次に、図2(D)に示すように、レジスト70を剥離剤を用いて剥離する。以上説明した工程により、銅板13に突起電極16が形成される。本実施形態の突起電極16における基底部の径、頂部の径、高さは、たとえばそれぞれ、100〜140μmφ、50μmφ、30μmである。なお、銅板13の搬送速度、搬送距離、エッチング液の吹き付け圧、ノズル数、ノズル径などを変更することで、多様な形状の突起電極16を形成することができる。上述の各条件は実験によって定めてもよい。
図3(A)〜(E)は、配線層14の形成方法、突起電極16と素子電極52との接続方法を示す工程断面図である。
図3(A)に示すように、突起電極16が絶縁樹脂層12側を向くようにして、銅板13を絶縁樹脂層12の一方の主表面S1側に配置する。また、突起電極16に対向する素子電極52が設けられた半導体素子50を、絶縁樹脂層12の他方の主表面に配置する。絶縁樹脂層12の厚さは突起電極16の高さ程度であり、約30μmである。そして、プレス装置を用いて、銅板13と半導体素子50とを、絶縁樹脂層12を介して圧着する。プレス加工時の圧力および温度は、それぞれ約5Mpaおよび180℃である。
プレス加工により、絶縁樹脂層12が塑性流動を起こし、突起電極16が絶縁樹脂層12を貫通する。そして、図3(B)に示すように、銅板13、絶縁樹脂層12および半導体素子50が一体化され、突起電極16と素子電極52とが圧着して、突起電極16と素子電極52とが電気的に接続される。突起電極16は、その全体的な形状が先端に近づくにつれて径が細くなるような形状であるため、突起電極16が絶縁樹脂層12をスムースに貫通する。本実施形態では、銅板13を絶縁樹脂層12に圧着して、突起電極16が形成された側の銅板13の主表面に絶縁樹脂層12を積層している。
次に、図3(C)に示すように、リソグラフィ法により、絶縁樹脂層12と反対側の銅板13の主表面に、配線層14のパターンに合わせてレジスト71を選択的に形成する。
次に、図3(D)に示すように、レジスト71をマスクとして銅板13の主表面をエッチングして、銅板13に所定のパターンの配線層14を形成する。その後レジストを剥離する。本実施形態における配線層14の厚さは約20μmである。
次に、図3(E)に示すように、リソグラフィー法により、はんだバンプ20の形成位置に対応する領域に開口部18aを有する保護層18を、絶縁樹脂層12と反対側の配線層14の主表面に形成する。そして、開口部18a内にはんだバンプ20を形成する。
以上説明した製造工程により、半導体モジュール30が形成される。また、半導体素子50を搭載しなかった場合には、素子搭載用基板10が得られる。
図4(A)〜(D)は、温度を25℃から125℃まで変化させた雰囲気下における、突起電極16の構造と、突起電極16あるいは配線層14の突起電極16形成領域に生じる最大応力との関係を説明するための模式図である。図5(A)〜(C)は、突起電極16の側面における曲率半径の変化を示すグラフである。
図4(A)に示す突起電極16の側面は直線状であり、これは従来の突起電極の形状である。一方、図4(B)〜(D)に示す突起電極16の側面は、配線層側端部16a、先端側端部16b、および両者の間にある経由点16cを通るスプライン曲線で近似しており、これは本発明に係る突起電極の形状に相当する。
図4(B)〜(D)では、突起電極16の基底部の径R3、経由点16cの配線層14からの高さh1がそれぞれ異なっている。突起電極16の高さh2、頂部の径R1、経由点16cの高さにおける径R2は固定している。図4(A)〜(D)に示す突起電極の寸法、および基底部の径に対する頂部の径の比率は表1の通りである。
Figure 0005028291
この表1および図4から分かるように、図4(C)の突起電極16は、図4(B)および(D)の突起電極16よりも基底部の径R3が大きく、基底部の径に対する頂部の径の比率が小さくなっている。すなわち、図4(C)の突起電極16は、図4(B)および(D)の突起電極16よりも、配線層側端部16aと先端側端部16bとの間におけるX軸方向の距離が長く、すなわち曲率半径が連続的に変化する領域が広くなっている。言い換えれば、図4(C)の突起電極16は、図4(B)および(D)の突起電極16よりも裾野が広く、側面がよりなだらかになっている。一方、図4(B)の突起電極16と図4(D)の突起電極とを比較すると、図4(B)の突起電極16の方が経由点16cの高さが高くなっている。
また、図5(A)〜(C)はそれぞれ、図4(B)〜(D)に示す突起電極16の側面における、配線層14の主表面に平行な方向(X軸方向)の位置と曲率半径rとの関係を示している。グラフ中、先端側端部16bが起点(X=0)となっている。図5(A)〜(C)から分かるように、突起電極16の側面は、その曲率半径rが配線層側端部16aから先端側端部16bにかけて連続的に変化していることが分かる。また、先端側端部16bと配線層側端部16aとの間に曲率半径rの極小値が見られ、曲率半径rが配線層側端部16aおよび先端側端部16bの近傍よりも中央領域で小さいことが分かる。
温度を25℃から125℃まで変化させた雰囲気下で、図4(A)〜(D)に示す突起電極16において生じた最大応力は、それぞれ、291MPa、244MPa、222MPa、248MPaであった。すなわち、側面が曲線状である本実施形態の突起電極16の方が、側面が直線状である従来の突起電極よりも、突起電極に生じる最大応力を低減できた。また、本実施形態の突起電極16において、配線層側端部16aと先端側端部16bとの間におけるX軸方向の距離が長い方が、より最大応力を低減できた。
以上説明したように、本実施形態の素子搭載用基板10は、突起電極16の側面を、突起電極16の中心軸16zを含む断面視で中心軸16z方向に湾曲するとともに、側面の曲率半径が配線層側端部16aから先端側端部16bにかけて連続的に変化する形状としている。これにより、半導体モジュール30の製造工程や、半導体モジュール30のプリント配線基板への実装工程、あるいは使用環境下などにおいて熱応力が発生した場合であっても、突起電極16への熱応力の集中を緩和することができる。そのため、熱応力による突起電極16、あるいは突起電極16と配線層14との接合部へのクラック(亀裂)の発生あるいは破壊などが抑制され、素子搭載用基板10と半導体素子50との接続信頼性が向上する。さらには、半導体モジュール30をプリント配線基板に実装した場合に、半導体素子50とプリント配線基板との間の接続信頼性が向上する。また、突起電極16などの破壊を防ぐことができるため、半導体モジュールの製造歩留まりを高くでき、半導体モジュールの製造コストを低減することができる。
(実施形態2)
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
図6は本発明の実施形態に係る半導体モジュール30を備えた携帯電話の構成を示す図である。携帯電話111は、第1の筐体112と第2の筐体114が可動部120によって連結される構造になっている。第1の筐体112と第2の筐体114は可動部120を軸として回動可能である。第1の筐体112には文字や画像等の情報を表示する表示部118やスピーカ部124が設けられている。第2の筐体114には操作用ボタンなどの操作部122やマイク部126が設けられている。なお、本発明の各実施形態に係る半導体モジュール30はこうした携帯電話111の内部に搭載されている。
図7は図6に示した携帯電話の部分断面図(第1の筐体112の断面図)である。本発明の各実施形態に係る半導体モジュール30は、はんだバンプ20を介してプリント基板128に搭載され、こうしたプリント基板128を介して表示部118などと電気的に接続されている。また、半導体モジュール30の裏面側(はんだバンプ20とは反対側の面)には金属基板などの放熱基板116が設けられ、たとえば、半導体モジュール30から発生する熱を第1の筐体112内部に篭もらせることなく、効率的に第1の筐体112の外部に放熱することができるようになっている。
本発明の実施形態に係る素子搭載用基板10および半導体モジュール30によれば、半導体モジュール30のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール30を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。
たとえば、上述の実施形態では、素子搭載用基板の配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。
また、本発明の構成は、ウエハレベルCSP(Chip Size Package)プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。
実施形態1に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。 図2(A)〜(D)は、突起電極の形成方法を示す工程断面図である。 図3(A)〜(E)は、配線層の形成方法、突起電極と素子電極との接続方法を示す工程断面図である。 図4(A)〜(D)は、温度を25℃から125℃まで変化させた雰囲気下における、突起電極の構造と、突起電極あるいは配線層の突起電極形成領域に生じる最大応力との関係を説明するための模式図である。 図5(A)〜(C)は、突起電極の側面における曲率半径の変化を示すグラフである。 実施形態2に係る携帯電話の構成を示す図である。 携帯電話の部分断面図である。
符号の説明
10 素子搭載用基板、 12 絶縁樹脂層、 14 配線層、 16 突起電極、 16a 配線層側端部、 16b 先端側端部、 16z 中心軸、 18 保護層、 20 はんだバンプ、 30 半導体モジュール、 50 半導体素子、 52 素子電極、 54 素子保護層。

Claims (6)

  1. 絶縁樹脂層と、
    前記絶縁樹脂層の一方の主表面に設けられた配線層と、
    前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している突起電極と、を備え、
    前記突起電極の側面は、突起電極の中心軸を含む断面視で前記中心軸方向に湾曲するとともに、側面の曲率半径が配線層側端部から先端側端部にかけて連続的に変化し、
    前記側面の曲率半径は、前記配線層側端部および前記先端側端部の近傍よりも中央領域で小さく、
    前記突起電極の基底部の径に対する頂部の径の比率は、0.36〜0.50であることを特徴とする素子搭載用基板。
  2. 請求項1に記載の素子搭載用基板と、
    前記突起電極に対向する素子電極が設けられた半導体素子と、
    を備え、
    前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続されていることを特徴とする半導体モジュール。
  3. 請求項に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
  4. 金属板の一方の主表面の所定領域にマスクを設けた状態でエッチング液を吹き付けて、前記マスクの中心軸を含む断面視で、側面が前記中心軸方向に湾曲するとともに、前記側面の曲率半径が金属板側端部から先端側端部にかけて連続的に変化し、前記側面の曲率半径が前記金属板側端部および前記先端側端部の近傍よりも中央領域で小さく、基底部の径に対する頂部の径の比率が0.36〜0.50である突起電極を形成する工程と、
    前記突起電極が形成された側の前記金属板の主表面に絶縁樹脂層を積層する工程と、
    前記金属板を選択的に除去して配線層を形成する工程と、
    を含むことを特徴とする素子搭載用基板の製造方法。
  5. 金属板の一方の主表面の所定領域にマスクを設けた状態でエッチング液を吹き付けて、前記マスクの中心軸を含む断面視で、側面が前記中心軸方向に湾曲するとともに、前記側面の曲率半径が金属板側端部から先端側端部にかけて連続的に変化し、前記側面の曲率半径が前記金属板側端部および前記先端側端部の近傍よりも中央領域で小さく、基底部の径に対する頂部の径の比率が0.36〜0.50である突起電極を形成する工程と、
    前記金属板と、前記突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、前記突起電極が前記絶縁樹脂層を貫通することにより、前記突起電極と前記素子電極とを電気的に接続させる圧着工程と、
    前記金属板を選択的に除去して配線層を形成する工程と、
    を含むことを特徴とする半導体モジュールの製造方法。
  6. 前記絶縁樹脂層は、加圧によって塑性流動を起こすことを特徴とする請求項5に記載の半導体モジュールの製造方法。
JP2008022013A 2008-01-31 2008-01-31 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 Active JP5028291B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008022013A JP5028291B2 (ja) 2008-01-31 2008-01-31 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
CN2009101346932A CN101540299B (zh) 2008-01-31 2009-02-01 元件搭载用基板、半导体组件及其制造方法及便携式设备
US12/364,084 US8309864B2 (en) 2008-01-31 2009-02-02 Device mounting board and manufacturing method therefor, and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008022013A JP5028291B2 (ja) 2008-01-31 2008-01-31 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法

Publications (3)

Publication Number Publication Date
JP2009182274A JP2009182274A (ja) 2009-08-13
JP2009182274A5 JP2009182274A5 (ja) 2011-03-10
JP5028291B2 true JP5028291B2 (ja) 2012-09-19

Family

ID=41035973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008022013A Active JP5028291B2 (ja) 2008-01-31 2008-01-31 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法

Country Status (2)

Country Link
JP (1) JP5028291B2 (ja)
CN (1) CN101540299B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101669534B1 (ko) * 2009-12-07 2016-10-26 해성디에스 주식회사 범프를 구비한 회로기판 및 그 제조 방법
CN102870209B (zh) * 2010-04-28 2016-04-20 松下知识产权经营株式会社 电路装置的制造方法
US9398389B2 (en) * 2013-05-13 2016-07-19 Knowles Electronics, Llc Apparatus for securing components in an electret condenser microphone (ECM)
JP7226472B2 (ja) 2020-05-26 2023-02-21 株式会社村田製作所 部品相互接続要素を備えた電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823943B2 (ja) * 1975-07-16 1983-05-18 松下電器産業株式会社 絶縁体の貫通電極形成方法
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3769587B2 (ja) * 2000-11-01 2006-04-26 株式会社ノース 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置
JP2004095913A (ja) * 2002-08-30 2004-03-25 Dainippon Printing Co Ltd プリント配線基板及びその製造方法
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法

Also Published As

Publication number Publication date
CN101540299B (zh) 2013-04-24
JP2009182274A (ja) 2009-08-13
CN101540299A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
US8309864B2 (en) Device mounting board and manufacturing method therefor, and semiconductor module
US8129219B2 (en) Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
WO2011052744A1 (ja) 素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009182272A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP5028291B2 (ja) 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
JP5134899B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US8129846B2 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP5295211B2 (ja) 半導体モジュールの製造方法
JP5061010B2 (ja) 半導体モジュール
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5306443B2 (ja) 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
JP2007287800A (ja) 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
JP5140565B2 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2010087034A (ja) 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器
JP2011082447A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
JP2004253433A (ja) プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5028291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151