JPS5823943B2 - 絶縁体の貫通電極形成方法 - Google Patents

絶縁体の貫通電極形成方法

Info

Publication number
JPS5823943B2
JPS5823943B2 JP8775775A JP8775775A JPS5823943B2 JP S5823943 B2 JPS5823943 B2 JP S5823943B2 JP 8775775 A JP8775775 A JP 8775775A JP 8775775 A JP8775775 A JP 8775775A JP S5823943 B2 JPS5823943 B2 JP S5823943B2
Authority
JP
Japan
Prior art keywords
metal conductor
conductor foil
forming
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8775775A
Other languages
English (en)
Other versions
JPS5212458A (en
Inventor
藤本博昭
白ケ沢強
北廣勇
野依正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8775775A priority Critical patent/JPS5823943B2/ja
Publication of JPS5212458A publication Critical patent/JPS5212458A/ja
Publication of JPS5823943B2 publication Critical patent/JPS5823943B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Blow-Moulding Or Thermoforming Of Plastics Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は絶縁体の貫通電極形成方法に関するものである
特に、本発明にかかる貫通電極は半導体素子電極と外部
電極端子を電気的に接続する際に、従来の方法によるA
u、AI線を用いないで接続するいわゆるワイヤレスボ
ンディング方式において用いられるものであり、スルー
ホールが形成される基板としては一般的には樹脂フィル
ムが用いられる。
従来、プリント基板などに貫通電極を形成する際には、
メッキ技術によるか、ハトメを用いていた。
通常のプリント基板の孔の直径は約0.6〜10mvt
程度である為、従来の方法により、比較的容易に貫通電
極構造を得る事ができた。
しかし、孔が微細になるとメッキが完全につかずメッキ
によって貫通電極構造を得る事は困難になる。
そこで、本発明は半導体集積回路の電極等との接続に用
いられる絶縁体の貫通電極を確実に容易に形成しようと
するものである。
以下本発明の一実施例にかかる貫通電極形成方法を図面
を用いて説明する。
第1図に於いて、ガラス又は樹脂フィルムの基板2に金
属導体箔1(例えば銅箔)を接着剤を用いて貼り合わせ
る。
ここで基板1はスルーホールの金属導体として用いる為
、25〜200μ程度とする。
接着剤は後に基板1と金属導体箔2とは離す必要がある
為、温度又は化学的に分解するもの、例えばワックスの
様なものを用いる。
次に第2図、第3図に於いて、金属導体箔1上に、フォ
トレジスト3を用いて所望する貫通電極の金属導体部1
′を形成する様にパターンを形成する。
次に化学的エツチングにより不要部を除去し、金属導体
部1′を残す。
こうして不要部を除去した後は第3図に示す凹状の孔4
ができる。
ここで金属導体部1′の径又は一辺の長さは、50〜2
00μ程度のものとした。
この理由は導体部1′の部分は後に貫通電極となるもの
であり、半導体素子電極と接続する必要がある為である
半導体素子の電極は、例えば通常のICに於ける電極は
標準で一辺が100μ程度の正方形であるので、上記5
0〜200μ程度で接続可能である。
又、エツチング液としては、導体箔1が例えば銅の場合
は塩化第2鉄の溶液を用いればよい。
次にフォトレジスト3を除去し第4図の状態にする。
そして第5図に示すように第4図の状態に於いて金属導
体箔1表面に絶縁樹脂5を充填した状態を表わす。
ここで絶縁樹脂5の材料として例えばポリイミドのよう
な耐熱性のものが好ましい。
続いて第6図に示す様に化学的エツチングによって絶縁
樹脂5を所望する厚みだけ除去しスルーホールの導体部
1′の一部を表面に出す。
ここでエツチング溶液としては、絶縁樹脂5を解かし導
体部1′は反応しないもの例えば絶縁樹脂5がポリイミ
ド、導体部1′が銅の場合は苛性ソーダが使用される。
次に基板2を導体部1′より取り除いた様子を第7図に
示す。
接着剤にワックスを用いた場合は、。温度を上げる事に
よって基板2と導体部1を離す事ができる。
続いて第8図、第9図に於いて金属導体箔1の裏面に導
体部1′に対応する所定部分1″を残す様なエツチング
パターンを有するフォトレジスト6を形成する。
次に所定部分1“を残し不要部を化学的エツチングによ
って除去した後、フォトレジスト6を除去する。
上記方法によって形成した貫通電極構造を第10図に示
す。
このようにして金属導体部1′を絶縁樹脂5内に埋込み
、貫通電極を作成することができる。
以上のように本発明の方法によれば、従来のメッキによ
る貫通電極形成法に比べて、容易に微細構造の孔の貫通
電極構造を得る事ができる。
またメッキによる場合、孔の側面のみ導体が形成される
が本発明の方法によれば孔の内部が全て導体で充たされ
た構造になる為、信頼性が高い貫通電極構造を得ること
ができる。
【図面の簡単な説明】
第1〜10図は本発明の一実施例にかかる絶縁体の貫通
電極形成方法の工程断面図である。 第1図は基板に金属導体箔を貼り合わせた断面図、第2
図は第1図の金属導体箔にフォトレジストでエツチング
のパターンを形成した図、第3図は第2図の状態からエ
ツチングにより不要部を除去した断面図、第4図は第3
図の状態からフォトレジストを除去した時の断面図、第
5図は第4図の状態に絶縁樹脂を充填した状態の断面図
、第6図は第5図の絶縁樹脂の一部を除去した状態の断
面図、第7図は第6図の状態から基板を取り除いた断面
図、第8図は第7図の状態にエツチングパターンを形成
した状態の断面図、第9図は第8図の状態からエツチン
グを行なった後の断面図、第10図は第9図の状態から
フォトレジストを除去し、貫通電極構造の完成断面図で
ある。 1・・・・・・金属導体箔、1′・・・・・・金属導体
部、2・・・・・・基板、3・・・・・・フォトレジス
ト、4・・・・・・凹状の孔、5・・・・・・絶縁樹脂
、6・・・・・・フォトレジスト。

Claims (1)

    【特許請求の範囲】
  1. 1 金属導体箔の一方の主面に補強用基板を接着し他方
    の主面よりこの金属導体箔の一部を凹状に選択的に除去
    して金属突起物を形成する工程と、上記他方の主面より
    上記金属導体箔の除去された部分に絶縁体を充填し、こ
    の充填絶縁体の表面をエツチングして上記金属突起物の
    表面が上記充填絶縁体の表面と同一かもしくは突出せる
    構造となす工程と、上記補強用基板を除去して上記金属
    導体箔の一方の主面を露出させ、上記他方の主面に形成
    されている金属突起物に対応する上記一方の主面側の金
    属導体箔の所定部を残して他の部分を除去する工程とを
    備えれことを特徴とする絶縁体の貫通電極形成方法。
JP8775775A 1975-07-16 1975-07-16 絶縁体の貫通電極形成方法 Expired JPS5823943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8775775A JPS5823943B2 (ja) 1975-07-16 1975-07-16 絶縁体の貫通電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8775775A JPS5823943B2 (ja) 1975-07-16 1975-07-16 絶縁体の貫通電極形成方法

Publications (2)

Publication Number Publication Date
JPS5212458A JPS5212458A (en) 1977-01-31
JPS5823943B2 true JPS5823943B2 (ja) 1983-05-18

Family

ID=13923806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8775775A Expired JPS5823943B2 (ja) 1975-07-16 1975-07-16 絶縁体の貫通電極形成方法

Country Status (1)

Country Link
JP (1) JPS5823943B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212031Y2 (ja) * 1981-10-03 1987-03-25

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP4548047B2 (ja) * 2004-08-31 2010-09-22 凸版印刷株式会社 配線基板の製造方法
JPWO2006028090A1 (ja) * 2004-09-06 2008-07-31 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材とその製造方法
JP5258208B2 (ja) * 2006-11-30 2013-08-07 三洋電機株式会社 回路装置及びその製造方法
JP4698722B2 (ja) * 2007-11-08 2011-06-08 三洋電機株式会社 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器
JP5028291B2 (ja) * 2008-01-31 2012-09-19 三洋電機株式会社 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212031Y2 (ja) * 1981-10-03 1987-03-25

Also Published As

Publication number Publication date
JPS5212458A (en) 1977-01-31

Similar Documents

Publication Publication Date Title
JPH08213510A (ja) 熱伝導性を強化した半導体チップ・パッケージ
US3773628A (en) Method of making a lead assembly
US5109601A (en) Method of marking a thin film package
JPH10340972A (ja) Bgaパッケージ基板
JPS5823943B2 (ja) 絶縁体の貫通電極形成方法
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
US4965700A (en) Thin film package for mixed bonding of chips
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
JPH1167849A (ja) キャリアフィルムおよびその製造方法
JPS599947A (ja) 電子回路基板およびその製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPS62261137A (ja) テープキャリアの製造方法
JPH01128493A (ja) 多層配線基板の製造方法
JP2001223461A (ja) 接続構造体の製造方法
JPS62134939A (ja) 混成集積回路
JPS6367358B2 (ja)
JP3503229B2 (ja) 半導体装置およびその製造方法
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
JPS56161664A (en) Manufacture of lead for connecting semiconductor device
JPH0691310B2 (ja) 配線基板の製造方法
JP2000307212A (ja) 配線基板及びその製造方法
JP2000216183A (ja) 接着剤層付きの突起状電極付き配線材料の製造方法
JP2005072304A (ja) ビアプラグ及びその製造方法
JPH1022324A (ja) 半導体装置およびその製造方法