JPS6367358B2 - - Google Patents
Info
- Publication number
- JPS6367358B2 JPS6367358B2 JP54106367A JP10636779A JPS6367358B2 JP S6367358 B2 JPS6367358 B2 JP S6367358B2 JP 54106367 A JP54106367 A JP 54106367A JP 10636779 A JP10636779 A JP 10636779A JP S6367358 B2 JPS6367358 B2 JP S6367358B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin film
- hole
- circuit device
- metal frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は薄型かつ高密度な電子回路装置に関す
るものであり、絶縁性あるいは導電性の接着剤に
より電子部品を実装した基板に、補強板を固着す
ることにより実装した電子部品及び金属枠体等
を、機械的衝撃に対して信頼性の高いものにし、
さらに補強板をAl等の金属板にすることにより、
非常に放熱性の良い電子回路装置を提供するもの
である。
るものであり、絶縁性あるいは導電性の接着剤に
より電子部品を実装した基板に、補強板を固着す
ることにより実装した電子部品及び金属枠体等
を、機械的衝撃に対して信頼性の高いものにし、
さらに補強板をAl等の金属板にすることにより、
非常に放熱性の良い電子回路装置を提供するもの
である。
高密度に電子部品を実装できかつ薄型構造の電
子回路実装体の一例を第１図に示す。第１図は本
出願人が提案した実装体で半導体集積回路および
その他の電子部品を高密度に実装可能としたもの
である。
子回路実装体の一例を第１図に示す。第１図は本
出願人が提案した実装体で半導体集積回路および
その他の電子部品を高密度に実装可能としたもの
である。
第１図において、１はポリイミド等の耐熱性絶
縁樹脂フイルムであり、まず、後に外部電極とな
る部分３′を有する金属枠体３に、FEP等の接着
層２を有するポリイミド等の樹脂フイルム１を固
着する。
縁樹脂フイルムであり、まず、後に外部電極とな
る部分３′を有する金属枠体３に、FEP等の接着
層２を有するポリイミド等の樹脂フイルム１を固
着する。
次に、後に固着する半導体素子の電極と一致す
る部分及び金属枠体の外部電極３′上の樹脂フイ
ルム１に、テーパー状の貫通孔４を形成する。次
に、半導体素子５の電極５′と孔４を一致させて
接着層２を介して半導体素子５を、樹脂フイルム
１に固着する。次に孔４の底面の部分の接着層２
を除去した後、蒸着及びフオトエツチングによ
り、Cr／Cu、Al等の導体配線６を形成し、エポ
キシ等の樹脂７を樹脂フイルム１の半導体素子５
及び金属枠体３を有する面にコーテイングして封
止する。
る部分及び金属枠体の外部電極３′上の樹脂フイ
ルム１に、テーパー状の貫通孔４を形成する。次
に、半導体素子５の電極５′と孔４を一致させて
接着層２を介して半導体素子５を、樹脂フイルム
１に固着する。次に孔４の底面の部分の接着層２
を除去した後、蒸着及びフオトエツチングによ
り、Cr／Cu、Al等の導体配線６を形成し、エポ
キシ等の樹脂７を樹脂フイルム１の半導体素子５
及び金属枠体３を有する面にコーテイングして封
止する。
さて、この構造において、高密度実装の要求に
答えるため金属枠体の厚みは、高密度実装の要求
に応じるため外部電極を複数、狭いピツチで形成
する必要がある場合が多く、また半導体素子挿入
用の孔を高密度に形成する必要があること等か
ら、厚くても300μ程度と非常に薄く機械的衝撃
等に対して非常に弱い。したがつて第１図では前
記欠点を解決する手段として、金属枠体３と半導
体素子５を樹脂７でコーテイングしているが、こ
の樹脂の厚みを厚くすると金属枠体にそりが生じ
る為100μ程度しかコーテイングすることができ
ない。そこで耐衝撃性はほとんど改善されず、完
成品を1Cソケツト及びコネクター等に着脱する
際に、外部電極がはがれるという不良が発生す
る。
答えるため金属枠体の厚みは、高密度実装の要求
に応じるため外部電極を複数、狭いピツチで形成
する必要がある場合が多く、また半導体素子挿入
用の孔を高密度に形成する必要があること等か
ら、厚くても300μ程度と非常に薄く機械的衝撃
等に対して非常に弱い。したがつて第１図では前
記欠点を解決する手段として、金属枠体３と半導
体素子５を樹脂７でコーテイングしているが、こ
の樹脂の厚みを厚くすると金属枠体にそりが生じ
る為100μ程度しかコーテイングすることができ
ない。そこで耐衝撃性はほとんど改善されず、完
成品を1Cソケツト及びコネクター等に着脱する
際に、外部電極がはがれるという不良が発生す
る。
また、半導体素子５は絶縁性の樹脂７のみで封
止されている為、非常に放熱性が悪く、大消費電
力の半導体素子を実装するのは困難である。
止されている為、非常に放熱性が悪く、大消費電
力の半導体素子を実装するのは困難である。
本発明はこのような問題の検討に鑑み、耐衝撃
性が向上し、かつ放熱性が良好な高密度電子回路
実装体を提供するものである。
性が向上し、かつ放熱性が良好な高密度電子回路
実装体を提供するものである。
本発明の一実施例にかかる電子回路実装体およ
びその製造方法を第２図と共に説明する。
びその製造方法を第２図と共に説明する。
まず、ａに示すごとくニツケル、コバール等よ
りなり、半導体素子挿入孔及び外部電極１３′を
有する金属枠体１３に、FEP１２を片面に有す
るポリイミドフイルム１１をFEP１２を接着剤
として用い固着する。通常各々の厚みは、金属枠
体：100〜300μ、ポリイミドフイルム：11.5〜
25μ、FEP：2.5〜10μ程度の極めて薄いものであ
る。金属枠体はその厚みが電子部品より薄いもの
を用いることにより電子部品の挿入を容易にしか
つ、補強板を裏面に接着した際の放熱効果を格段
によくすることができる。この時、FEP１２は
熱可そ性の樹脂である為、290℃〜340℃に加熱し
加圧することにより、接着強度の強い固着が得ら
れる。次に、フオトレジスト（図示せず）をマス
クに用い、後に固着する半導体集積回路等の半導
体素子１５の電極１５′と一致する部分及び外部
電極１３′上の部分のポリイミドフイルム１１を
選択的にエツチングし、貫通孔１４を形成する。
この時、50％のNaOH溶液によりエツチングす
ることにより、適当なテーパーを有する孔を形成
することができる。このテーパーにより後に形成
する電極と配線の接続が確実に得られる。孔１４
の大きさは、通常、30μ口〜100μ口程度である。
りなり、半導体素子挿入孔及び外部電極１３′を
有する金属枠体１３に、FEP１２を片面に有す
るポリイミドフイルム１１をFEP１２を接着剤
として用い固着する。通常各々の厚みは、金属枠
体：100〜300μ、ポリイミドフイルム：11.5〜
25μ、FEP：2.5〜10μ程度の極めて薄いものであ
る。金属枠体はその厚みが電子部品より薄いもの
を用いることにより電子部品の挿入を容易にしか
つ、補強板を裏面に接着した際の放熱効果を格段
によくすることができる。この時、FEP１２は
熱可そ性の樹脂である為、290℃〜340℃に加熱し
加圧することにより、接着強度の強い固着が得ら
れる。次に、フオトレジスト（図示せず）をマス
クに用い、後に固着する半導体集積回路等の半導
体素子１５の電極１５′と一致する部分及び外部
電極１３′上の部分のポリイミドフイルム１１を
選択的にエツチングし、貫通孔１４を形成する。
この時、50％のNaOH溶液によりエツチングす
ることにより、適当なテーパーを有する孔を形成
することができる。このテーパーにより後に形成
する電極と配線の接続が確実に得られる。孔１４
の大きさは、通常、30μ口〜100μ口程度である。
次に、ｂに示す如く先に形成した孔１４と、半
導体素子１５の電極１５′を一致させて、半導体
素子１５をFEP１２を接着剤に用いポリイミド
フイルム１１に固着する。この時も、金属枠体１
３固着時と同様、290℃〜340℃程度に加熱し加圧
することにより、強固な固着が得られる。本実施
例では電子部品に半導体素子を用いたが、チツプ
抵抗、チツプコンデンサ等の他の電子部品も半導
体素子の場合と同様にして固着することができ
る。
導体素子１５の電極１５′を一致させて、半導体
素子１５をFEP１２を接着剤に用いポリイミド
フイルム１１に固着する。この時も、金属枠体１
３固着時と同様、290℃〜340℃程度に加熱し加圧
することにより、強固な固着が得られる。本実施
例では電子部品に半導体素子を用いたが、チツプ
抵抗、チツプコンデンサ等の他の電子部品も半導
体素子の場合と同様にして固着することができ
る。
次にｃに示す如くエポキシ、Si踏の樹脂１７に
よりAl、Cu及びセラミツク等よりなる補強板１
８を半導体素子１５を固着した側に固着する。樹
脂１７は半導体素子裏面上の厚みが160〜500μ程
度、補強板１８は0.5〜５mm程度である。この時、
半導体素子１５及び外部電極１３′は、樹脂１７
を介して強固な補強板１８に固着される為、機械
的衝撃に対して非常に信頼性の高いものになる。
また、補強板１８にAl、Cu等の金属板を用いた
場合、非常に放熱性が良くなり大消費電力の半導
体素子を実装できる。さらに、放熱性を良くする
場合は、第３図に示す様に、半導体素子１５の裏
面に、Agペースト等の導電性樹脂２０を形成す
る方法もある。また本実施例では、ポリイミドフ
イルム１１の半導体素子１５を固着した面にの
み、補強板１８を固着したが、後述する導体配線
１６を形成した後に、導体配線を形成した面に、
あるいは両面に補強板を固着することにより、機
械的衝撃に対しての信頼性、放熱性において、本
実施例と同程度、及びそれ以上の効果を得ること
ができる。
よりAl、Cu及びセラミツク等よりなる補強板１
８を半導体素子１５を固着した側に固着する。樹
脂１７は半導体素子裏面上の厚みが160〜500μ程
度、補強板１８は0.5〜５mm程度である。この時、
半導体素子１５及び外部電極１３′は、樹脂１７
を介して強固な補強板１８に固着される為、機械
的衝撃に対して非常に信頼性の高いものになる。
また、補強板１８にAl、Cu等の金属板を用いた
場合、非常に放熱性が良くなり大消費電力の半導
体素子を実装できる。さらに、放熱性を良くする
場合は、第３図に示す様に、半導体素子１５の裏
面に、Agペースト等の導電性樹脂２０を形成す
る方法もある。また本実施例では、ポリイミドフ
イルム１１の半導体素子１５を固着した面にの
み、補強板１８を固着したが、後述する導体配線
１６を形成した後に、導体配線を形成した面に、
あるいは両面に補強板を固着することにより、機
械的衝撃に対しての信頼性、放熱性において、本
実施例と同程度、及びそれ以上の効果を得ること
ができる。
次にｄに示す如く孔１４の底面の部分のFEP
１２をO2ガス等によるドライエツチングにより
除去し、ポリイミドフイルム１１上に蒸着によ
り、Cr／Cu、Al、Ni等の金属層を形成した後、
フオトエツチングにより導体配線１６を形成す
る。この時、Cr／Cuの二層金属を用いた場合そ
の厚みは、Cr：0.1μ、Cu：3.5μ程度であり、エツ
チング液としては、Crは塩酸、Cuは10％の塩化
第二鉄溶液を用いる。また、Cr／Cuのエツチン
グは、フレオンガス等によるドライエツチングに
より行つてもよい。
１２をO2ガス等によるドライエツチングにより
除去し、ポリイミドフイルム１１上に蒸着によ
り、Cr／Cu、Al、Ni等の金属層を形成した後、
フオトエツチングにより導体配線１６を形成す
る。この時、Cr／Cuの二層金属を用いた場合そ
の厚みは、Cr：0.1μ、Cu：3.5μ程度であり、エツ
チング液としては、Crは塩酸、Cuは10％の塩化
第二鉄溶液を用いる。また、Cr／Cuのエツチン
グは、フレオンガス等によるドライエツチングに
より行つてもよい。
この時、すでに補強板１８が固着してある為、
第１図の場合のようにソリが生じることなくポリ
イミドフイルムの導体配線を形成する面は非常に
平坦であり、フオトエツチングを行う際に有利に
なり、非常に微細なパターンが形成でき、高密度
実装が容易に行える。
第１図の場合のようにソリが生じることなくポリ
イミドフイルムの導体配線を形成する面は非常に
平坦であり、フオトエツチングを行う際に有利に
なり、非常に微細なパターンが形成でき、高密度
実装が容易に行える。
以上のように、本発明によれば、半導体素子及
び外部電極が、補強板に固着されている為次に示
す効果がある。
び外部電極が、補強板に固着されている為次に示
す効果がある。
(1) 機械的衝撃に対して信頼性が高くなり、従来
問題であつたICソケツト等への完成品の着脱
時の外部電極のはがれが生じない。
問題であつたICソケツト等への完成品の着脱
時の外部電極のはがれが生じない。
(2) 補強度をAl、Cu等の金属板にすることによ
り、非常に放熱性が良くなり、大消費電力の半
導体素子が実装でき、応用範囲が広くなる。
り、非常に放熱性が良くなり、大消費電力の半
導体素子が実装でき、応用範囲が広くなる。
(3) 従来問題であつた、ソリが生じなくなり、フ
オトエツチングにおいて、非常に有利になり、
微細な配線が形成でき高密度化を図ることがで
きる。
オトエツチングにおいて、非常に有利になり、
微細な配線が形成でき高密度化を図ることがで
きる。
また、本発明においてポリイミドフイルムの両
面に、補強板を固着することにより、機械的衝撃
に対しての信頼性、放熱性及び耐湿性が非常に良
くなる。このように本発明は高密度な集積回路等
の実装に大きく寄与するものである。
面に、補強板を固着することにより、機械的衝撃
に対しての信頼性、放熱性及び耐湿性が非常に良
くなる。このように本発明は高密度な集積回路等
の実装に大きく寄与するものである。
第１図は本出願人が提案した実装体の一例の構
造断面図、第２図ａ〜ｄは本発明の一実施例にか
かる電子回路実装体の製造工程断面図、第３図は
本発明の他の実施例にかかる実装体の断面図であ
る。 １１……樹脂フイルム（ポリイミドフイルム）、
１２……接着層（FEP）、１３……金属枠体、１
３′……外部電極、１４……孔、１５……半導体
素子、１５′……半導体素子の電極、１６……導
体配線、１７……樹脂、１８……補強板、２０…
…導電性樹脂。
造断面図、第２図ａ〜ｄは本発明の一実施例にか
かる電子回路実装体の製造工程断面図、第３図は
本発明の他の実施例にかかる実装体の断面図であ
る。 １１……樹脂フイルム（ポリイミドフイルム）、
１２……接着層（FEP）、１３……金属枠体、１
３′……外部電極、１４……孔、１５……半導体
素子、１５′……半導体素子の電極、１６……導
体配線、１７……樹脂、１８……補強板、２０…
…導電性樹脂。
Claims (1)
- 【特許請求の範囲】 １ 絶縁樹脂フイルムの一主面に設けられた配線
と、前記フイルムの他方の主面に固着された電子
部品の電極及び金属枠体とが前記絶縁樹脂フイル
ムに設けられた貫通孔を介して電気的に接続さ
れ、前記電子部品及び金属枠体上に接着剤を介し
て補強板を有したことを特徴とする電子回路装
置。 ２ 貫通孔がテーパー状をなし、電子部品が半導
体集積回路素子よりなることを特徴とする特許請
求の範囲第１項に記載の電子回路装置。 ３ 装着すべき電子部品と同程度の大きさの貫通
孔を有し、かつその厚さが電子部品より薄い保持
基板に絶縁樹脂フイルムが接着されており、前記
絶縁樹脂フイルムの電子部品が固着されている面
に補強板が接着されていることを特徴とする特許
請求の範囲第１項に記載の電子回路装置。 ４ 金属枠体に、薄い絶縁樹脂フイルムを固着す
る工程と、前記樹脂フイルムに貫通孔を形成する
工程と、前記孔と電子部品の電極とを一致させ
て、前記樹脂フイルムに電子部品を固着する工程
と、前記樹脂フイルムの電子部品及び金属枠体上
に、接着剤を介して補強板を固着する工程と、前
記貫通孔を介して導体配線を形成する工程とを備
えたことを特徴とする電子回路装置の製造方法。 ５ 導体配線形成前に、補強板を固着することを
特徴とする特許請求の範囲第４項に記載の電子回
路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10636779A JPS5630782A (en) | 1979-08-20 | 1979-08-20 | Electronic circuit device and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10636779A JPS5630782A (en) | 1979-08-20 | 1979-08-20 | Electronic circuit device and method of manufacturing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5630782A JPS5630782A (en) | 1981-03-27 |
| JPS6367358B2 true JPS6367358B2 (ja) | 1988-12-26 |
Family
ID=14431747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10636779A Granted JPS5630782A (en) | 1979-08-20 | 1979-08-20 | Electronic circuit device and method of manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5630782A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677842B2 (ja) * | 1988-11-17 | 1997-11-17 | ソニー株式会社 | 電子回路構造体の製造方法及び電子回路構造体 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216166A (en) * | 1975-07-29 | 1977-02-07 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPS586951B2 (ja) * | 1977-09-28 | 1983-02-07 | 松下電器産業株式会社 | 電子回路装置 |
-
1979
- 1979-08-20 JP JP10636779A patent/JPS5630782A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5630782A (en) | 1981-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546981B2 (ja) | ||
| WO1998043289A1 (fr) | Composant a semi-conducteur, bande de support de couche et leur procede de fabrication | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JPH11163207A (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| US5109601A (en) | Method of marking a thin film package | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JP2001015868A (ja) | 回路基板、パッケージ及びリードフレームとその製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JPS6367358B2 (ja) | ||
| JPS5823943B2 (ja) | 絶縁体の貫通電極形成方法 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JP2001053191A (ja) | 電極突起を導出した基板及びその製造方法 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JPS586951B2 (ja) | 電子回路装置 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JPS5812757B2 (ja) | 電子回路装置 | |
| JP3503229B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02150042A (ja) | 混成集積回路 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JP2003282771A (ja) | 放熱板付き配線基板 |