JP2009289848A - 多層配線基板の中間製品、多層配線基板の製造方法 - Google Patents

多層配線基板の中間製品、多層配線基板の製造方法 Download PDF

Info

Publication number
JP2009289848A
JP2009289848A JP2008138885A JP2008138885A JP2009289848A JP 2009289848 A JP2009289848 A JP 2009289848A JP 2008138885 A JP2008138885 A JP 2008138885A JP 2008138885 A JP2008138885 A JP 2008138885A JP 2009289848 A JP2009289848 A JP 2009289848A
Authority
JP
Japan
Prior art keywords
product
wiring board
side conductor
multilayer wiring
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008138885A
Other languages
English (en)
Other versions
JP5203045B2 (ja
Inventor
Masatake Ueno
正剛 上野
Toshiya Asano
俊哉 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008138885A priority Critical patent/JP5203045B2/ja
Priority to TW98117594A priority patent/TWI412302B/zh
Priority to US12/473,609 priority patent/US7977580B2/en
Publication of JP2009289848A publication Critical patent/JP2009289848A/ja
Application granted granted Critical
Publication of JP5203045B2 publication Critical patent/JP5203045B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】反りを防止して製品の歩留まりを向上させることができる多層配線基板の中間製品を提供すること。
【解決手段】多層配線基板の中間製品１１は、複数の樹脂絶縁層を積層した構造を有する。中間製品１１は、製品となるべき製品部２７が平面方向に沿って複数配置された製品形成領域２８と、製品形成領域２８の周囲を取り囲む枠部２９とからなる。製品部２７内の領域における樹脂絶縁層上には製品部側導体層５１が形成され、枠部２９内の領域における樹脂絶縁層上には枠部側導体層５４が形成される。枠部２９には、枠部２９及び枠部側導体層５４を厚さ方向に貫通する複数の切欠部６１が互いに等間隔に配置される。
【選択図】図２

Description

本発明は、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなる多層配線基板の中間製品、及び、多層配線基板の中間製品から得られる多層配線基板の製造方法に関するものである。
配線基板を効率よく製造する技術の１つとして、多数個取りという手法が従来よく知られている。ここで多数個取りとは、１枚の配線基板の中間製品から複数の製品を得る手法であって、通常このような中間製品は、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とによって構成されている。なお、製品にならない枠部については、その表面に従来何ら導体層は形成されていなかった。しかしながら近年では、反りの軽減等を目的として、枠部の表面にめっきからなるダミー導体層をベタ状に設けることがある。また、このようなダミー導体層をベタ状ではなく、メッシュ状に形成したものも従来知られている（例えば特許文献１参照）。
なお、配線基板の中間製品としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板の中間製品が実用化されている。この多層配線基板の中間製品において、コア基板は、例えば、補強繊維に樹脂を含浸させた樹脂基板（ガラスエポキシ基板など）が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板の中間製品において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線（具体的には、スルーホール導体など）が貫通形成されている。さらに、多層配線基板の中間製品には、コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）が搭載可能となっている。
ところで、近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、多層配線基板を、コア基板を有さないコアレス配線基板とすることが提案されている（例えば特許文献２参照）。このコアレス配線基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
特開２００７−１８０２１２号公報（図１，図２等参照） 特許第３６６４７２０号公報
ところが、上記コアレス配線基板は、コア基板を省略して製造されているため、その強度を十分に確保することができない。ゆえに、多層配線基板をコアレス配線基板とする場合には、たとえ枠部の表面に上記したダミー導体層を設けたとしても、多層配線基板の中間製品の強度を確保できなくなる。その結果、例えば中間製品に対して半導体集積回路素子やチップコンデンサなどの部品を接合し、接合に用いたはんだが冷却される際に、製品形成領域と枠部との熱膨張係数差に起因する熱応力の影響を受けて中間製品に反りが生じてしまうため、多層配線基板の歩留まりが低下してしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、反りを防止して製品の歩留まりを向上させることができる多層配線基板の中間製品を提供することにある。また、本発明の別の目的は、歩留まりを向上させることができる多層配線基板の製造方法を提供することにある。
そして、上記課題を解決するための手段（手段１）としては、複数の樹脂絶縁層を積層した構造を有し、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなり、前記製品部内の領域における樹脂絶縁層上に製品部側導体層が形成され、前記枠部内の領域における樹脂絶縁層上に枠部側導体層が形成されている多層配線基板の中間製品であって、前記枠部に、前記枠部を厚さ方向に貫通する複数の切欠部を互いに等間隔に配置したことを特徴とする多層配線基板の中間製品がある。
従って、手段１の多層配線基板の中間製品によれば、製品部側導体層に部品を接続する際に、製品形成領域と枠部との熱膨張係数差に起因する熱応力が多層配線基板の中間製品に加わったとしても、複数の切欠部の変形によって熱応力の影響が緩和される。しかも、各切欠部が枠部において等間隔に配置されることで、熱応力が加わった際の各切欠部の変形量が均一となるため、熱応力の影響は均一に緩和される。これにより、多層配線基板の中間製品の反りを防止できるため、中間製品から得られる製品の歩留まりを向上させることができる。
なお、前記多層配線基板が、コア基板を有さず、前記樹脂絶縁層と前記製品部側導体層とを交互に積層した構造を有し、同一の前記樹脂絶縁層を主体として形成され、同一方向に拡径したビアのみによりそれぞれの前記製品部側導体層を接続する配線基板である場合、強度を十分に確保することができず、多層配線基板の中間製品の反りがより顕著になる。よって、多層配線基板がコア基板を有しない場合に切欠部を設けるようにすれば、より効果的に中間製品の反りを防止することができる。
ここで、「多層配線基板の中間製品」とは、多層配線基板の完成品に対する概念であって、具体的には、製品形成領域から枠部を除去するとともに、製品形成領域を製品部の外形線に沿って設定された切断予定線に沿って切断することにより、製品部同士を分割する分離工程が完了していない状態の多層配線基板のことを指す。一般的に、多層配線基板の中間製品、製品形成領域及び製品部は、いずれも平面視略矩形状となるように形成される。また、製品部の面積は、製品形成領域の面積に比べてかなり小さく設定される。従って、製品形成領域内には、製品部が例えば数十個から数百個配置される。
一方、「枠部」は、製品とはならず製造時に製品形成領域から分離、除去されてしまう部分であって、製品形成領域の周囲を取り囲んでいる。前記枠部には、枠部側導体層がいわゆるダミー導体層として形成されている。
また、多層配線基板の中間製品は、複数の樹脂絶縁層を積層した構造を有する。前記樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。前記樹脂絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。なお、樹脂絶縁層には、層間接続のためのビア導体を形成するために、あらかじめビア穴が形成されていてもよい。
前記製品部側導体層及び前記枠部側導体層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって、樹脂絶縁層上にパターン形成される。前記製品部側導体層及び前記枠部側導体層の形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
なお、最表層の前記樹脂絶縁層上に形成された前記製品部側導体層上には、例えば部品接続用のはんだバンプが設けられている。このはんだバンプを介して製品部側導体層と部品との電気的接続が図られる。
前記はんだバンプをなす金属としては、搭載される部品の接続端子の材質等に応じて適宜選択すればよいが、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系はんだ、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｕ−Ｇｅ系はんだ、Ａｕ−Ｓｎ系はんだなどが挙げられる。
また、好適な前記部品としては、コンデンサ、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。さらに、ＩＣチップとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
前記複数の切欠部は、前記枠部を厚さ方向に貫通するとともに前記枠部の外周縁において開口する。ここで、厚さ方向から見たときの切欠部の形状としては、略Ｖ字状、略Ｕ字状などを挙げることができる。なお、前記複数の切欠部のうち少なくとも１つは、前記製品部の外形線に沿って設定された切断予定線の延長線上に配置され、隣接する前記製品部の外形線同士の間隔と同じ幅に設定されたスリットであってもよい。このようにした場合、一般的に等間隔に配置される製品部に合わせて複数の切欠部を配置するため、複数の切欠部を互いに等間隔に配置しやすくなる。また、切欠部の深さは、特に限定される訳ではないが、例えば、枠部の幅（枠部と製品形成領域との境界部分から枠部の外周縁までの距離）と等しく設定されていてもよい。即ち、枠部は、複数の切欠部によって分断されていてもよい。つまり、切欠部が深くなるほど、多層配線基板の中間製品にかかる熱応力の影響をより効果的に緩和することができるため、中間製品の反りをより確実に防止できる。
さらに、前記枠部は、前記製品形成領域を取り囲むように配置される複数の縁部と、前記縁部同士の接続部分に位置する複数の角部とを有し、前記複数の切欠部のうち前記角部に位置する切欠部は、前記角部を除去するように配置されていることが好ましい。このようにすれば、縁部に位置する切欠部よりも大きい切欠部を角部に形成できるため、多層配線基板の中間製品に加わる熱応力の影響をより確実に緩和することができる。これにより、中間製品の反りをより確実に防止することができ、製品の歩留まりがよりいっそう向上する。
なお、前記複数の切欠部は、前記製品部側導体層及び前記枠部側導体層を形成した後で形成されることがよい。仮に、複数の切欠部を製品部側導体層及び枠部側導体層を形成する前に形成すると、エッチングによる金属箔のパターンニングによって製品部側導体層及び枠部側導体層を形成する場合に、エッチングに用いるマスクを貼付しにくくなってしまう。
上記課題を解決するための別の手段（手段２）としては、複数の樹脂絶縁層を積層した構造を有し、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなり、前記製品部内の領域における樹脂絶縁層上に製品部側導体層が形成され、前記枠部内の領域における樹脂絶縁層上に枠部側導体層が形成されている多層配線基板の中間製品を準備する準備工程と、前記枠部に、前記枠部を厚さ方向に貫通する複数の切欠部を形成する切欠部形成工程とを含むことを特徴とする多層配線基板の製造方法がある。
従って、手段２の多層配線基板の製造方法によれば、切欠部形成工程後に製品部側導体層に対して部品を接続する際に、製品形成領域と枠部との熱膨張係数差に起因する熱応力が複数の樹脂絶縁層に加わったとしても、複数の切欠部の変形によって熱応力の影響が緩和される。これにより、多層配線基板の中間製品の反りを防止できるため、中間製品から得られる多層配線基板の歩留まりを向上させることができる。
以下、手段２にかかる多層配線基板の製造方法について説明する。
準備工程では、複数の樹脂絶縁層を積層した構造を有し、製品となるべき製品部が平面方向に沿って例えば縦横に複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなり、前記製品部内の領域における樹脂絶縁層上に製品部側導体層が形成され、前記枠部内の領域における樹脂絶縁層上に枠部側導体層が形成されている多層配線基板の中間製品を準備する。
なお、前記準備工程としては、片面に金属箔を有する基材上に前記複数の樹脂絶縁層を積層する積層工程と、前記積層工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、前記基材除去工程後、前記金属箔に対するパターニングを行うことにより、最表層の前記樹脂絶縁層上における前記製品部内の領域に前記製品部側導体層を形成する製品部側導体層形成工程と、前記製品部側導体層形成工程後、最表層の前記樹脂絶縁層上に形成された前記製品部側導体層上に部品接続用のはんだバンプを形成するはんだバンプ形成工程とからなる工程などが挙げられる。なお、前記製品部側導体層形成工程と同時に、最表層の前記樹脂絶縁層上における前記枠部内の領域に前記枠部側導体層を形成する枠部側導体層形成工程を実行すれば、多層配線基板の製造工程を短縮することができる。
ここで、金属箔としては、例えば、銀、金、白金、銅、チタン、アルミニウム、パラジウム、ニッケル、タングステンのいずれかからなるものを挙げることができる。特に金属箔は、銅からなることが好ましい。このようにすれば、金属箔が他の材料からなる場合よりも、金属箔の低抵抗化が図られるとともに、金属箔の導電性が向上する。
続く切欠部形成工程では、前記枠部に、前記枠部を厚さ方向に貫通する複数の切欠部を形成する。切欠部を形成する方法としては、枠部に対するドリル加工を行って切欠部を形成する方法、枠部に対するレーザ加工を行って切欠部を形成する方法、打ち抜き金型を用いて枠部を打ち抜くことにより、枠部に切欠部を形成する方法などが挙げられる。
なお、前記切欠部形成工程は、前記製品部側導体層形成工程後に実行されることが好ましい。仮に、切欠部形成工程を製品部側導体層形成工程前に実行すると、製品部側導体層形成工程においてエッチングによるパターニングを行う場合に、エッチングに用いるマスクを貼付しにくくなってしまう。さらに、前記切欠部形成工程は、前記はんだバンプ形成工程前に実行されることが好ましい。仮に、切欠部形成工程をはんだバンプ形成工程後に実行すると、切欠部を形成する際に、部品接続用として重要なはんだバンプを傷付ける可能性がある。
その後、製品形成領域から枠部を除去するとともに、製品形成領域を製品部の外形線に沿って設定された切断予定線に沿って切断することにより、製品部同士を分割する分離工程を行えば、複数ピースの製品（多層配線基板）を得ることができる。
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
図１は、本実施形態のコアレス配線基板１０１（多層配線基板）を示す概略断面図である。コアレス配線基板１０１は、コア基板を有さず、エポキシ樹脂からなる４層の樹脂絶縁層４１，４２，４３，４４と銅からなる導体層５１とを交互に積層した構造を有する配線基板である。樹脂絶縁層４１〜４４は、同一の厚さ及び材料からなる層間絶縁層である。
コアレス配線基板１０１の主面１０２上（第４層の樹脂絶縁層４４の表面上）には、端子パッド５２がアレイ状に配置されている。さらに、樹脂絶縁層４４の表面はソルダーレジスト１２８によってほぼ全体的に覆われている。このソルダーレジスト１２８には、各端子パッド５２を露出させる開口部１２９が形成されている。各端子パッド５２の表面上には、複数のはんだバンプ１３０が配設されている。各はんだバンプ１３０は、矩形平板状をなすＩＣチップ１３１（部品）の面接続端子１３２に電気的に接続されている。なお、各端子パッド５２及び各はんだバンプ１３０が形成されている領域は、ＩＣチップ１３１を搭載可能なＩＣチップ搭載領域１３３である。
図１に示されるように、コアレス配線基板１０１の裏面１０３上（第１層の樹脂絶縁層４１の下面上）には、ＢＧＡ用パッド５３がアレイ状に配設されている。また、樹脂絶縁層４１の下面は、ソルダーレジスト１４２によってほぼ全体的に覆われている。ソルダーレジスト１４２には、各ＢＧＡ用パッド５３を露出させる開口部１４５が形成されている。各ＢＧＡ用パッド５３の表面上には、複数のはんだバンプ１５５が配設されており、各はんだバンプ１５５により、コアレス配線基板１０１は図示しないマザーボード上に実装される。
さらに、各樹脂絶縁層４１〜４４には、それぞれビア穴１４６及びビア導体１４７が設けられている。各ビア穴１４６は、逆円錐台形状をなし、各樹脂絶縁層４１〜４４に対してＹＡＧレーザまたは炭酸ガスレーザを用いた穴あけ加工を施すことで形成される。各ビア導体１４７は、同一方向（図１では上方向）に拡径した導体であって、各導体層５１、前記端子パッド５２及びＢＧＡ用パッド５３を相互に電気的に接続している。
次に、コアレス配線基板１０１の中間製品１１について説明する。
図２，図３に示されるように、コアレス配線基板１０１の中間製品１１は、平面視で略矩形状であって、製品形成領域２８と、その製品形成領域２８の周囲を取り囲む枠部２９とからなっている。製品形成領域２８には、製品（コアレス配線基板１０１）となるべき正方形状の製品部２７が平面方向に沿って５個配置されている。また、枠部２９は、製品形成領域２８を取り囲むように配置される４つの縁部３０と、縁部３０同士の接続部分に位置する４つの角部３１とを有している。
図３に示されるように、製品部２７内の領域における樹脂絶縁層４１〜４４の表面上には、製品部側導体層である前記導体層５１が形成されている。さらに、製品部２７内の領域における最表層の樹脂絶縁層４４の表面上には、製品部側導体層である前記各端子パッド５２が形成され、製品部２７内の領域における最表層の樹脂絶縁層４１の下面上には、製品部側導体層である前記各ＢＧＡ用パッド５３が形成されている。また、枠部２９内の領域におけるそれぞれの樹脂絶縁層４１〜４４上には、枠部側導体層５４が形成されている。枠部側導体層５４は、枠部２９内の略全体の領域において略矩形枠状に形成されたプレーン状導体である。枠部側導体層５４は、いずれも最終製品に残るものではなく、いわばダミー導体層と言うべきものである。
図２，図３に示されるように、このコアレス配線基板１０１の中間製品１１は、各製品部２７の外形線１２０に沿って切断される。このような外形線１２０に沿った線のことを切断予定線１２１と定義する。詳述すると、各製品部２７同士を互いに分割するための切断予定線１２１は、隣接する製品部２７の外形線１２０同士の間に設定されている。また、前記製品形成領域２８から枠部２９を分離するための切断予定線１２１は、製品部２７の外形線１２０と枠部側導体層５４の内周縁との間であって、製品形成領域２８と枠部２９との境界部分に設定されている。
そして図２に示されるように、枠部２９には、厚さ方向から見て略Ｕ字状をなす複数のスリット６１（切欠部）が配置されている。各スリット６１は、前記各縁部３０において互いに等間隔に配置されるとともに、切断予定線１２１の延長線上に配置されている。そして、各スリット６１の一部は、縁部３０と前記角部３１との境界部分に配置されている。各スリット６１は、枠部２９において広面積となる部分をなくすように配置されている。また、各スリット６１は、枠部２９（具体的には、樹脂絶縁層４１〜４４、枠部側導体層５４及びソルダーレジスト１２８，１４２）を厚さ方向に貫通するとともに、枠部２９の外周縁において開口するようになっている。なお、各スリット６１の幅は、隣接する製品部２７の外形線１２０同士の間隔、及び、製品部２７の外形線１２０と枠部側導体層５４の内周縁との間隔と等しく設定されている。また、各スリット６１の深さ（即ち、スリット６１の開口部から奥までの長さ）は、枠部側導体層５４の幅（枠部側導体層５４の内周縁から枠部側導体層５４の外周縁までの距離）よりもやや小さく設定されている。
次に、コアレス配線基板１０１の製造方法について説明する。
準備工程では、図２，図３に示したようなコアレス配線基板１０１の中間製品１１を作製し、あらかじめ準備しておく。コアレス配線基板１０１の中間製品１１は以下のように作製される。まず、図４に示されるように、ガラスエポキシ基板などの十分な強度を有する支持基板７０を準備する。次に、支持基板７０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を半硬化の状態で貼り付けて下地樹脂絶縁層７１を形成することにより、支持基板７０及び下地樹脂絶縁層７１からなる基材６９を得る。そして、図５に示されるように、基材６９の片面（具体的には下地樹脂絶縁層７１の上面）に、積層金属シート体７２を配置する。ここで、半硬化の状態の下地樹脂絶縁層７１上に積層金属シート体７２を配置することにより、以降の製造工程で積層金属シート体７２が下地樹脂絶縁層７１から剥がれない程度の密着性が確保される。積層金属シート体７２は、２枚の銅箔７３，７４（金属箔）を剥離可能な状態で密着させてなる。具体的には、金属めっき（例えば、クロムめっき）を介して各銅箔７３，７４を積層することで積層金属シート体７２が形成されている。
その後、図６に示されるように、積層金属シート体７２上にシート状の絶縁樹脂基材４０を積層し、真空圧着熱プレス機（図示略）を用いて真空下にて加圧加熱することにより、絶縁樹脂基材４０を硬化させて第１層の樹脂絶縁層４１を形成する（積層工程）。そして、図７に示されるように、レーザ加工を施すことによって樹脂絶縁層４１の所定の位置にビア穴１４６を形成し、次いで各ビア穴１４６内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴１４６内にビア導体１４７を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層４１上に導体層５１をパターン形成する（図８参照）。
また、第２層〜第４層の樹脂絶縁層４２〜４４及び導体層５１についても、上述した第１層の樹脂絶縁層４１及び導体層５１と同様の手法によって形成し、樹脂絶縁層４１上に積層していく。そして、端子パッド５２が形成された樹脂絶縁層４４上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト１２８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト１２８に開口部１２９をパターニングする。以上の製造工程によって、支持基板７０上に積層金属シート体７２、樹脂絶縁層４１〜４４及び導体層５１を積層した積層体８０を形成する（図９，図１０参照）。なお図９に示されるように、積層体８０において積層金属シート体７２上に位置する領域が、コアレス配線基板１０１の中間製品１１となるべき配線積層部８１となる。また図１０に示されるように、積層体８０には、中間製品１１を平面方向に沿って３個配置したブロック８２が平面方向に沿って２個配置され、各ブロック８２の周囲が周囲部８３によって取り囲まれている。
続く第１分離工程では、積層体８０をダイシング装置（図示略）により切断し、各ブロック８２の周囲領域を除去する。この際、図１０に示すように、各ブロック８２とその周囲部８３との境界において、配線積層部８１の下方にある下地樹脂絶縁層７１及び支持基板７０ごと切断する。これにより、各ブロック８２同士が分割され、２個のブロック８２（図１１参照）となる。
次に、各ブロック８２において基材６９を除去し、銅箔７３を露出させる（基材除去工程）。具体的に言うと、積層金属シート体７２における２枚の銅箔７３，７４の界面にて剥離して、配線積層部８１を支持基板７０から分離する（図１２参照）。そして、図１３に示されるように、配線積層部８１（樹脂絶縁層４１）の裏面１０３（下面）上にある銅箔７３に対してエッチングによるパターンニングを行うことにより、最表層の樹脂絶縁層４１における前記製品部２７内の領域にＢＧＡ用パッド５３を形成する（製品部側導体層形成工程）。その後、図１４に示されるように、ＢＧＡ用パッド５３が形成された樹脂絶縁層４１上に感光性エポキシ樹脂を塗布して硬化させることにより、配線積層部８１の裏面１０３を覆うようにソルダーレジスト１４２を形成する（ソルダーレジスト形成工程）。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト１４２に開口部１４５をパターニングする。
続く切欠部形成工程では、ブロック８２を構成する各中間製品１１の枠部２９に、複数のスリット６１を形成する（図１５参照）。具体的に言うと、枠部２９において隣接する中間製品１１の枠部２９が接する部分に対してルータ加工を行うことにより、長孔６０を形成する。この長孔６０が、特定の中間製品１１のスリット６１と、特定の中間製品１１に隣接する中間製品１１のスリット６１となる。また、枠部２９において隣接する中間製品１１の枠部２９が接しない部分に対してルータ加工を行うことにより、スリット６１を形成する。なお、各スリット６１は、導体層５１、端子パッド５２、ＢＧＡ用パッド５３及び枠部側導体層５４を形成した後（製品部側導体層形成工程後）で形成される。
次に、最表層の樹脂絶縁層４４上に形成された複数の端子パッド５２上に、ＩＣチップ接続用のはんだバンプ１３０を形成する（はんだバンプ形成工程）。即ち、切欠部形成工程は、はんだバンプ形成工程前に実行される。具体的には、図示しないはんだボール搭載装置を用いて各端子パッド５２上にはんだボールを配置した後、はんだボールを所定の温度に加熱してリフローすることにより、各端子パッド５２上にはんだバンプ１３０を形成する。同様に、配線積層部８１の裏面１０３側に形成されている複数のＢＧＡ用パッド５３上にもはんだバンプ１５５を形成する。
続く第２分離工程では、ダイシング装置（図示略）を用いて、ブロック８２を中間製品１１同士の境界線に沿って切断する。これにより、各中間製品１１同士が分割され、図２，図３に示したコアレス配線基板１０１の中間製品１１を得ることができる。
続くＩＣチップ搭載工程では、中間製品１１を構成する各製品部２７（コアレス配線基板１０１）のＩＣチップ搭載領域１３３にそれぞれＩＣチップ１３１を載置する。このとき、ＩＣチップ１３１側の面接続端子１３２と、製品部２７側のはんだバンプ１３０とを位置合わせするようにする。そして、加熱して各はんだバンプ１３０をリフローすることにより、面接続端子１３２とはんだバンプ１３０とが接合され、製品部２７にＩＣチップ１３１が搭載される。
続く第３分離工程では、従来周知の切断装置などを用いて製品形成領域２８から枠部２９を切断除去するとともに、製品形成領域２８における切断予定線１２１に沿って切断する。これにより、製品部２７同士が分割され、複数ピースのコアレス配線基板１０１となる（図１参照）。
従って、本実施形態によれば以下の効果を得ることができる。
（１）本実施形態のコアレス配線基板１０１の中間製品１１では、ＩＣチップ１３１の接続に用いたはんだバンプ１３０が冷却される際に、製品形成領域２８と枠部２９との熱膨張係数差に起因する熱応力が中間製品１１に加わったとしても、複数のスリット６１の変形によって熱応力の影響が緩和される。しかも、各スリット６１が枠部２９において等間隔に配置されることで、熱応力が加わった際の各スリット６１の変形量が均一となるため、熱応力は均一に緩和される。これにより、中間製品１１の反りを防止できるため、中間製品１１から得られる製品（コアレス配線基板１０１）の歩留まりを向上させることができる。
（２）本実施形態では、製品形成領域２８の一部が製品部側導体層（導体層５１及び端子パッド５２）で覆われる一方、枠部２９の略全体が枠部側導体層５４で覆われている。このため、製品形成領域２８に占める製品部側導体層の面積率と枠部２９に占める枠部側導体層５４の面積率との間には、大きな差が生じてしまう。ゆえに、端子パッド５２上にＩＣチップ１３１を接続し、接続に用いたはんだバンプ１３０が冷却される際に、上記の面積率の差を起因とする熱応力が中間製品１１に加わってしまう。しかし本実施形態では、面積率の差を起因とする熱応力の影響を複数のスリット６１によって緩和させることができる。
なお、本実施形態を以下のように変更してもよい。
・上記実施形態のコアレス配線基板１０１の中間製品１１は、複数の切欠部の全てがスリット６１であったが、切欠部の一部をスリット６１とは異なる形態の切欠部とした中間製品であってもよい。図１６は、その中間製品１１１を示している。中間製品１１１においては、縁部３０に位置する切欠部が、上記実施形態と同様のスリット６１となる一方、角部３１に位置する切欠部が、角部３１を除去するように配置された切欠部１１２となっている。このようにすれば、縁部３０に位置する切欠部（スリット６１）よりも大きい切欠部１１２を角部３１に形成できるため、中間製品１１１に加わる熱応力の影響をより確実に緩和することができる。これにより、中間製品１１１の反りをより確実に防止することができ、製品の歩留まりがよりいっそう向上する。
・上記実施形態のスリット６１は、枠部２９において製品部２７の外形線１２０に沿って設定された切断予定線１２１の延長線上に配置されていたが、切断予定線１２１の延長線から平面方向にずれた位置に配置されていてもよい。
・上記実施形態の切欠部形成工程は、製品部側導体層形成工程とはんだバンプ形成工程との間に実行されていた。しかし、切欠部形成工程を、はんだバンプ形成工程後と第２分離工程との間や、第２分離工程とＩＣチップ搭載工程との間などに実行するようにしてもよい。
・上記実施形態のコアレス配線基板１０１の製造方法では、最表層の樹脂絶縁層４４上に形成された複数の端子パッド５２上に、ＩＣチップ接続用のはんだバンプ１３０を形成していたが、端子パッド５２をマザーボード等の他の接続部品に実装されるＢＧＡ用パッドとし、ＢＧＡ用パッド上にはんだバンプを形成してもよい。この場合、配線積層部８１の裏面１０３側にはＩＣチップ接続用の端子パッドが形成される。
・上記実施形態の製品部側導体層形成工程では、銅箔７３に対してエッチングによるパターニングを行うことによってＢＧＡ用パッド５３を形成していた。しかし、銅箔７３をエッチングによって完全に除去した後で、別途ＢＧＡ用パッド５３を形成するようにしてもよい。
・上記実施形態の積層工程において、銅箔７３上にＢＧＡ用パッド５３となる金属層を形成した後で、樹脂絶縁層４１を形成してもよい。この場合、樹脂絶縁層４１に金属層を露出させるビア穴１４６を形成した後、ビア穴１４６内にビア導体１４７を形成する。このようにすれば、銅箔７３をエッチングによって完全に除去して金属層を露出させ、金属層をＢＧＡ用パッド５３とすることができる。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１）コア基板を有さず、同一の樹脂絶縁層を主体として形成され、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなり、前記製品部内の領域における樹脂絶縁層上に製品部側導体層が形成され、前記枠部内の領域における樹脂絶縁層上に枠部側導体層が形成され、前記樹脂絶縁層と前記製品部側導体層とを交互に積層した構造を有し、同一方向に拡径したビアのみによりそれぞれの前記製品部側導体層を接続する多層配線基板の中間製品であって、前記枠部に、前記枠部を厚さ方向に貫通する複数の切欠部を互いに等間隔に配置したことを特徴とする多層配線基板の中間製品。
（２）複数の樹脂絶縁層を積層した構造を有し、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなり、前記製品部内の領域における樹脂絶縁層上に製品部側導体層が形成され、前記枠部内の領域における樹脂絶縁層上に枠部側導体層が形成されている多層配線基板の中間製品を準備する準備工程と、前記枠部に、前記枠部を厚さ方向に貫通する複数の切欠部を形成する切欠部形成工程と、前記製品形成領域から前記枠部を除去するとともに、前記製品形成領域を前記製品部の外形線に沿って設定された切断予定線に沿って切断することにより、前記製品部同士を分割する分離工程とを含むことを特徴とする多層配線基板の製造方法。
本実施形態におけるコアレス配線基板の概略構成を示す概略断面図。 コアレス配線基板の中間製品を示す概略平面図。 図２のＡ−Ａ線断面図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 他の実施形態におけるコアレス配線基板の中間製品を示す概略平面図。
符号の説明
１１，１１１…多層配線基板の中間製品
２７…製品部
２８…製品形成領域
２９…枠部
３０…縁部
３１…角部
４１，４２，４３，４４…樹脂絶縁層
５１…製品部側導体層としての導体層
５２…製品部側導体層としての端子パッド
５３…製品部側導体層としてのＢＧＡ用パッド
５４…枠部側導体層
６１…切欠部としてのスリット
６９…基材
７３，７４…金属箔としての銅箔
１０１…多層配線基板としてのコアレス配線基板
１１２…切欠部
１２０…外形線
１２１…切断予定線
１３０…はんだバンプ
１３１…部品としてのＩＣチップ
１４６…ビアとしてのビア穴
１４７…ビアとしてのビア導体

Claims (10)

  1. 複数の樹脂絶縁層を積層した構造を有し、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなり、前記製品部内の領域における樹脂絶縁層上に製品部側導体層が形成され、前記枠部内の領域における樹脂絶縁層上に枠部側導体層が形成されている多層配線基板の中間製品であって、
    前記枠部に、前記枠部を厚さ方向に貫通する複数の切欠部を互いに等間隔に配置した
    ことを特徴とする多層配線基板の中間製品。
  2. 前記複数の切欠部のうち少なくとも１つは、前記製品部の外形線に沿って設定された切断予定線の延長線上に配置され、隣接する前記製品部の外形線同士の間隔と同じ幅に設定されたスリットであることを特徴とする請求項１に記載の多層配線基板の中間製品。
  3. 前記枠部が、前記製品形成領域を取り囲むように配置される複数の縁部と、前記縁部同士の接続部分に位置する複数の角部とを有し、
    前記複数の切欠部のうち前記角部に位置する切欠部は、前記角部を除去するように配置されている
    ことを特徴とする請求項１または２に記載の多層配線基板の中間製品。
  4. 前記複数の切欠部は、前記製品部側導体層及び前記枠部側導体層を形成した後で形成されることを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板の中間製品。
  5. 最表層の前記樹脂絶縁層上に形成された前記製品部側導体層上に、部品接続用のはんだバンプが設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の多層配線基板の中間製品。
  6. 前記多層配線基板は、前記樹脂絶縁層と前記製品部側導体層とを交互に積層した構造を有し、同一の前記樹脂絶縁層を主体として形成され、同一方向に拡径したビアのみによりそれぞれの前記製品部側導体層を接続する配線基板であることを特徴とする請求項１乃至５のいずれか１項に記載に多層配線基板の中間製品。
  7. 複数の樹脂絶縁層を積層した構造を有し、製品となるべき製品部が平面方向に沿って複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む枠部とからなり、前記製品部内の領域における樹脂絶縁層上に製品部側導体層が形成され、前記枠部内の領域における樹脂絶縁層上に枠部側導体層が形成されている多層配線基板の中間製品を準備する準備工程と、
    前記枠部に、前記枠部を厚さ方向に貫通する複数の切欠部を形成する切欠部形成工程と
    を含むことを特徴とする多層配線基板の製造方法。
  8. 前記準備工程は、片面に金属箔を有する基材上に前記複数の樹脂絶縁層を積層する積層工程と、前記積層工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、前記基材除去工程後、前記金属箔に対するパターニングを行うことにより、最表層の前記樹脂絶縁層上における前記製品部内の領域に前記製品部側導体層を形成する製品部側導体層形成工程と、前記製品部側導体層形成工程後、最表層の前記樹脂絶縁層上に形成された前記製品部側導体層上に部品接続用のはんだバンプを形成するはんだバンプ形成工程とからなり、
    前記切欠部形成工程は、前記製品部側導体層形成工程後に実行されることを特徴とする請求項７に記載の多層配線基板の製造方法。
  9. 前記切欠部形成工程は、前記はんだバンプ形成工程前に実行されることを特徴とする請求項８に記載の多層配線基板の製造方法。
  10. 前記多層配線基板は、前記樹脂絶縁層と前記製品部側導体層とを交互に積層した構造を有し、同一の前記樹脂絶縁層を主体として形成され、同一方向に拡径したビアのみによりそれぞれの前記製品部側導体層を接続する配線基板であることを特徴とする請求項７乃至９のいずれか１項に記載に多層配線基板の製造方法。
JP2008138885A 2008-05-28 2008-05-28 多層配線基板の中間製品、多層配線基板の製造方法 Expired - Fee Related JP5203045B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008138885A JP5203045B2 (ja) 2008-05-28 2008-05-28 多層配線基板の中間製品、多層配線基板の製造方法
TW98117594A TWI412302B (zh) 2008-05-28 2009-05-27 中間多層配線板製品及製造多層配線板之方法
US12/473,609 US7977580B2 (en) 2008-05-28 2009-05-28 Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008138885A JP5203045B2 (ja) 2008-05-28 2008-05-28 多層配線基板の中間製品、多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009289848A true JP2009289848A (ja) 2009-12-10
JP5203045B2 JP5203045B2 (ja) 2013-06-05

Family

ID=41378363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008138885A Expired - Fee Related JP5203045B2 (ja) 2008-05-28 2008-05-28 多層配線基板の中間製品、多層配線基板の製造方法

Country Status (2)

Country Link
US (1) US7977580B2 (ja)
JP (1) JP5203045B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030603A (ja) * 2011-07-28 2013-02-07 Hitachi Chem Co Ltd 配線基板の製造方法
JP2013098410A (ja) * 2011-11-02 2013-05-20 Ibiden Co Ltd 多数個取り基板
JP2013153045A (ja) * 2012-01-25 2013-08-08 Kyocer Slc Technologies Corp 集合基板の製造方法
JP2014063892A (ja) * 2012-09-21 2014-04-10 Kyocera Corp 多数個取り配線基板
US8866025B2 (en) 2011-01-24 2014-10-21 Ngk Spark Plug Co., Ltd. Multilayer wiring board
US9119333B2 (en) 2011-02-21 2015-08-25 Ngk Spark Plug Co., Ltd. Multilayer wiring board
JP2015164189A (ja) * 2014-02-13 2015-09-10 群成科技股▲分▼有限公司 電子パッケージ、パッケージキャリアおよび両者の製造方法
US9237656B2 (en) 2011-12-26 2016-01-12 Ngk Spark Plug Co., Ltd. Method of manufacturing multi-layer wiring board
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP2018133549A (ja) * 2017-01-17 2018-08-23 京セラ株式会社 集合基板およびその製造方法
JPWO2020217951A1 (ja) * 2019-04-26 2020-10-29

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2013149941A (ja) * 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP6036837B2 (ja) * 2012-09-26 2016-11-30 日立化成株式会社 多層配線板、及び、多層配線板の製造方法
KR20150049084A (ko) * 2013-10-29 2015-05-08 삼성전기주식회사 인쇄회로기판
CN105789161B (zh) * 2014-12-22 2019-07-12 恒劲科技股份有限公司 封装结构及其制法
US9648728B1 (en) * 2015-01-21 2017-05-09 Altera Corporation Coreless organic substrate
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
WO2017217126A1 (ja) * 2016-06-17 2017-12-21 株式会社村田製作所 樹脂多層基板の製造方法
CN107591381B (zh) * 2016-07-06 2019-09-17 欣兴电子股份有限公司 线路重分布结构的制造方法与线路重分布结构单元
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
CN111988919B (zh) * 2020-09-29 2022-05-17 华天科技（西安）有限公司 一种克服印制电路板翘曲的方法
CN113784522A (zh) * 2021-09-06 2021-12-10 联宝(合肥)电子科技有限公司 改善印制电路板弯翘的方法及防弯翘印制电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326842A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2000228566A (ja) * 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板
JP2005167141A (ja) * 2003-12-05 2005-06-23 Ibiden Co Ltd プリント配線板の製造方法及び多層プリント配線板
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
JP2007335700A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107179A (en) * 1998-05-28 2000-08-22 Xerox Corporation Integrated flexible interconnection
KR100272166B1 (ko) * 1998-06-30 2000-11-15 윤종용 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6734571B2 (en) * 2001-01-23 2004-05-11 Micron Technology, Inc. Semiconductor assembly encapsulation mold
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
KR100516795B1 (ko) 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
US7153724B1 (en) * 2003-08-08 2006-12-26 Ns Electronics Bangkok (1993) Ltd. Method of fabricating no-lead package for semiconductor die with half-etched leadframe
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP4312758B2 (ja) 2005-12-27 2009-08-12 日本特殊陶業株式会社 配線基板の製造方法、配線基板の中間製品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326842A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2000228566A (ja) * 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板
JP2005167141A (ja) * 2003-12-05 2005-06-23 Ibiden Co Ltd プリント配線板の製造方法及び多層プリント配線板
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
JP2007335700A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866025B2 (en) 2011-01-24 2014-10-21 Ngk Spark Plug Co., Ltd. Multilayer wiring board
US9119333B2 (en) 2011-02-21 2015-08-25 Ngk Spark Plug Co., Ltd. Multilayer wiring board
JP2013030603A (ja) * 2011-07-28 2013-02-07 Hitachi Chem Co Ltd 配線基板の製造方法
JP2013098410A (ja) * 2011-11-02 2013-05-20 Ibiden Co Ltd 多数個取り基板
US9237656B2 (en) 2011-12-26 2016-01-12 Ngk Spark Plug Co., Ltd. Method of manufacturing multi-layer wiring board
JP2013153045A (ja) * 2012-01-25 2013-08-08 Kyocer Slc Technologies Corp 集合基板の製造方法
JP2014063892A (ja) * 2012-09-21 2014-04-10 Kyocera Corp 多数個取り配線基板
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP2015164189A (ja) * 2014-02-13 2015-09-10 群成科技股▲分▼有限公司 電子パッケージ、パッケージキャリアおよび両者の製造方法
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2018133549A (ja) * 2017-01-17 2018-08-23 京セラ株式会社 集合基板およびその製造方法
JPWO2020217951A1 (ja) * 2019-04-26 2020-10-29
WO2020217951A1 (ja) * 2019-04-26 2020-10-29 Tdk株式会社 集合基板及びその製造方法
JP7380681B2 (ja) 2019-04-26 2023-11-15 Tdk株式会社 集合基板及びその製造方法

Also Published As

Publication number Publication date
JP5203045B2 (ja) 2013-06-05
US20090294156A1 (en) 2009-12-03
US7977580B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
JP5203045B2 (ja) 多層配線基板の中間製品、多層配線基板の製造方法
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP5848110B2 (ja) 多層配線基板の製造方法
JP5284147B2 (ja) 多層配線基板
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
TWI492688B (zh) 多層配線基板的製造方法
KR101323541B1 (ko) 다층 배선기판
JP2012094662A (ja) 多層配線基板の製造方法
JP2009290080A (ja) 多層配線基板の中間製品、多層配線基板の製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP5865769B2 (ja) 多層配線基板の製造方法
TWI412302B (zh) 中間多層配線板製品及製造多層配線板之方法
JP5172476B2 (ja) 多層配線基板の中間製品、多層配線基板の製造方法
JP5350829B2 (ja) 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
JP2001094255A (ja) プリント配線基板及びその製造方法
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
JP5269757B2 (ja) 多層配線基板
JP4549691B2 (ja) 配線基板の製造方法
JP5679911B2 (ja) 多層配線基板及びその製造方法
JP2012009566A (ja) 積層基板の製造方法及び積層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees